CN104103684A - 半导体器件和制造方法 - Google Patents

半导体器件和制造方法 Download PDF

Info

Publication number
CN104103684A
CN104103684A CN201410147952.6A CN201410147952A CN104103684A CN 104103684 A CN104103684 A CN 104103684A CN 201410147952 A CN201410147952 A CN 201410147952A CN 104103684 A CN104103684 A CN 104103684A
Authority
CN
China
Prior art keywords
contact
layer
tiw
semiconductor device
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410147952.6A
Other languages
English (en)
Inventor
约翰尼斯·唐克斯
汉斯·布鲁克曼
斯蒂芬·海尔
马克·德克瑟
西西勒·范德切尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naizhiya Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN104103684A publication Critical patent/CN104103684A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了一种半导体器件，包括：在衬底(10)上的至少一个有源层(14，16)；以及至所述至少一个有源层的第一触点(24、26、28)，所述第一触点包括与所述至少一个有源层接触的金属以及金属上的氮化钛钨TiW(N)层(30)。还公开了一种制造这种半导体器件的方法。

Description

半导体器件和制造方法
技术领域
本发明涉及一种半导体器件，所述半导体器件包括衬底上的诸如GaN层之类的至少一个有源层以及至所述至少一个有源层的第一触点，所述第一触点包括与所述至少一个有源层接触的金属。
本发明还涉及一种制造这种半导体器件的方法。
背景技术
近些年来，诸如GaN之类的III-V族氮化物由于允许用于高温和高功率电子设备的材料而吸引了许多注意。未来的高效功率转换器需要能够处理高电压的快切换、低传导损耗的器件。GaN对于高达1kV的电压来说是良好的候选，在肖特基二极管和高电子迁移率晶体管(HEMT)中表现出优异的切换行为。由于GaN-on-Si外延的进步，目前半导体工业主动将III-V族特定器件专业技术与低成本大体积的Si主流生产设施相结合。
对于主流Si兼容性的关键考虑之一是对所使用的金属的选择，随着技术的进步，对GaN基半导体器件的再现性、一致性、热稳定性和高温操作将会有更加苛刻的要求。
GaN/AlGaN异质结构上的大多数欧姆触点依赖于Ti/Al基金属化方案。通过形成TiN，钛在下层GaN中产生氮空位，TiN使电子能够隧穿到AlGaN下方的二维电子气(2DEG)。包含铝以便与Ti反应，从而防止Ti氧化。在Al上方，通常使用金作为体金属，体金属通常被扩散层隔离。通常的金属化结构包括Ti/Al/Ti/Au、Ti/Al/Ni/Au和Ti/Al/Pt/Au。
然而金不仅昂贵而且与主流硅基半导体器件制造工艺不兼容。因此，为了能够在标准硅fab中处理GaN-on-Si衬底上的GaN/AlGaN HEMT，需要从工艺中去掉金并由主流硅兼容金属来代替。
这种半导体器件还可以包括或备选地包括肖特基触点，所述肖特基触点可以包括与半导体器件的至少一个有源层接触的镍层。这也不是没问题的。例如，当在后段中使用铝作为选择的金属时，铝可以扩散到镍中，这对肖特基触点的性质造成负面影响。
EP2416364A2公开了一种GaN基半导体器件，所述GaN基半导体器件具有肖特基触点，所述肖特基触点包括第一金属接触层和布置在第一金属接触层上的第二肖特基金属接触层。第二肖特基金属接触层具有比第一金属接触层低的功函数。第一金属接触层优选地包括镍，第二肖特基金属接触层可以是从以下之中选择的：Pd、TiW interlayer、Pt、Al、Ti、Mo、Au或其组合。然而，已发现所推荐的第二肖特基金属接触层并不能令人满意地解决上述问题。
发明内容
本发明意在提供一种半导体器件，包括：在衬底上的至少一个有源层(如，GaN层)；以及至所述至少一个有源层的第一触点，所述第一触点包括与所述至少一个有源层接触的金属，解决了前述问题中的至少一些。
本发明意在提供一种制造这种半导体器件的方法。
根据第一方面，提供了一种半导体器件，包括：在衬底上的至少一个有源层；以及至所述至少一个有源层的第一触点，所述第一触点包括与所述至少一个有源层接触的金属以及金属上的氮化钛钨(TiW(N))层。
已发现，TiW(N)由于其热性质和势垒性质而可以改善这种半导体器件中欧姆触点和肖特基触点两者的特性。
例如，对于作为欧姆触点的第一触点(在欧姆触点中金属包括Ti/Al夹层)，TiW(N)层防止在后续退火工艺中铝层熔化，同时不影响Ti/Al欧姆触点形成并且很好地粘附到Ti/Al夹层结构而不扩散到该结构中。此外，TiW(N)层在退火之后表现出低表面粗糙性，这便于向该层形成可靠的(外部)触点。
对于作为肖特基触点的第一触点(肖特基触点包括镍作为金属)，TiW(N)层起到有效的阻挡层的作用，所述阻挡层防止铝金属化扩散到镍中。此外，还发现TiW(N)层可以防止镍的分层，其中第一触点由电绝缘材料(具体地，氮化硅(SiC)来划界(delimited)。
在实施例中，除了作为肖特基触点的第一触点之外，半导体器件还可以包括空间上与第一触点分离的另外(欧姆)触点，所述另外触点包括与所述至少一个有源层接触的Ti/Al夹层以及在Ti/Al夹层上的氮化钛钨(TiW(N))层。在该实施例中，将以上分别描述的在肖特基触点中包含TiW(N)层的优点和在欧姆触点中包含TiW(N)层的优点结合到了单一半导体器件中。
在实施例中，第一触点是栅极触点，另外触点是源极触点和漏极触点之一。源极触点和漏极触点两者可以是相应的另外触点。
TiW(N)层包括子层的叠层，所述子层包括第一TiW子层、第二TiW子层以及夹在第一TiW子层与第二TiW子层之间的TiW(N)子层。该结构是通过向例如溅射沉积工具的反应室中的反应物逐步引入氮并从反应物中去除氮而得到的，这确保了在反应室中没有氮污染后续的溅射目标，其中对于所述溅射目标而言不希望包含氮。
TiW(N)子层的厚度优选地超过了第一TiW子层与第二TiW子层的组合厚度，使得子层叠层的性质由TiW(N)子层主导。
尽管本发明可以应用于任何合适的半导体器件，然而本发明具体适合于应用在包括氮化镓(GaN)有源层的半导体器件中。AlGaN层可以使GaN层与半导体器件的一个或多个触点的金属层分离。
根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成至少一个有源层；以及通过以下操作在所述有源层上形成第一触点：在所述至少一个有源层上沉积金属，在所述金属上沉积TiW(N)层，以及将金属图案化以形成第一触点。可以例如使用溅射沉积来沉积TiW(N)层。
如果金属是镍，则优选地在沉积TiW(N)层之后执行图案化触点，因为惊喜地发现这有效地保护了镍层免于在后续的工艺步骤中分层。
在实施例中，衬底可以是硅衬底、SiC衬底或蓝宝石衬底，所述至少一个有源层可以包括GaN层和GaN层上的AlGaN层，其中形成第一触点的步骤包括在AlGaN层上形成所述第一触点。
在所述金属上沉积TiW(N)层的步骤可以包括：在金属上沉积第一TiW子层；在第一TiW子层上沉积TiW(N)子层；以及在TiW(N)子层上沉积第二TiW子层。
附图说明
参考附图，通过非限制性示例更详细地描述了本发明的实施例，其中：
图1示意性地示出了根据本发明示例实施例的半导体器件；以及
图2是半导体器件的一方面的光学图像。
具体实施方式
应理解，附图仅仅是示意性的，而不是按比例绘制的。还应连接，贯穿附图相同的参考数字用于表示相同或相似的部分。
本发明基于以下认识：可以有利地在金属触点(具体地，Ti/Al和Ni触点)顶部使用氮化钛钨(TiW(N))，以在形成诸如二极管、晶体管等半导体器件时在后续的工艺步骤中提高这些触点的鲁棒性。具体地，如以后将更详细描述的，已发现，如果半导体器件的后续制造步骤使金属触点暴露于高温退火步骤，则在这样的触点上涂敷TiW(N)尤为有利。本发明可以应用于任何半导体技术，但是在应用于氮化镓(GaN)基半导体器件时尤为有利，GaN基半导体器件的制造工艺中这种热退火步骤是常见的。更具体地，本发明在应用于需要主流Si-fab兼容性的氮化镓(GaN)基半导体器件(例如，用于电力应用、射频(RF)应用和半导体应用的GaN半导体器件)时是尤为有利的。
图1示意性地示出了这种GaN基半导体器件(HEMT)的非限制性示例。半导体器件包括衬底10，如，硅衬底，在衬底10上形成缓冲层12。缓冲层12可以例如包括GaN、AlGaN或其组合。半导体器件包括有源层叠层，所述有源层叠层包括GaN层14和AlGaN层16。半导体器件可以包括隔离区18以将晶片上的相邻半导体器件电隔离。例如可以以任何合适的方式形成隔离区18，例如，通过向有源层叠层中蚀刻台面(mesa)，或者通过将诸如氩之类的杂质注入有源层叠层中，以局部打乱晶体结构使得在该区域中不再形成二维电子气。应理解，根据技术，可以使用其他类型的隔离区18，例如，使用任何合适的电绝缘材料，如，氧化硅、富硅氧化硅(silicon-rich oxide)、氮化硅等等。
在有源层叠层上形成无源层20，所述无源层20已被图案化以向有源层叠层提供接触区。无源层20可以是任何合适的电介质材料，如，氮化硅。在图1中，仅以非限制性示例的方式将半导体器件示为具有三个触点，即，欧姆触点24、26和肖特基触点28。然而应理解，半导体器件可以具有任意合适数目的触点，半导体器件不必须包括欧姆触点和肖特基触点两者。而是，半导体器件可以仅具有欧姆触点或者仅具有肖特基触点。触点24、26和28与AlGaN层16导电接触，并且通过诸如氮化硅或任何其他合适材料等电介质材料22彼此电绝缘。在实施例中，触点24、26和28与AlGaN层16物理接触。在备选实施例中，通过保护层(capping layer)使触点24、26和28与AlGaN层16分离，以在使中间结构暴露于干蚀刻或湿蚀刻化学时(例如，在形成用于触点24、26和28的开口时)，防止AlGaN层16起反应。这种保护层应当足够薄以至于允许防止触点24、26和28与绝缘层16导电耦合。在实施例中，保护层是厚度小于10nm(例如，2-3nm)的GaN层。优选地，无源层20和电介质材料22是相同的材料，如，氮化硅。
第一欧姆触点24限定了半导体器件的源极，第二欧姆触点26可以限定半导体器件的漏极，肖特基触点28可以限定半导体器件的栅极。第一触点24和第二触点26分别均典型地由金属化叠层形成，所述金属化叠层包括与AlGaN层16物理接触的Ti层和与Ti层物理接触的Al层。在这些触点的每一个中还可以存在其他层。为了在Ti层和AlGaN层16之间获得低欧姆触点，典型地例如800℃左右的高温退火步骤是必要的。然而，由于这些温度在铝的熔点以上，所以在欧姆触点上需要存在保护层以防止欧姆触点中的Al层熔化。
肖特基触点30典型地包含镍(Ni)作为与AlGaN层16物理接触的金属。Ni的使用也不是直接的，尤其是在使用铝来金属化半导体器件时。为了避免模糊，术语金属化用于表示半导体器件顶部上尤其有利于将触点24、28、28与其他电路元件相连或与外部相连的金属结构。制造半导体器件的金属化的工艺通常称作后端工艺。
为了在Ni层和AlGaN层16之间获得良好的肖特基触点，例如400-600℃的高温退火步骤典型地是必要的。然而在这些温度下，铝金属化自由扩散到镍触点中，使得有必要用阻挡层来保护镍不受铝影响。
将理解，希望提供提供单一的解决方案来解决与欧姆Ti/Al触点24、26和肖特基Ni触点28相关联的不同问题，因为这最小化了所需的附加工艺步骤的数目，从而提供了节约成本的解决方案。根据本发明的一方面，通过在欧姆触点24、26和肖特基触点28上添加TiW(N)层30，提供了这种单一解决方案。在实施例中，基于TiW(N)层30的总原子组成，TiW(N)层30的氮含量在1-30的原子百分比范围内。在另一实施例中，基于TiW(N)层30的总原子组成，TiW(N)层30的氮含量在2-20的原子百分比范围内。基于TiW(N)层30的总原子组成，TiW(N)层30的氮含量在5-15的原子百分比范围内。
已发现，对于欧姆触点24、26，TiW(N)层30对Ti/Al欧姆触点形成没有负面影响并且不扩散到所形成的Ti/Al金属间化物(intermetallic)中。在前述退火步骤之后，TiW(N)层30还表现出对这种Ti/Al金属间化物的优异粘附性以及低表面粗糙性，从而促进了TiW(N)层30和金属化(例如，铝金属化)之间的高质量接触。此外，TiW(N)层30还允许到镍的优异粘附性，并且经证实在前述退火步骤期间有效地防止了Al扩散到镍中。
需要指出，除了TiW(N)层30之外，图1的半导体器件本身是已知的，因此可以以本领域技术人员已知的任何合适方式来制造半导体器件。优选地，在图案化触点24、26和28之前将TiW(N)层30沉积到触点金属上。具体地，优选地以单程的形式形成各个触点24、26和28的金属叠层，以避免向空气的任意外露，所述外露会导致氧化。进一步优选地，如以下将更详细描述的，在镍肖特基触点28上沉积TiW(N)层30时，刚好在该图案化步骤之前沉积TiW(N)层30。
可以以任何合适的方式来沉积TiW(N)层30。一种尤为合适的方式是通过溅射沉积。在实施例中，将TiW(N)层30沉积为单层。在尤为有利的实施例中，将TiW(N)层30沉积为子层的叠层，其中TiW(N)子层夹在下面的TiW子层和上面的TiW子层之间。如上所述，这净化了残余氮溅射设备的反应室，使得后续的溅射目标不被残余氮污染。可以使用溅射沉积或任何其他合适的沉积技术来沉积这些子层中的每一个。然而应理解，仅使用TiW(N)层30(即，没有下面的TiW子层和上面的TiW子层)同样可以解决本发明所解决的技术问题。
在实施例中，优选地TiW(N)子层比每个TiW子层厚，优选地比组合的TiW子层厚。例如，在当前的4”硅晶片工艺中，TiW子层厚度为10nm，TiW(N)子层厚度为80nm，以确保叠层30的体行为(bulk behavior)由TiW(N)子层的性质来主导。
图2是圆形肖特基势垒二极管的光学显微图，示出了在与氮化硅的界面处Ni的分层。利用箭头指出了一个这种分层区域。不希望受理论上的束缚，相信Ni的分层主要是由于氢扩散通过Ni而引起。在氮化硅金属间电介质22的等离子体增强化学气相沉积(PECVD)期间存在大量的原子氢，这会导致在Ni的界面处重新组合成氮化硅。此外，已知PECVD氮化硅包含键合(bound)到氮的大量氢。在后续的退火步骤中，H-N键断裂，再次导致氢扩散通过Ni肖特基触点28。尽管前者的氢扩散过程可能更具主导性，但是相信原子氢和后续H2的形成这两个因素都是造成分层的驱动力。
如果在氮化硅氢源和Ni金属层之间涂覆氢扩散阻挡物，则防止了Ni从氮化硅的分层。惊喜地发现，经证实，在图案化肖特基栅极之前直接在肖特基触点28的Ni上沉积的TiW(N)阻挡层30非常有效地抑制了这种分层。
应注意，前述实施例示出而非限制本发明，在不脱离所附权利要求的范围的前提下，本领域技术人员将能够设计出许多备选的实施例。在权利要求中，圆括号之间的任何参考标记都不应解释为限制权利要求。词语“包括”不排出权利要求中所列元件或步骤之外其他元件或步骤的存在。元件前面的词语“一种”不排出存在多个这样的元件。可以利用包括若干不同元件的硬件来实现本发明。列举了若干装置的设备权利要求中，这些装置中的一些可以由同一个硬件来实现。在互不相同的从属权利要求中产生特定的措施并不表示不能有利地使用这些措施的组合。

Claims (15)

1.一种半导体器件，包括：
在衬底(10)上的至少一个有源层(14，16)；以及
至所述至少一个有源层的第一触点(24、26、28)，所述第一触点包括与所述至少一个有源层接触的金属以及金属上的氮化钛钨TiW(N)层(30)。
2.根据权利要求1所述的半导体器件，其中，所述至少一个有源层包括GaN层(14)。
3.根据权利要求2所述的半导体器件，其中，通过A1GaN层(16)使GaN层(14)与所述至少一个触点(24、26、28)分离。
4.根据权利要求1-3中任一项权利要求所述的半导体器件，其中，金属包括Ti/Al夹层。
5.根据权利要求1-3中任一项权利要求所述的半导体器件，其中，金属是镍。
6.根据权利要求5所述的半导体器件，其中，第一触点(24、26、28)由电绝缘材料(22)横向划界。
7.根据权利要求6所述的半导体器件，其中，电绝缘材料(22)是SiN。
8.根据权利要求5-7中任一项权利要求所述的半导体器件，其中，半导体器件包括与第一触点(28)空间上分离的另外触点(24、26)，所述另外触点包括与所述至少一个有源层(14、16)接触的Ti/Al夹层以及在Ti/Al夹层上的氮化钛钨TiW(N)层(30)。
9.根据权利要求8所述的半导体器件，其中，所述第一触点(28)是肖特基触点，所述另外触点(24、26)是欧姆触点。
10.根据权利要求8或9所述的半导体器件，其中，第一触点(28)是栅极触点，所述另外触点(24、26)是源极触点和漏极触点之一。
11.根据权利要求1-10中任一项权利要求所述的半导体器件，其中，TiW(N)层(30)包括子层的叠层，所述子层包括第一TiW子层、第二TiW子层以及夹在第一TiW子层与第二TiW子层之间的TiW(N)子层，其中TiW(N)子层的厚度优选地超过了第一TiW子层与第二TiW子层的组合厚度。
12.一种制造半导体器件的方法，所述方法包括：
提供衬底(10)；
在所述衬底上形成至少一个有源层(14、16)；以及
通过以下操作在所述至少一个有源层上形成第一触点(24、26、28)：
在所述至少一个有源层上沉积金属；
在所述金属上沉积TiW(N)层(30)；和
将金属图案化以形成第一触点。
13.根据权利要求12所述的方法，其中，金属是镍，并且图案化步骤是在沉积TiW(N)层(30)之后执行的。
14.根据权利要求12或13所述的方法，其中，衬底(10)是硅衬底、SiC衬底和蓝宝石衬底之一，所述至少一个有源层包括GaN层(14)和GaN层上的AlGaN层(16)，其中形成第一触点(24、26、28)的步骤包括在AlGaN层上形成所述第一触点。
15.根据权利要求12-14中任一项权利要求所述的方法，其中，在所述金属上沉积TiW(N)层(30)的步骤包括：
在金属上沉积第一TiW子层；
在第一TiW子层上沉积TiW(N)子层；以及
在TiW(N)子层上沉积第二TiW子层。
CN201410147952.6A 2013-04-15 2014-04-14 半导体器件和制造方法 Pending CN104103684A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13163745.6 2013-04-15
EP13163745.6A EP2793265B1 (en) 2013-04-15 2013-04-15 Semiconductor device and manufacturing method

Publications (1)

Publication Number Publication Date
CN104103684A true CN104103684A (zh) 2014-10-15

Family

ID=48143100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410147952.6A Pending CN104103684A (zh) 2013-04-15 2014-04-14 半导体器件和制造方法

Country Status (3)

Country Link
US (1) US9331155B2 (zh)
EP (1) EP2793265B1 (zh)
CN (1) CN104103684A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289305A (zh) * 2018-03-19 2019-09-27 株式会社东芝 半导体装置
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
EP2908344A1 (en) 2014-02-12 2015-08-19 Nxp B.V. Semiconductor heterojunction device
EP2930754A1 (en) 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
EP2942815B1 (en) * 2014-05-08 2020-11-18 Nexperia B.V. Semiconductor device and manufacturing method
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
DE102014118874A1 (de) * 2014-12-17 2016-06-23 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP3174102B1 (en) 2015-11-27 2022-09-28 Nexperia B.V. Semiconductor device and method of making a semiconductor device
EP3179515A1 (en) 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
IT201900019980A1 (it) * 2019-10-29 2021-04-29 St Microelectronics Srl Metodo di fabbricazione di un terminale di porta di un dispositivo hemt, e dispositivo hemt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
EP0631323A1 (en) * 1993-06-25 1994-12-28 Motorola, Inc. III-V Complementary heterostructure device with compatible non-gold ohmic contacts
US6015614A (en) * 1997-11-03 2000-01-18 Seco Tools Ab Cemented carbide body with high wear resistance and extra tough behavior
US20060157735A1 (en) * 2005-01-14 2006-07-20 Fujitsu Limited Compound semiconductor device
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889565A (en) * 1987-08-20 1989-12-26 Kopin Corporation High temperature photovoltaic system
JP2661333B2 (ja) * 1989-06-05 1997-10-08 モトローラ・インコーポレーテツド 金属被覆化プロセス処理方法
MY115336A (en) * 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
JP3379062B2 (ja) * 1997-12-02 2003-02-17 富士通カンタムデバイス株式会社 半導体装置及びその製造方法
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties
US6833604B2 (en) * 2000-10-03 2004-12-21 Broadcom Corporation High density metal capacitor using dual-damascene copper interconnect
US20020068435A1 (en) * 2000-12-05 2002-06-06 United Microelectronics Corp. Method for removing carbon-rich particles adhered on the exposed copper surface of a copper/low k dielectric dual damascene structure
DE10060439A1 (de) * 2000-12-05 2002-06-13 Osram Opto Semiconductors Gmbh Kontaktmetallisierung für GaN-basierende Halbleiterstrukturen und Verfahren zu deren Herstellung
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
US20030025143A1 (en) * 2001-08-01 2003-02-06 Lin Benjamin Szu-Min Metal-insulator-metal capacitor and method of manufacture
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
JPWO2006001349A1 (ja) * 2004-06-23 2008-04-17 日本電気株式会社 容量素子が搭載された半導体装置
JP3949157B2 (ja) 2005-04-08 2007-07-25 三菱電線工業株式会社 半導体素子およびその製造方法
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법
US7439151B2 (en) * 2006-09-13 2008-10-21 International Business Machines Corporation Method and structure for integrating MIM capacitors within dual damascene processing techniques
WO2008060469A2 (en) * 2006-11-10 2008-05-22 Philips Solid-State Lighting Solutions, Inc. Methods and apparatus for controlling series-connected leds
EP2096675B1 (en) * 2008-02-28 2013-08-21 Universität Ulm III-V nitride semiconductor device comprising a diamond layer
KR20100057389A (ko) * 2008-11-21 2010-05-31 삼성전자주식회사 Ｍｔｍ 캐패시터를 구비하는 반도체 장치의 제조방법
JP5564890B2 (ja) * 2008-12-16 2014-08-06 住友電気工業株式会社 接合型電界効果トランジスタおよびその製造方法
WO2010074964A2 (en) 2008-12-23 2010-07-01 Intel Corporation Group iii-v mosfet having metal diffusion regions
EP2743981A1 (en) 2009-10-30 2014-06-18 Imec Method of manufacturing an integrated semiconductor substrate structure
JP5877967B2 (ja) * 2011-07-19 2016-03-08 富士通株式会社 化合物半導体装置
JP5620347B2 (ja) * 2011-07-19 2014-11-05 富士通株式会社 化合物半導体装置
WO2013052067A1 (en) * 2011-10-07 2013-04-11 Intel Corporation Formation of dram capacitor among metal interconnect
US9640627B2 (en) * 2012-03-07 2017-05-02 Cree, Inc. Schottky contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
EP0631323A1 (en) * 1993-06-25 1994-12-28 Motorola, Inc. III-V Complementary heterostructure device with compatible non-gold ohmic contacts
US6015614A (en) * 1997-11-03 2000-01-18 Seco Tools Ab Cemented carbide body with high wear resistance and extra tough behavior
US20060157735A1 (en) * 2005-01-14 2006-07-20 Fujitsu Limited Compound semiconductor device
CN102651394A (zh) * 2011-02-25 2012-08-29 富士通株式会社 半导体器件及其制造方法以及电源装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANNA PIOTROWSKA: "TaSiN, TiSiN and TiWN diffusion barriers for metallization system to GaN", 《SCIENCE24.COM》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289305A (zh) * 2018-03-19 2019-09-27 株式会社东芝 半导体装置
CN110289305B (zh) * 2018-03-19 2023-02-24 株式会社东芝 半导体装置
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
US11508829B2 (en) 2020-05-28 2022-11-22 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20140306232A1 (en) 2014-10-16
EP2793265A1 (en) 2014-10-22
EP2793265B1 (en) 2017-06-07
US9331155B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN104103684A (zh) 半导体器件和制造方法
JP6498865B2 (ja) ヘテロ構造パワートランジスタおよびヘテロ構造半導体装置を作製する方法
JP5983999B2 (ja) 半導体装置の製造方法
KR102426822B1 (ko) Iii-v족 전계 효과 트랜지스터를 위한 게이트 구조를 형성하는 방법
CN101789445A (zh) 半导体装置
JP2007526633A (ja) Ｉｉｉ族窒化膜双方向スイッチ
CN102651394A (zh) 半导体器件及其制造方法以及电源装置
CN211578757U (zh) 高电子迁移率晶体管
JPWO2012176399A1 (ja) 窒化物半導体装置
CN105895683B (zh) 半导体器件及制造方法
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
US10276502B2 (en) Semiconductor device and method for manufacturing same
TWI676216B (zh) 半導體裝置及其製造方法
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
US9305789B2 (en) Semiconductor device comprising an active layer and a Schottky contact
US10403747B2 (en) Gallium nitride/ aluminum gallium nitride semiconductor device and method of making a gallium nitride/ aluminum gallium nitride semiconductor device
CN108767017A (zh) 一种半导体器件及制备方法
TWI692039B (zh) 半導體裝置的製作方法
CN115336005A (zh) 用于射频操作的具有盖层的iii族氮化物晶体管
US9721915B2 (en) Semiconductor device
CN112928161A (zh) 高电子迁移率晶体管及其制作方法
US20230043810A1 (en) Iii-nitride transistor with electrically connected p-type layer in access region
US20230299172A1 (en) Sealed cavity embedded in a semiconductor wafer
CN117116982A (zh) 化合物半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161012

Address after: Holland Ian Deho Finn

Applicant after: Naizhiya Co., Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

CB02 Change of applicant information

Address after: Nijmegen

Applicant after: Yasuyo Co. Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Naizhiya Co., Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20141015

RJ01 Rejection of invention patent application after publication