CN114026699A - 半导体装置和其制造方法 - Google Patents

半导体装置和其制造方法 Download PDF

Info

Publication number
CN114026699A
CN114026699A CN202180003945.7A CN202180003945A CN114026699A CN 114026699 A CN114026699 A CN 114026699A CN 202180003945 A CN202180003945 A CN 202180003945A CN 114026699 A CN114026699 A CN 114026699A
Authority
CN
China
Prior art keywords
layer
nitride
based semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180003945.7A
Other languages
English (en)
Other versions
CN114026699B (zh
Inventor
郝荣晖
陈扶
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114026699A publication Critical patent/CN114026699A/zh
Application granted granted Critical
Publication of CN114026699B publication Critical patent/CN114026699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体装置包含第一基于氮化物的半导体层和第二基于氮化物的半导体层、源极电极、漏极电极、钝化层、应力调制层和栅极电极。所述应力调制层安置在所述第二基于氮化物的半导体层上方，且沿着所述钝化层的至少一个侧壁延伸以与所述第二基于氮化物的半导体层接触，以便形成界面。所述栅极电极安置在所述应力调制层上方和所述源极电极与所述漏极电极之间。所述栅极电极位于所述应力调制层与所述第二基于氮化物的半导体层的所述界面正上方。

Description

半导体装置和其制造方法
技术领域
本公开大体上涉及一种基于氮化物的半导体装置。更确切地说，本公开涉及一种p沟道增强模式半导体装置，其具有应力调制层以形成非连续二维空穴气(2DHG)区。
背景技术
近年来，对高空穴迁移率晶体管(HHMT)的大量研究已在盛行，尤其对于高功率开关和高频应用。基于III-氮化物的HHMT利用具有不同带隙的两种材料之间的异质结界面来形成适应二维空穴气(2DHG)区的量子阱类结构，从而满足高功率/频率装置的需求。在实际需求方面，HHMT需要设计成常关的。然而，归因于工艺因素，常关HHMT的研发遇到制造挑战。目前，需要改进常关HHMT的良率，由此使其适合于大批量生产。
发明内容
根据本公开的一个方面，提供一种半导体装置。半导体装置包含第一基于氮化物的半导体层、第二基于氮化物的半导体层、源极电极、漏极电极、钝化层、应力调制层和栅极电极。第二基于氮化物的半导体层安置在第一基于氮化物的半导体层上，且具有小于第一基于氮化物的半导体层的带隙的带隙，以在其间形成具有二维空穴气(2DHG)区的异质结。源极电极和漏极电极安置在第二基于氮化物的半导体层上方。钝化层安置在第二基于氮化物的半导体层上方和源极电极与漏极电极之间。应力调制层安置在第二基于氮化物的半导体层上方，且沿着钝化层的至少一个侧壁延伸以与第二基于氮化物的半导体层接触，以便形成界面。栅极电极安置在应力调制层上方和源极电极与漏极电极之间。栅极电极位于应力调制层与第二基于氮化物的半导体层之间的界面正上方。
根据本公开的一个方面，提供一种半导体装置。半导体装置包含第一基于氮化物的半导体层、第二基于氮化物的半导体层、源极电极、漏极电极、钝化层、应力调制层和栅极电极。第二基于氮化物的半导体层安置在第一基于氮化物的半导体层上，且具有小于第一基于氮化物的半导体层的带隙的带隙，以在其间形成具有二维空穴气(2DHG)区的异质结。源极电极和漏极电极安置在第二基于氮化物的半导体层上方。钝化层安置在第二基于氮化物的半导体层上方和源极电极与漏极电极之间。钝化层具有彼此分离的第一部分和第二部分。应力调制层安置在第二基于氮化物的半导体层上方，且填充在钝化层的第一部分与第二部分之间的区中。应力调制层将应力施加到第二基于氮化物的半导体层，使得2DHG区在栅极电极下方具有空穴浓度减小的区域。栅极电极安置在应力调制层上方和钝化层的第一部分与第二部分之间，以便对准2DHG区的所述区域。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。方法包含如下步骤。形成第一基于氮化物的半导体层。在第一基于氮化物的半导体层上形成第二基于氮化物的半导体层以在其间形成异质结。在第二基于氮化物的半导体层上方形成源极电极和漏极电极。在第二基于氮化物的半导体层上方形成钝化层。去除钝化层的一部分以形成暴露第二基于氮化物的半导体层的开口。应力调制层形成在钝化层上方，且填充到开口中以与第二基于氮化物的半导体层接触，使得2DHG区在栅极电极下方具有空穴浓度减小的区域。栅极电极形成在应力调制层上方，且与开口对准。
通过上述配置，具有不同带隙的第一和第二基于氮化物的半导体层彼此堆叠，以便在其间形成具有2DHG区的异质结。通过在第二基于氮化物的半导体层的一部分上放置应力调制层，遏制其中的极化效应，且因此2DHG区的区域具有减小的空穴浓度。因此，形成非连续2DHG区，且可实现p沟道增强模式半导体装置。半导体装置的制造工艺较简单，且避免使用额外刻蚀步骤来刻蚀基于氮化物的半导体层，从而干扰2DHG区的连续性。因此，本公开的半导体装置可具有良好可靠度、良好电特性和良好良率。
附图说明
当结合附图阅读时，根据以下详细描述容易理解本公开的各方面。应注意，各种特征可以不按比例绘制。即，为了论述清楚起见，各种特征的尺寸可以任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1A是根据本公开的一些实施例的半导体装置的俯视图；
图1B是穿过图1A中的线1B-1B'的竖直横截面图；
图2A、图2B、图2C、图2D、图2E和图2F展示根据本公开的一些实施例的用于制造基于氮化物的半导体装置的方法的不同阶段；
图3是根据本公开的一些实施例的半导体装置的竖直横截面图；
图4是根据本公开的一些实施例的半导体装置的竖直横截面图；
图5是根据本公开的一些实施例的半导体装置的竖直横截面图；以及
图6是根据本公开的一些实施例的半导体装置的竖直横截面图。
具体实施方式
在整个图式和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
针对相关联图中所展示的组件的定向，相对于某一组件或组件群组或者组件或组件群组的某一平面指定空间描述，如“在……上”、“在……上方”、“在……下方”、“在……之上”、“向左”、“向右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“下部”、“上部”、“上方”、“在……下”等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，前提是本公开的实施例的优点不会因这一布置而有偏差。
此外，应注意，归因于装置制造条件，描绘为近似矩形的各种结构的实际形状在实际装置中可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角仅为了方便表示层和特征。
在以下描述中，阐述半导体装置/管芯/封装、其制造方法和类似物作为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免混淆本公开；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的一些实施例的半导体装置10A的俯视图。图1B是穿过图1A中的线1B-1B'的竖直横截面图。半导体装置10A包含衬底102、缓冲层104、基于氮化物的半导体层106、108、110和112、电极114和116、钝化层130、应力调制层150A、栅极电极160、接触通孔172和图案化导电层174。
衬底102可以是半导体衬底。衬底102的示例性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂Si、n掺杂Si、蓝宝石、绝缘体上半导体(如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中，衬底102可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底102可包含例如但不限于一或多个其它特征，如掺杂区、埋层、外延(epi)层或其组合。
缓冲层104可安置在衬底102上/上方(over)/上方(above)。缓冲层104可安置在衬底102与基于氮化物的半导体层106之间。缓冲层104可配置成减小衬底102与基于氮化物的半导体层106之间的晶格和热失配，由此解决归因于失配/差异的缺陷。缓冲层104可包含III-V化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层104的示例性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。在一些实施例中，半导体装置100A可进一步包含成核层(图中未展示)。成核层可形成于衬底102与缓冲层104之间。成核层可配置成提供过渡以适应衬底102与缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可包含例如但不限于AlN或其合金中的任一种。
基于氮化物的半导体层106安置在缓冲层104上/上方(over)/上方(above)。基于氮化物的半导体层108安置在基于氮化物的半导体层106上/上方(over)/上方(above)。基于氮化物的半导体层106的示例性材料可包含例如但不限于氮化物或III-V族化合物，如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。基于氮化物的半导体层108的示例性材料可包含例如但不限于III-V族氮化物半导体材料，如GaN、AlGaN、InN、AlInN、InGaN、AlInGaN或其组合。
选择基于氮化物的半导体层106和108的示例性材料以使得基于氮化物的半导体层108具有小于基于氮化物的半导体层106的带隙的带隙(即，禁带宽度)，这使得其电子亲和力彼此不同且在其间形成异质结。举例来说，当基于氮化物的半导体层106是具有大约4.0eV的带隙的AlGaN层时，基于氮化物的半导体层108可选择为具有大约3.4eV的带隙的GaN层。由此，基于氮化物的半导体层106和108可分别充当阻挡层和沟道层。在沟道层与阻挡层之间的接合界面处产生三角阱电势，使得空穴积聚在三角阱中，由此产生邻近于异质结的二维空穴气(2DHG)区109。应注意，2DHG区的形成同沟道与阻挡层之间的极化效应的程度正相关。因此，半导体装置10A能够包含至少一个基于GaN的高空穴迁移率晶体管(HHMT)。
基于氮化物的半导体层110和112安置在基于氮化物的半导体层108上/上方(above)/上方(over)。基于氮化物的半导体层110和112与基于氮化物的半导体层108的不同部分直接接触。基于氮化物的半导体层110和112经掺杂以具有相同导电类型，如p型。基于氮化物的半导体层110和112的示例性材料可包含例如但不限于p掺杂III-V族氮化物半导体材料，如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN或其组合。在一些实施例中，通过使用如Be、Zn、Cd和Mg的p型杂质来得到p掺杂材料。
在一些实施例中，基于氮化物的半导体层108、110和122具有同一III族元素和同一V族元素。举例来说，基于氮化物的半导体层108可以是未掺杂GaN层，这意味着基于氮化物的半导体层108是本征半导体。基于氮化物的半导体层110和112可以是p掺杂GaN层，这意味着基于氮化物的半导体层110和112是p型半导体。即，基于氮化物的半导体层108、110和112具有同一III族元素(例如，镓(Ga))和同一V族元素(例如，氮(N))。因此，可减小基于氮化物的半导体层110和112中的一个与基于氮化物的半导体层108之间的晶格失配。
电极114和116可安置在基于氮化物的半导体层108上/上方(over)/上方(above)。电极114和116分别与基于氮化物的半导体层114和116直接接触。在一些实施例中，电极114可充当源极电极。在一些实施例中，电极114可充当漏极电极。在一些实施例中，电极116可充当源极电极。在一些实施例中，电极116可充当漏极电极。在一些实施例中，电极114和116中的每一个可充当源极/漏极(S/D)电极或S/D触点，这意味着所述电极114和116可取决于装置设计而充当源极电极或漏极电极。
电极114和基于氮化物的半导体层110可充当源极结构或漏极结构。基于氮化物的半导体层110安置在电极114与基于氮化物的半导体层108之间。电极114可通过基于氮化物的半导体层110与基于氮化物的半导体层108形成欧姆接触。在一些实施例中，可省略基于氮化物的半导体层110，使得电极114可与基于氮化物的半导体层108直接接触。
电极116和基于氮化物的半导体层116可充当源极结构或漏极结构。基于氮化物的半导体层112安置在电极116与基于氮化物的半导体层108之间。电极116可通过基于氮化物的半导体层112与基于氮化物的半导体层108形成欧姆接触。在一些实施例中，可省略基于氮化物的半导体层112，使得电极116可与基于氮化物的半导体层108直接接触。
在一些实施例中，电极114和116可包含例如但不限于金属、合金、掺杂半导体材料(如掺杂结晶硅)、如硅化物和氮化物的化合物、其它导体材料或其组合。电极114和116的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。电极114和116中的每一个可以是单个层，或具有相同或不同组成的多个层。在一些实施例中，电极114和116与基于氮化物的半导体层108形成欧姆接触。欧姆接触可通过将Ti、Al或其它合适的材料应用于电极114和116来实现。在一些实施例中，电极114和116中的每一个由至少一个保形层和导电填充物形成。保形层可包覆导电填充物。保形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
钝化层130安置在基于氮化物的半导体层108上/上方(above)/上方(over)。钝化层130位于电极114与116之间。钝化层130与基于氮化物的半导体层108接触。钝化层130邻靠基于氮化物的半导体层110和112的侧壁。钝化层130具有通孔TH以界定其内部侧壁之间的区R。在其它视角中，钝化层130包含彼此分离的部分，且区R位于钝化层130的分离部分之间。
应力调制层150A安置在基于氮化物的半导体层108上/上方(above)/上方(over)。应力调制层150A从钝化层130的顶部表面延伸到钝化层130的区R中。应力调制层150A沿着钝化层130的内部侧壁延伸以与基于氮化物的半导体层108接触，由此在其间形成界面。
应力调制层150A包含彼此连接的两个部分152A和154A。部分152A环绕部分154A。部分152A包封部分154A的两个相对侧。部分152A安置在钝化层130的顶部表面上/上方(above)/上方(over)。部分152A与钝化层130的顶部表面接触。
部分154A安置在钝化层130的区R中。部分154A经由钝化层130的通孔TH完全填充到区R中。部分154A位于钝化层130的内部侧壁之间。部分154A与基于氮化物的半导体层108的接触部分CP和钝化层130的内部侧壁接触。部分154A与基于氮化物的半导体层108的接触部分CP形成界面。
在图1A的示例性说明中，部分154A塑形为长方形，且具有左边和右边。部分154A的左边和右边与电极114和116平行，使得基于氮化物的半导体层108与应力调制层150A之间的界面具有与电极114和116平行的长边，这有利于漂移区的设计。电极114可设计为比电极116更接近界面。钝化层130的通孔TH的形成可更好地界定需要由应力调制层150A的部分154A接触的基于氮化物的半导体层108的接触区。
部分154A在低于部分152A的位置中。部分152A具有面向彼此且连接到部分154A的一对倾斜内侧表面。应力调制层150A的部分152A的倾斜内侧表面可有利于承载待形成于其上的层，以便实现半导体装置10A中的较好应力分布。
应力调制层150A的材料与基于氮化物的半导体层108的材料不同，使得应力调制层150A具有与基于氮化物的半导体层108的晶格常数和带隙不同的晶格常数和带隙。应力调制层150A的示例性材料可包含例如但不限于AlN、BN、AlBN、GaN、其它合适的材料或前述材料的任何组合。
因为应力调制层150A具有部分154A，所述部分154A与基于氮化物的半导体层108的接触部分CP接触且具有与基于氮化物的半导体层108不同的材料(或不同的材料性质)，所以应力调制层150A可向其施加压缩应力。基于氮化物的半导体层106和108的应力分布可通过应力调制层150A来变更/改变/调节/控制，以便进一步重新分布2DHG区109的浓度。
栅极电极160安置在应力调制层150A上/上方(above)/上方(over)。栅极电极160与应力调制层150A接触。栅极电极160覆盖应力调制层150A的部分152A和154A。栅极电极160位于应力调制层150A与基于氮化物的半导体层108之间的界面正上方。栅极电极160具有由应力调制层150A收纳的朝下突出部分/底部部分。栅极电极160的朝下突出部分/底部部分对准钝化层130的内部侧壁之间的区R。
栅极电极160的最底部表面与应力调制层150A的部分154A接触。栅极电极160的最底部表面可与钝化层130的顶部表面共面。栅极电极160与应力调制层150A的倾斜内侧表面接触。倾斜内侧表面的配置可增加应力调制层150A与栅极电极160之间的接触面积，且因此可增强其间的接合力，由此避免剥落问题。
栅极电极160定位在电极114与116之间。栅极电极160与电极114之间的距离小于栅极电极160与电极116之间的距离。在其它实施例中，栅极电极160与电极114之间的距离可等于栅极电极160与电极116之间的距离。
栅极电极160的示例性材料可包含金属或金属化合物。栅极电极160可形成为单个层，或具有相同或不同组成的多个层。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或化合物或其它金属化合物。
电极114和116以及栅极电极160可构成半导体装置10A中的HHMT晶体管的部分。在一些实施例中，这些元件可构成p沟道晶体管的部分。由应力调制层150A提供的应力重新分布可将HHMT晶体管引入增强模式，其如下详细描述。
在HHMT晶体管中，在无任何外部因素的情况下，连续2DHG区可在具有较小带隙的层(即，沟道层)中自动形成。举例来说，2DHG区109形成于基于氮化物的半导体层108中，且靠近基于氮化物的半导体层106与108之间的异质结。2DHG区的形成同沟道层与阻挡层(即，基于氮化物的半导体层106与108)之间的极化效应的程度正相关。
响应于由应力调制层150A提供的应力重新分布，2DHG区109在接触部分CP中的区域将具有与2DHG区109的其余部分不同的特征(例如，不同的空穴浓度)且因此被阻挡，从而形成非连续2DHG区109。由此，将破坏2DHG区109的连续性。即，2DHG区109在区R下方的区域具有较低空穴浓度，其接近于零或大约是零。
因此，应力调制层150A可相对于基于氮化物的半导体层106和108充当影响2DHG区109的外部因素。在一些实施例中，外部因素包含将由应力调制层150A提供的压缩应力施加到基于氮化物的半导体层108的接触部分CP。压缩应力可减少接触部分CP中的极化效应，使得2DHG区109在接触部分CP中的区域将具有减小的空穴浓度。因此，形成非连续2DHG区109。
当栅极电极160的朝下突出部分/底部部分对准区R时，栅极电极160也可对准2DHG区109的所述区域。因此，2DHG区109的在栅极电极160之下的区域具有减小的空穴浓度，因此所述区域将半导体装置10A的HHMT晶体管引入增强模式装置，所述增强模式装置在栅极电极160处于近似零偏置时处于常关状态。
归因于这类机制，半导体装置10A具有常关特征。换句话说，当无电压施加到栅极电极160或施加到栅极电极160的电压小于阈值电压(即，在栅极电极160下方形成反型层所需的最小电压)时，使栅极电极160下方的接触部分CP(例如，栅极电极160下方的异质结的一部分)保持受阻挡，且因此其中无电流流过。由此，至少通过控制基于氮化物的半导体层108中的应力分布，半导体装置10A能够包含具有增强模式的至少一个基于GaN的p沟道HHMT。
在这一方面，为了得到常关p沟道半导体装置，实际上，可使用用于中断源极电极与漏极电极之间的p沟道半导体装置的2DHG区的连续性的其它方式。得到常关p沟道半导体装置的一种方式是形成填充有栅极电极的凹槽结构，由此使2DHG区在栅极电极正下方的区域消失。因此，需要执行破坏步骤，如刻蚀步骤。然而，凹陷表面可产生载流子散射，由此减小载流子迁移率且增强半导体装置的导通电阻。
与具有凹槽结构的前述常关p沟道半导体装置相比，半导体装置10A通过放置应力调制层150A以提供应力重新分布而在基于氮化物的半导体层108中形成非连续2DHG区109，以便得到p沟道增强模式半导体装置。因此，不需要在基于氮化物的半导体层108中形成凹槽结构，由此避免了控制凹槽结构的深度的问题。由此，栅极电极160可安置在基于氮化物的半导体层108上，而不是安置在内向凹槽中。这一配置将不干扰基于氮化物的半导体层108中的空穴输送。总的来说，半导体装置10A可具有良好电特性、良好可靠度和良好良率。
在一些实施例中，至少出于较好控制应力分布的目的，应力调制层150A可以是晶体结构。在一些实施例中，至少出于减少制造成本的目的，应力调制层150A可以是非晶结构。
钝化层170覆盖电极114和116以及栅极电极160。钝化层170覆盖应力调制层150A。在一些实施例中，钝化层170可充当平面化层，其具有水平顶部表面以支撑其它层/元件。在一些实施例中，钝化层170可形成为较厚层，且对钝化层170执行如化学机械抛光(CMP)工艺的平面化工艺以去除多余部分，由此形成水平顶部表面。钝化层170的材料可包含例如但不限于介电材料。举例来说，钝化层170可包含SiNx、SiOx、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、等离子体增强型氧化物(PEOX)或其组合。
接触通孔172安置在钝化层170内。接触通孔172可穿透钝化层170。接触通孔172可纵向延伸以连接到电极114和116以及栅极电极160。接触通孔172的上部表面不由钝化层170覆盖。接触通孔172的示例性材料可包含例如但不限于导电材料，如金属或合金。
图案化导电层174安置在钝化层170和接触通孔172上/上方(over)/上方(above)。图案化导电层174与接触通孔172接触。图案化导电层174可具有金属线、衬垫、迹线或其组合，使得图案化导电层174可形成至少一个电路。因此，图案化导电层174可充当图案化电路层。图案化导电层174可通过接触通孔172与电极114和116以及栅极电极160连接。外部电子装置可通过图案化导电层174将至少一个电子信号发送到半导体装置10A，且反之亦然。图案化导电层174的示例性材料可包含例如但不限于导电材料。图案化导电层174可包含具有Ag、Al、Cu、Mo、Ni、Ti、其合金、其氧化物、其氮化物或其组合的单层膜或多层膜。
用于制造半导体装置10A的方法的不同阶段展示在图2A、图2B、图2C、图2D、图2E和图2F中，如下文所描述。在下文中，沉积技术可包含例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强型CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参看图2A，通过使用沉积技术在衬底102上形成缓冲层104。通过使用沉积技术在缓冲层104上形成基于氮化物的半导体层106。通过使用沉积技术在基于氮化物的半导体层106上形成基于氮化物的半导体层108，使得在其间形成异质结。靠近异质结形成连续2DHG区180。在基于氮化物的半导体层108上形成毯覆式掺杂基于氮化物的半导体层182。在一些实施例中，可执行沉积技术以用于形成毯覆层。
参看图2B，在毯覆式基于氮化物的半导体层182和基于氮化物的半导体层108上方形成电极114和116。电极114和116的形成包含沉积技术和图案化工艺。在一些实施例中，图案化工艺可包含光刻、曝光和显影、刻蚀、其它合适的工艺或其组合。
参看图2C，对毯覆式基于氮化物的半导体层182执行刻蚀工艺以去除其多余部分，以形成基于氮化物的半导体层110和112。随后，在基于氮化物的半导体层108上形成钝化层130。钝化层130具有暴露基于氮化物的半导体层108的一部分的开口OG。在一些实施例中，通过在电极114和116以及基于氮化物的半导体层108上形成毯覆式钝化层且通过图案化工艺来执行钝化层130的形成。执行图案化工艺以去除毯覆式钝化层的多余部分，以便暴露电极114和116且形成开口OG。
参看图2D，在钝化层130上方形成应力调制层150A。应力调制层150A填充到开口OG中以与基于氮化物的半导体层108的接触部分CP接触。因为应力调制层150A可将应力施加到接触部分CP，所以将减少其中的极化效应。由此，2DHG区在接触部分CP中的区域将具有如前面所描述的较低空穴浓度，且因此形成非连续2DHG 109。
参看图2E，栅极电极160形成在应力调制层150A上，且与开口OG对准。栅极电极160的形成包含沉积技术和图案化工艺。
参看图2F，形成钝化层170以覆盖源极、漏极以及电极114和116、栅极电极160和应力调制层150A。其后，可形成接触通孔和图案化导电层，从而获得如图1B中所示的半导体装置10A的配置。
图3是根据本公开的一些实施例的半导体装置10B的竖直横截面图。除了半导体装置10A的应力调制层150A由应力调制层150B替换之外，半导体装置10B与如参考图1A和图1B所描述和说明的半导体装置10A类似。在图3的示例性说明中，钝化层130的顶部表面的部分不由应力调制层150B覆盖。钝化层130由应力调制层150B暴露。应力调制层150B部分地覆盖钝化层130。应力调制层150B可分离钝化层130。钝化层130可由应力调制层150B划分。栅极电极160可宽于应力调制层150B。栅极电极160可与钝化层130接触。应力调制层150B的顶部表面可由栅极电极160完全覆盖。整个应力调制层150可包埋于钝化层130中和栅极电极160下方。应力调制层150B的缩减可对钝化层130产生相对较小的应力，这可以改善半导体装置10B的可靠度和应力控制。
在一些其它实施例中，一旦施加在钝化层130上的应力超出阈值S，就可能出现剥落问题。然而，在如图3中所示的实施例中，半导体装置10B可具有相对较大的阈值Sh。换句话说，即使施加在钝化层130上的应力超出阈值S，钝化层130也可经受。换句话说，当施加在钝化层130上的应力超出阈值S时，钝化层130不会剥落如图3中所说明的另一(其它)元件。
栅极电极160的轮廓可以是梯形。因此，可增加栅极电极160与钝化层170之间的接触面积，由此增强其间的接合力。因此，可进一步改善半导体装置10B的可靠度。半导体装置10B可满足不同的电学要求。
图4是根据本公开的一些实施例的半导体装置10C的竖直横截面图。除了应力调制层150B由应力调制层150C替换之外，半导体装置10C与如参考图3所描述和说明的半导体装置10B类似。在图4的示例性说明中，整个应力调制层150C在低于钝化层130的顶部表面的位置中，使得栅极电极160的朝下突出部分可进一步延伸到钝化层130的内部侧壁之间的区R。栅极电极160的朝下突出部分具有在低于钝化层130的顶部表面的位置中的底部。应力调制层150C可具有大体上凹形结构。应力调制层150C可具有大体上凹形表面。应力调制层150C可具有收纳栅极电极160的凹坑或凹槽。上述结构可得到栅极电极160的相对平坦的顶部表面，这可以正面地促增形成于栅极电极160上的结构的平坦度。换句话说，栅极电极160和其后形成的结构的表面形态可受到较好控制，这可以改善半导体装置10C的良率。
图5是根据本公开的一些实施例的半导体装置10D的竖直横截面图。除了应力调制层150A由应力调制层150D替换之外，半导体装置10D与如参考图1A和图1B所描述和说明的半导体装置10A类似。在图5的示例性说明中，应力调制层150D包含实体分离的部分152D和154D。应力调制层150D的部分154D在低于钝化层130的顶部表面的位置中。部分152D可在后续工艺中充当保护层或牺牲层。类似地，栅极电极160的朝下突出部分可进一步延伸到钝化层130的内部侧壁之间的区R。
在半导体装置10C和10D中，与半导体装置10A相比，栅极电极160与基于氮化物的半导体层108之间的距离可由于前述配置而减小，且因此，可较好地控制接触部分CP的导电性。由此，半导体装置10C和10D可符合不同的电学要求，包含针对高压装置和低压装置的要求。
图6是根据本公开的一些实施例的半导体装置10E的竖直横截面图。除了应力调制层150A由应力调制层150E替换之外，半导体装置10E与如参考图1A和图1B所描述和说明的半导体装置10A类似。在图6的示例性说明中，栅极电极160的最底部表面可高于钝化层130的顶部表面，这意味着最底部表面可以不与钝化层130的顶部表面共面。由此，半导体装置10E可满足不同的电学要求，如相对较高或相对较低的电压装置设计。举例来说，应力调制层150E可变成具有相对较大的厚度，因此由相对较厚部分154E引入的应力调制适合于相对较高的电压设计。
基于以上描述，本公开提供应力受控半导体装置。具有不同带隙的两个基于氮化物的半导体层堆叠以在其间形成具有2DHG区的异质结。2DHG区存在于称为p沟道层的基于氮化物的半导体层中。半导体装置的应力调制层与p沟道层的一部分接触且提供应力，使得2DHG区的区域具有减小的空穴浓度，由此中断2DHG区的连续性。因此，形成非连续2DHG区，且可实现p沟道增强模式半导体装置。半导体装置的制造工艺较简单，且避免使用额外刻蚀步骤来对p沟道层进行刻蚀，从而干扰2DHG区的连续性。因此，本公开的半导体装置可具有良好可靠度、良好电特性和良好良率。
选择和描述实施例，以便最好地解释本公开的原理和其实际应用，由此使得所属领域的其它技术人员能够理解本公开的各种实施例和适合于所预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“大体上”、“大体”、“大约”和“约”用于描述且考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。术语“大体上共面”可指沿着同一平面定位的在数微米内的两个表面，如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，设置在另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述且说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变，且可取代等效物。所述说明可能未必按比例绘制。归因于制造工艺和公差，本公开中的技艺再现与实际设备之间可能存在差异。此外，应理解，实际装置和层可与图式的矩形层描绘存在偏差，且可由于如保形沉积、刻蚀等制造工艺而包含角表面或边缘、圆角等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或工艺适应于本公开的目标、精神和范围。所有这类修改都意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作来描述，但应理解，这些操作可组合、细分或重新排序以在不脱离本公开的教示内容的情况下形成等效方法。因此，除非在本文中特别指示，否则操作的次序和分组并非限制。

Claims (25)

1.一种半导体装置，其包括：
第一基于氮化物的半导体层；
第二基于氮化物的半导体层，其安置在所述第一基于氮化物的半导体层上，且具有小于所述第一基于氮化物的半导体层的带隙的带隙，以在其间形成具有二维空穴气(2DHG)区的异质结；
源极电极和漏极电极，其安置在所述第二基于氮化物的半导体层上方；
钝化层，其安置在所述第二基于氮化物的半导体层上方和所述源极电极与所述漏极电极之间；
应力调制层，其安置在所述第二基于氮化物的半导体层上方，且沿着所述钝化层的至少一个侧壁延伸以与所述第二基于氮化物的半导体层接触，以便形成界面；以及
栅极电极，其安置在所述应力调制层上方和所述源极电极与所述漏极电极之间，其中所述栅极电极位于所述应力调制层与所述第二基于氮化物的半导体层之间的所述界面正上方。
2.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层从所述钝化层的顶部表面延伸。
3.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层完全填充在所述钝化层的所述侧壁之间的区中。
4.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层具有第一部分和第二部分，所述第一部分在所述钝化层的顶部表面上方，且所述第二部分与所述第二基于氮化物的半导体层接触且连接到所述第一部分。
5.根据前述权利要求中任一项所述的半导体装置，其中所述栅极电极覆盖所述应力调制层的所述第一部分和所述第二部分。
6.根据前述权利要求中任一项所述的半导体装置，其中所述栅极电极具有由所述应力调制层收纳的朝下突出部分。
7.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层具有与所述第二基于氮化物的半导体层的晶格常数和带隙不同的晶格常数和带隙。
8.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层包括AlN、BN、AlBN、GaN或其组合。
9.根据前述权利要求中任一项所述的半导体装置，其中所述源极电极比所述漏极电极更接近在所述应力调制层与所述第二基于氮化物的半导体层之间形成的所述界面。
10.根据前述权利要求中任一项所述的半导体装置，其中所述栅极电极具有在高于所述钝化层的位置中且与所述应力调制层接触的最底部表面。
11.根据前述权利要求中任一项所述的半导体装置，其中形成于所述应力调制层与所述第二基于氮化物的半导体层之间的所述界面是长方形，所述长方形在所述半导体装置的俯视图中具有与所述源极电极和所述漏极电极平行的长边。
12.根据前述权利要求中任一项所述的半导体装置，其进一步包括：
第一掺杂基于氮化物的半导体层，其安置在所述第二基于氮化物的半导体层与所述源极电极之间；以及
第二掺杂基于氮化物的半导体层，其安置在所述第二基于氮化物的半导体层与所述漏极电极之间，其中所述钝化层邻靠所述第一掺杂基于氮化物的半导体层和所述第二掺杂基于氮化物的半导体层的侧壁。
13.根据前述权利要求中任一项所述的半导体装置，其中整个所述应力调制层在低于所述钝化层的顶部表面的位置中。
14.根据前述权利要求中任一项所述的半导体装置，其中所述栅极电极具有填充在所述钝化层的所述侧壁之间的区中的底部部分。
15.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层具有面向彼此且与所述栅极电极接触的一对倾斜内侧表面。
16.一种用于制造半导体装置的方法，其包括：
形成第一基于氮化物的半导体层；
在所述第一基于氮化物的半导体层上形成第二基于氮化物的半导体层，以在其间形成具有二维空穴气(2DHG)区的异质结；
在所述第二基于氮化物的半导体层上方形成源极电极和漏极电极；
在所述第二基于氮化物的半导体层上方形成钝化层；
去除所述钝化层的一部分以形成暴露所述第二基于氮化物的半导体层的开口；
在所述钝化层上方形成应力调制层，且填充到所述开口中以与所述第二基于氮化物的半导体层接触；以及
在所述应力调制层上方形成栅极电极，且与所述开口对准。
17.根据前述权利要求中任一项所述的方法，其中所述应力调制层具有与所述第二基于氮化物的半导体层的晶格常数和带隙不同的晶格常数和带隙。
18.根据前述权利要求中任一项所述的方法，其中所述应力调制层形成为使得所述2DHG区在所述栅极电极下方具有空穴浓度减小的区域。
19.根据前述权利要求中任一项所述的方法，其中所述栅极电极形成为具有由所述应力调制层收纳的朝下突出部分。
20.根据前述权利要求中任一项所述的方法，其中所述应力调制层包括AlN、BN、AlBN、GaN或其组合。
21.一种半导体装置，其包括：
第一基于氮化物的半导体层；
第二基于氮化物的半导体层，其安置在所述第一基于氮化物的半导体层上，且具有小于所述第一基于氮化物的半导体层的带隙的带隙，以在其间形成具有二维空穴气(2DHG)区的异质结；
源极电极和漏极电极，其安置在所述第二基于氮化物的半导体层上方；
钝化层，其安置在所述第二基于氮化物的半导体层上方和所述源极电极与所述漏极电极之间，其中所述钝化层具有彼此分离的第一部分和第二部分；
应力调制层，其安置在所述第二基于氮化物的半导体层上方，且填充在所述钝化层的所述第一部分与所述第二部分之间的区中，其中所述应力调制层将应力施加到所述第二基于氮化物的半导体层，使得所述2DHG区在所述栅极电极下方具有空穴浓度减小的区域；以及
栅极电极，其安置在所述应力调制层上方和所述钝化层的所述第一部分与所述第二部分之间，以便对准所述2DHG区的所述区域。
22.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层具有与所述第二基于氮化物的半导体层的晶格常数和带隙不同的晶格常数和带隙。
23.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层形成为使得所述2DHG区的所述区域的所述空穴浓度减小到零。
24.根据前述权利要求中任一项所述的半导体装置，其中所述栅极电极具有由所述应力调制层收纳的朝下突出部分。
25.根据前述权利要求中任一项所述的半导体装置，其中所述应力调制层包括AlN、BN、AlBN、GaN或其组合。
CN202180003945.7A 2021-09-07 2021-09-07 半导体装置和其制造方法 Active CN114026699B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/116884 WO2023035103A1 (en) 2021-09-07 2021-09-07 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114026699A true CN114026699A (zh) 2022-02-08
CN114026699B CN114026699B (zh) 2023-04-14

Family

ID=80069663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003945.7A Active CN114026699B (zh) 2021-09-07 2021-09-07 半导体装置和其制造方法

Country Status (3)

Country Link
US (1) US20240047567A1 (zh)
CN (1) CN114026699B (zh)
WO (1) WO2023035103A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065148A1 (en) * 2022-09-27 2024-04-04 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
US20090121217A1 (en) * 2007-11-08 2009-05-14 Sanken Electric Co., Ltd. Nitride compound semiconductor device including organic semiconductor layer under gate electrode
US20090146185A1 (en) * 2007-12-10 2009-06-11 Transphorm Inc. Insulated gate e-mode transistors
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
CN103489911A (zh) * 2013-09-06 2014-01-01 华为技术有限公司 一种GaN基HEMT器件及其制作方法
TW201448227A (zh) * 2013-05-24 2014-12-16 Fujitsu Ltd 半導體裝置及其製造方法
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US20180350944A1 (en) * 2017-06-06 2018-12-06 Chih-Shu Huang Epitaxial structure of n-face group iii nitride, active device, and method for fabricating the same with integration and polarity inversion
US20200403081A1 (en) * 2019-06-19 2020-12-24 Seung Hoon Sung Recessed gate oxide on the sidewall of gate trench

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US9147740B2 (en) * 2012-07-03 2015-09-29 Infineon Technologies Austria Ag Stress-controlled HEMT
US10038085B2 (en) * 2016-01-08 2018-07-31 Infineon Technologies Austria Ag High electron mobility transistor with carrier injection mitigation gate structure
CN109524460B (zh) * 2017-09-19 2022-05-17 世界先进积体电路股份有限公司 高空穴移动率晶体管
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
US20090121217A1 (en) * 2007-11-08 2009-05-14 Sanken Electric Co., Ltd. Nitride compound semiconductor device including organic semiconductor layer under gate electrode
US20090146185A1 (en) * 2007-12-10 2009-06-11 Transphorm Inc. Insulated gate e-mode transistors
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
TW201448227A (zh) * 2013-05-24 2014-12-16 Fujitsu Ltd 半導體裝置及其製造方法
CN104241350A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 用于常关化合物半导体晶体管的栅极堆叠
CN103489911A (zh) * 2013-09-06 2014-01-01 华为技术有限公司 一种GaN基HEMT器件及其制作方法
US20180350944A1 (en) * 2017-06-06 2018-12-06 Chih-Shu Huang Epitaxial structure of n-face group iii nitride, active device, and method for fabricating the same with integration and polarity inversion
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US20200403081A1 (en) * 2019-06-19 2020-12-24 Seung Hoon Sung Recessed gate oxide on the sidewall of gate trench

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024065148A1 (en) * 2022-09-27 2024-04-04 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
CN114026699B (zh) 2023-04-14
WO2023035103A1 (en) 2023-03-16
US20240047567A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114127955B (zh) 半导体装置及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
CN114207835B (zh) 半导体装置及其制造方法
CN114175267B (zh) 半导体器件及其制造方法
US11862721B2 (en) HEMT semiconductor device with a stepped sidewall
CN114026699B (zh) 半导体装置和其制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113892188B (zh) 半导体器件及其制造方法
CN113875017B (zh) 半导体装置及其制造方法
CN114342088B (zh) 半导体装置及其制造方法
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
WO2024087083A1 (en) Semiconductor packaged device and method for manufacturing the same
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024055276A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN118103990A (zh) 氮化物基半导体器件及其制造方法
CN118160098A (zh) 氮化物基半导体器件及其制造方法
CN118043972A (zh) 氮化物基半导体装置及其制造方法
CN116613207A (zh) 氮化物半导体器件及其制造方法
CN112490278A (zh) 具有减少的缺陷的半导体外延结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant