CN101202265A - 元件搭载用衬底、半导体模块及便携设备 - Google Patents

元件搭载用衬底、半导体模块及便携设备 Download PDF

Info

Publication number
CN101202265A
CN101202265A CN 200710147200 CN200710147200A CN101202265A CN 101202265 A CN101202265 A CN 101202265A CN 200710147200 CN200710147200 CN 200710147200 CN 200710147200 A CN200710147200 A CN 200710147200A CN 101202265 A CN101202265 A CN 101202265A
Authority
CN
China
Prior art keywords
substrate
element mounting
layer
pad electrode
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200710147200
Other languages
English (en)
Inventor
小原泰浩
臼井良辅
中村岳史
五十岚优助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101202265A publication Critical patent/CN101202265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种元件搭载用衬底，可提高操作性，同时可确保连接可靠性。元件搭载用衬底(100)具备设于衬底(1)上的焊盘电极(4)；按照在焊盘电极(4)的上面部的至少局部具有开口部(5)的方式覆盖基材(1)的绝缘层(6)；设于焊盘电极(4)上的开口部(5)内的焊接层(7)，焊接层(7)的表面比开口部(5)的上端低。

Description

元件搭载用衬底、半导体模块及便携设备
技术领域
本发明涉及一种元件搭载用衬底、半导体模块及便携设备。
背景技术
以往，例如专利文献1中公开有如下印刷线路板的制造方法，在具有微细焊盘的高密度的印刷线路板上，在窄节距的焊接用焊盘间形成抗焊料剂。
图15表示专利文献1中公开的印刷线路板500的剖面图。在铜层叠板51上形成有焊接用焊盘52及通孔用焊盘55。在铜层叠板51上的焊接用焊盘52间形成有抗焊料剂53以使焊接用焊盘52上具有开口部。在焊接用焊盘52上形成有焊锡敷膜54作为焊接层。
专利文献1：特开平7-74453号公报
在该印刷线路板500上，焊锡敷膜54的表面比抗焊料剂53的表面高，从抗焊料剂53表面突出。这样突出的焊锡敷膜54妨碍印刷线路板500的表面的平坦性，因此，在使用印刷线路板500的以下列举的工序中存在印刷线路板500的操作性不良的问题。
(1)在由真空抓器(机器人的臂)真空吸附提起印刷线路板500的工序中，焊锡敷膜54的突起因真空抓器的吸附口好印刷线路板50的表面之间产生空隙而妨碍真空吸附。由此，印刷线路板500的运送产生错误。
(2)在有V槽截断构造的固定部件衬底固定印刷线路板500的边缘的工序中，设于固定部件和印刷线路板500的边缘的焊锡敷膜54的突起接触。由此，印刷线路板500以倾斜的状态固定，妨碍在正常的位置固定。
(3)在捆扎印刷线路板500的工序中，由于焊锡敷膜54有突起，从而在将多个印刷线路板500重叠捆扎时产生不稳定，进而导致体积不必要的增大。
(4)在印刷线路板500的表面粘贴保护表面的辅助板的工序中，焊锡敷膜54的突起妨碍辅助板的粘贴。
另外，在(1)～(4)的工序中，由于与其他接触的焊锡敷膜54被扩孔(ぇぐれ)及有异物付着，因此，连接可靠性降低。
发明内容
本发明就是鉴于所述问题而提出的，其目的在于，提供一种可提高操作性同时可确保连接可靠性的元件搭载用衬底。
本发明一方面提供一种元件搭载用衬底，该元件搭载用衬底的特征在于，具备：设于衬底上的焊盘电极；按照在焊盘电极的上面部的至少局部具有开口的方式覆盖基材的绝缘层；设于焊盘电极上的所述开口部内的焊接层，焊接层的表面比开口部的上端低。
即，由于焊接层的表面比开口部的上端低，故焊接层未从构成元件搭载用衬底的绝缘层突出。由此，可确保元件搭载用衬底表面的平坦性，且可提高使用了该元件搭载用衬底后的工序(电路元件的安装等)的操作性。另外，由于焊接层未从绝缘层的表面突出，故可降低与其他接触的可能性，且可最佳地保护焊接层。由此，可确保连接可靠性。另外，由于与目前相比，可减小焊接层的体积，故可实现构成焊接层的材料的成本的削减。
在上述方式中，在成为搭载对象的电路元件上对应焊接层形成的焊锡球的曲率半径为r，开口部的半径为a，且r小于a时，绝缘层的厚度和焊接层的厚度之差d也可以满足d≤r-(r2-a2)1/2的关系。另外，也可以在焊盘电极的表面设置镀镍金层。
本发明的其它方式提供一种元件搭载用衬底，该元件搭载用衬底的特征在于，具备：设于衬底上的焊盘电极、覆盖衬底以在焊盘电极的上面部的至少局部具有开口部的绝缘层、设于焊盘电极上的开口部内的焊接层，开口部的侧面在焊接层的方向凸状弯曲。
在上述方式中，也可以使开口部的半径随着成为上部而增大。另外，也可以使焊接层的表面比开口部的上端低。另外，绝缘层的侧面最下部的接线和焊接层的表面构成的角比焊盘电极上的焊接层的接触角大。另外，也可以在焊盘电极的表面设置镀镍金层。
本发明的再其它方式提供一种半导体模块，该半导体模块的特征在于，具备上述任一方式的元件搭载用衬底和设有焊料块的电路元件，将上述焊接层和焊料块接合。
本发明的其它方式提供一种便携设备，该便携设备的特征在于，具备上述的半导体模块。
根据本发明的元件搭载用衬底，可提高操作性，同时可确保连接可靠性。
附图说明
图1是本发明第一实施例的元件搭载用衬底的剖面图；
图2是将第一实施例的元件搭载用衬底的局部放大后的放大图；
图3(A)及图3(B)是表示第一实施例的元件搭载用衬底的制造工序的剖面图；
图4(A)及图4(B)是表示第一实施例的元件搭载用衬底的制造工序的剖面图；
图5(A)是表示元件搭载用衬底具有的抗焊料剂层的侧面形状的图。图5(B)是表示用于焊料块的焊锡的接触角的图；
图6(A)及图6(B)分别是表示将Sn-Ag-Cu系焊锡在进行了Ni-Au表面处理了的Cu衬底及Cu表面衬底上，在大气气体介质中以250℃加热30秒使其熔融，且其空冷后的焊锡形状的图；
图7是表示应用于LSI芯片安装的焊料块的厚度的图；
图8是本发明第二实施例的元件搭载用衬底的剖面图；
图9是将第二实施例的元件搭载用衬底的局部放大后的放大图；
图10(A)～(E)是表示第二实施例的元件搭载用衬底的制造工序的剖面图；
图11(A)～(D)是表示第二实施例的元件搭载用衬底的制造工序的剖面图；
图12(A)～(C)是表示第二实施例的元件搭载用衬底的制造工序的剖面图；
图13(A)(B)是表示第二实施例的元件搭载用衬底的制造工序的剖面图；
图14是表示在第三实施例的元件搭载用衬底上安装了LSI芯片的半导体模块的构造的剖面图；
图15是现有的元件搭载用衬底的剖面图。
标记说明
1基材        4焊盘电极
6抗焊料剂层  7焊料块
100元件搭载用衬底
具体实施方式
(第一实施例)
下面，参照图1及图2说明将本发明的元件搭载用衬底具体化后的第一实施例。
首先，参照图1，对本实施例的元件搭载用衬底100的构造做详细说明。图1表示元件搭载用衬底100的剖面图，在衬底1上设有配线部2。在基材1的表面设有以铜(Cu)为材料的配线图案3及焊盘电极4。焊盘电极4与配线部2电连接。配线板10由以上的基材1、配线部2、配线图案3、及焊盘电极4构成。
在配线板10的表面覆盖有抗焊料剂层6。在与抗焊料剂层6的焊盘电极4的上表面对应的部分设有开口部5。抗焊料剂层6作为配线部2及配线图案3的保护膜起作用。抗焊料剂层6由环氧树脂等热硬性树脂构成。
另外，也可以向抗焊料剂层6中添加SiO2等填料。在焊盘电极4上设有由锡(Sn)-银(Ag)-铜(Cu)系的焊锡等焊料材构成的焊料块7。
图2表示图1中的区域8的放大图。在本实施例中，按照使焊料块7的表面比开口部5的上端低的方式形成焊料块7。另外，抗焊料剂层6的开口部5的侧面为在焊料块7的方向具有凸状的弯曲构造。具体而言，焊料块7的底面部的直径7a约为100μm，开口部5的侧面的直径最小的部分5b约为80μm。抗焊料剂层6的距焊盘电极4表面的高度6a约为25μm，从焊料块7的顶点部到抗焊料剂层6的表面的高度6b约为8μm。
其次，参照图3及图4说明图2所示的区域8的制造工序。
工序A(参照图3(A))：抗焊料剂使用感光性树脂，在衬底前面粘贴(叠层)薄膜状的抗焊料剂层6后，使成为开口部5的部位以外感光。然后，使用例如炭酸钠水溶液进行显影，只是除去未感光的未曝光部的光致抗蚀剂，形成开口部5。其次，通过加热处理进行硬化。对衬底照射的光源最好使用波长365nm的紫外线，通过使用该光源进行曝光，形成具有倒锥的截面形状5z的开口部5。
工序B(参照图3(B))：在衬底表面沿箭头位置吹付以铝粒子为磨粒的悬浊液。通过进行该处理，切削倒锥状5z的开口部5的锥部，形成开口部5的侧面使其具有弯曲(凸部5b、凹部5a及5c)的形状。
工序C(参照图4(A))：在抗焊料剂层6的表面，以在对应于开口部5的部分具有开口部的金属板30为掩模，将混合焊锡粒子和焊剂而形成的焊锡膏利用网印法充填到开口部5。焊锡粒子例如使用锡(Sn)、银(Ag)、铜(Cu)等合金焊剂例如使用以松香为主成份的材料。
工序D(参照图4(B))：通过将衬底加热到焊锡熔点，使焊锡粒子溶解，形成焊料块7。溶解后的焊锡粒子进入抗焊料剂层6弯曲后的开口部5的凹部5a内。在此，通过将焊剂含量设为比通常使用的10重量％多，可减少同体积的焊锡膏内含有的焊锡粒子的量。由此，可减薄加热后形成的焊料块7的厚度。另外，由于焊剂的含量大，从而表面张力减小，焊料块7的表面形状顺畅。由此，可降低焊料块7的高度。
需要说明的是，在本实施例中，基材1是本发明的“衬底”，焊盘电极4是本发明的“焊盘电极”，开口部5是本发明的“开口部”，抗焊料剂层6是本发明的“绝缘层”，焊料块7是本发明的“焊接层”。
如以上说明，根据本实施例的元件搭载用衬底，可得到如下效果。
(1)由于焊料块7未从抗焊料剂层6的表面突出，故可确保元件搭载用衬底100表面的平坦性，且可提高元件搭载用衬底100的操作性。
(2)由于开口部5的侧面在焊料块7的方向具有凸状的弯曲构造，故溶解后的焊料块7进入到在凸状的弯曲构造的角部内焊盘电极4侧的角部分5a。由此，由于焊料块7由角部分5a固定，故焊料块7和焊盘电极4的固定强度提高，可防止焊料块7自焊盘电极4剥离。
更优选元件搭载用衬底100具有如下构造。
(抗焊料剂层的侧面形状)
图5(A)表示元件搭载用衬底100具有的抗焊料剂层6的侧面的形状。图5(B)表示用于焊料块的焊锡107的接触角。优选抗焊料剂层6的侧面最下部的接线S与焊盘电极4的表面构成的角(θ1：参照图5(A))比形成焊料块的焊锡107与焊盘电极4构成的接触角(θ2：参照图5(B))大。即，有关与抗焊料剂层6的侧面形状相关联的θ1，优选θ1＞θ2的关系成立。
需要说明的是，焊锡107的接触角θ2通过使焊锡在由与焊盘电极4的材料相同的材料构成的衬底上熔融，以通过空冷固化的状态测量焊锡和衬底表面构成的角度而得到。
根据上述构成，由于焊锡可靠地进入抗焊料剂层6和焊盘电极4的间隙部分(图2中A部分)，故电极的连接可靠性提高。
另外，通过在焊盘电极4的表面形成Ni-Au镀敷、Ni-Pd-Au镀敷等镀镍金层，可提高与焊锡的润湿性。由此，可进一步减小焊锡的接触角θ2。其结果是，由于焊锡更可靠等进入抗焊料剂层6和焊盘电极4的间隙部分(图2中A部分)，故电极的连接可靠性进一步提高。另外，随着接触角θ2缩小，可减小θ1，因此，可抗焊料剂层6设为连接强度更高的形状。
图6(A)及(B)分别表示将Sn-Ag-Cu系焊锡在进行了Ni-Au表面处理了的Cu衬底及Cu表面衬底上，在大气气体介质中以250℃加热30秒使其熔融，且其空冷后的形状。测定该焊锡形状后，在Ni-Au表面处理衬底上，θ2为16度，在Cu表面衬底上其为25.3度。这样，通过对焊盘电极的表面实施Ni-Au表面处理，可有效地降低焊锡的接触角。
(焊料块的厚度)
焊料块7的厚度优选按照在搭载作为安装对象的LSI芯片时焊料块7与设于该LSI芯片上的焊锡球相接的方式形成。由此，焊锡熔融时，焊料块7和LSI芯片的焊锡球容易一体化，从而通过焊锡的表面张力引起的自定位提高自定位精度。
在此，具体说明期望的焊料块7的厚度。首先，如图7所示，将r、a、d如下定义。
r：设于LSI芯片18b上的焊锡球7b的半径
a：与设于LSI芯片18b上的焊锡球7b相接的抗焊料剂层6的开口部的半径
d：自设于LSI芯片18b上的焊锡球7b和抗焊料剂层6的接点M到焊料块7的表面最上部的距离
a＜r的情况：
该情况下，在下记关系式成立时，焊料块7和LSI芯片18a侧的焊锡球7b相接。
d≤r-(r2-a2)1/2
即，焊料块7优选在上述关系式成立时具有足够的厚度。
a≥r的情况
该情况下，由于LSI芯片18b侧的焊锡球7b进入抗焊料剂层6的开口部，故焊料块7和LSI芯片18b侧的焊锡球7b长时间相接。因此，焊料块7只要具有比抗焊料剂层6的厚度小的厚度即可。
(第二实施例)
其次，对将本发明的元件搭载用衬底具体化后的第二实施例进行说明。就本实施例的元件搭载用衬底而言，其基本构造以之前的第一实施例的元件搭载用衬底为基准。但是，本实施例的元件搭载用衬底中，配线板为多层这一点是不同的。参照图5说明这种元件搭载用衬底。需要说明的是，与之前的第一实施例相同或以其为基准的构造使用同一符号，并且舍弃其详细的说明。
图8表示元件搭载用衬底200的剖面图。多层配线衬底20由基材11、绝缘层13及15、导电层12、14、16构成。在基材11上形成有采用铜(Cu)的导电层12。在导电层12的上面上形成有以具有约60μm～约160μm厚度的环氧树脂为主成份的第一层绝缘层13。
在位于后述的LSI芯片18a下方的绝缘层13的规定区域形成有具有约100μm的直径并且贯通绝缘层13的四个通孔13a及两个通孔13b。而且，在绝缘层13上的规定区域形成有具有约1.5μm的厚度并且由含有热通路部14a和配线部14b～14d的第一层铜构成的导电层14。导电层14的热通路部14a配置于LSI芯片18a下方的区域，并且具有按照与导电层12的表面接触的方式埋入通孔13a内的部分。
按照覆盖导电层14的方式形成具有与上述的第一层绝缘层13相同的厚度及组成的第二层的绝缘层15，并且，在绝缘层15上的规定区域形成有由具有与上述的第一层导电层14相同的厚度的第二层的铜(Cu)构成的导电层16。
具体而言，在位于绝缘层15的LSI芯片18a的下方的区域形成有具有约100μm的直径且贯通绝缘层15的四个通孔15a。该四个通孔15a分别形成于与四个通孔13a对应的位置。另外，在绝缘层15上，在对应于导电层14的配线部14c及14d的区域形成有具有约100μm的直径且贯通绝缘层15的通孔15b及15d。
导电层16含有热通路部16a、引线接合部16c及16d、配线部16b及16f。而且，导电层16的热通路部16a配置于LSI芯片18a下方的区域且具有按照与导电层14的热通路部14a的表面接触的方式埋入通孔15a内的部分。该导电层16的热通路部16a具有将由LSI芯片18a产生的热传递给导电层14的热通路部14a将其放热的功能。
导电层16的引线接合部16c及16d分别配置于与通孔15c及15d对应的区域并且，具有按照与导电层14的配线部14c及14d的表面接触的方式埋入通孔15c及15d内的部分。需要说明的是，导电层16的配线部16b配置于后述的LSI芯片18b下方的区域。
如上构成由基材11、绝缘层13及15、导电层12、14及16构成的多层配线衬底20。
按照覆盖多层配线衬底20的导电层16的方式形成有在对应于导电层16的引线接合部16c及16d、配线部16b的区域具有开口部的抗焊料剂层6。抗焊料剂层6具有导电层16的保护膜的功能。另外，抗焊料剂层6由密胺衍生物、液晶聚合物、环氧树脂、PPE(聚苯基脂)树脂、聚酰亚胺树脂、氟树脂、酚醛树脂及聚酰胺粘胶系马来酰亚胺(ポリァミドビスマレィミド)等热硬性树脂构成。需要说明的是，由于液晶聚合物、环氧树脂及密胺衍生物的高频特性优良，故优选作为抗焊料剂层6的材料。另外，也可以向抗焊料剂层6中添加SiO2等填料。
后述的LSI芯片18b经由由焊锡等焊剂构成的焊接层7安装于导电层16的配线部16b上，同时通过焊接层7与配线部16b电连接。
图9表示将图8的区域22放大后的放大图。与第一实施例的图2相同，焊接层7的表面比抗焊料剂层6的开口部5的上端低。
需要说明的是，在本实施例中，基材11是本发明的“衬底”，配线部16b是本发明的“焊盘电极”，焊接层7是本发明的“焊接层”。
图10～图12是用于说明图8所示的本实施例的元件搭载用衬底200的制造工艺的剖面图。图13是用于说明在元件搭载用衬底200上安装LSI芯片及芯片电阻并将安装好的元件搭载用衬底200树脂密封的制造工艺的剖面图。其次，参照图10～图12说明本实施例的元件搭载用衬底的制造工艺。
工序1(参照图10(A))：准备具有由铜(Cu)构成的导电层12的基材11。基材11可由形成多层配线衬底20(参照图8)后可从导电层12剥离的材料构成。可使用例如PET薄膜作为这样的材料。
工序2(参照图10(B))：在导电层12的表面涂敷添加了铝或硅等填料的环氧树脂，由此形成具有约60μm～约160μm的厚度的绝缘层13。之后，在绝缘层13上压焊具有约3μm的厚度的铜箔14z。
工序3(参照图10(C))：使用光刻技术及蚀刻技术除去位于通孔13a及13b(参照图8)的形成区域上的铜箔14z。由此，使绝缘层13的通孔13a及13b的形成区域露出。
工序4(参照图10(D))：自铜箔14z的上方照射碳酸气激光或UV激光，由此除去从绝缘层13露出的表面到达导电层12的区域。由此，在绝缘层13上形成具有约100μm的直径并且贯通绝缘层13的四个通孔13a及两个通孔13b。其中的通孔13a是为形成后述的热通路部14a而设置的。
工序5(参照图10(E))：使用无电解镀敷法在铜箔14z的上面及通孔13a及13b的内面上镀敷约0.5μm厚度的铜。之后，使用电解镀敷法在铜箔14z的上面及通孔13a及13b的内部进行镀敷。需要说明的是，在本实施例中，通过在镀敷液中添加抑制剂及促进剂，由此使抑制剂吸附于铜箔14z的上面上，并且使促进剂吸附于通孔13a及13b的内面上。
由此，由于可增大通孔13a及13b的内面上的镀铜的厚度，故可将铜埋入通孔13a及13b内。其结果是，在绝缘层13上形成具有约15μm的厚度的导电层14，同时在敷金属夹层孔13a及13b内埋入导电层14。
工序6(参照图11(A))：使用光刻技术及蚀刻技术将导电层14构图。由此，形成位于后述的LSI芯片18a下方的区域的热通路部14a及配线部14b～14d。
工序7(参照图11(B))：按照覆盖导电层14的方式涂敷添加了铝或硅等填料的环氧树脂，由此形成具有约60μm～约160μm的的绝缘层15。之后，在绝缘层15上压焊具有约3μm的厚度的铜箔16z。
工序8(参照图11(C))：使用光刻技术及蚀刻技术除去位于通孔15a、15c及15d(参照图8)的形成区域上的铜箔16z。由此，使绝缘层15的敷金属夹层孔15a、15c及15d的形成区域露出。
工序9(参照图11(D))：自铜箔16的上方照射碳酸气激光或UV激光，由此除去从绝缘层15露出的表面到达导电层14的区域。由此，在绝缘层15上形成具有约100μm的直径并且贯通绝缘层15的四个通孔15a。进而在该工序中，在绝缘层15上同时形成具有约100μm的直径并且贯通绝缘层15的通孔15c及15d。
工序10(参照图12(A))：使用无电解镀敷法在铜箔16的上面及通孔15a、15c及15d的内面上镀敷约0.5μm厚度的铜。之后，使用电解镀敷法在铜箔16的上面及通孔15a、15c及15d的内部进行镀敷。在通孔15a、15c及15d中，此时通过在镀敷液中添加抑制剂及促进剂，由此使抑制剂吸附于铜箔16的上面上，并且使促进剂吸附于通孔15a、15c及15d的内面上。
由此，由于可增大通孔15a、15c及15d的内面上的镀铜的厚度，故可将铜埋入通孔15a、15c及15d内。其结果是，在绝缘层15上形成具有约15μm的厚度的导电层16，同时在敷金属夹层孔15a、15c及15d内埋入导电层16。
工序11(参照图12(B))：使用光刻技术及蚀刻技术将导电层16构图。由此，形成位于后述的LSI芯片18a下方的区域的热通路部16a、位于从热通路部16a的端部隔开规定距离的区域的引线接合部16c及16d、位于后述的LSI芯片18b下方的区域的配线部16b、位于引线(未图示)下方的区域的配线部16f。
工序12(参照图12(C))：按照覆盖导电层16的方式在与导电层16的引线接合部16c及16d对应的区域形成具有开口部5的抗焊料剂层6。抗焊料剂层6的形成方法与第一实施例中说明的工序A及工序B相同。另外，在导电层16的配线部16b上设置有由焊锡等焊剂构成的焊接层7。焊接层7的形成方法与第一实施例中说明的工序C及工序D相同。如图6所示，该焊接层7的表面形成为比抗焊料剂层6的表面低，因此，焊接层7不会自抗焊料剂层6表面突出。
经由以上的工序形成图8所示的本实施例的元件搭载用衬底200。
而且，也可以利用以下的工序在元件搭载用衬底上安装电路元件，将其树脂密封。
工序13(参照图13(A))：在导电层16的热通路部16a上的抗焊料剂层6上，经由由具有约50μm厚度的环氧树脂构成的粘接层(未图示)安装LSI芯片18a。安装了该LSI芯片18a后的粘接层的厚度约为20μm。之后，利用结合线19将LSI芯片18a和导电层16的引线接合部16c及16d电连接。
另外，按照LSI芯片18b的连接端子即焊锡球7b与配线部16b上的焊接层7接触的方式配置LSP芯片18b。施加热处理以使焊接层7和焊锡球7b成为膏状，将LSI芯片18b安装于元件搭载用衬底上。由此，LSI芯片18b经由焊接层7与配线部16b电连接。
工序14(参照图13(B))：为保护LSI芯片18a及LSI芯片18b，形成由环氧树脂构成的密封树脂层21，使其覆盖LSI芯片18a及LSI芯片18b。由此，得到在元件搭载用衬底200上搭载了电路元件的半导体模块。
如上所说明，根据本实施例的元件搭载用衬底，可得到如下效果。
(3)如LSI芯片18b，在为与元件搭载用衬底连接而在元件搭载用衬底上安装具有焊锡球7b这样的点的电路元件时，通过因焊接层7的表面比抗焊料剂层6的表面低而产生的凹部，容易进行安装的定位。
(第三实施例)
图14是表示在第三实施例的元件搭载用衬底300上安装了LSI芯片的半导体模块310的构造的剖面图。本实施例的半导体模块310含有LSI等电路元件18c、18d及电阻、电容器等无源元件319。首先，对元件搭载用衬底300的构造进行说明。在成为心材的绝缘层302上构图配线层303。在元件搭载用衬底300的中央部分设置有具有镀镍金层304的倒装片焊盘305作为倒装片连接用。在镀镍金层304上设置有焊料块312。
在倒装片焊盘305的周围设有具有镀镍金层304的引线接合焊盘306作为引线接合连接用。另外，在引线接合焊盘206的周围设有具有镀镍金层304的无源元件焊盘320作为无源元件319的安装用。另外，在绝缘树脂层315上设有开口，以使倒装片焊盘305、引线接合焊盘306及无源元件焊盘320及其周围的配线层303露出。
在绝缘层302的下面侧设有规定图案的配线层370。配线层370经由支柱380与配线层303电连接。在配线层370的电极形成区域形成有镀镍金层(电解Au/Ni镀敷膜)390。另外，在镀金层390上形成有焊锡球392。另外，在绝缘层302及配线层370的下面侧，按照焊锡球392露出的方式形成有绝缘树脂层(光致抗蚀剂)394。
在这种元件搭载用衬底300上，经由倒装片焊盘用的焊料块312和焊锡球350倒装片连接电路元件18c。电路元件18d搭载于电路元件18a上，经由金属线等导电部件352与引线接合焊盘用的镀镍金层304引线接合连接。另外，在设于电路元件18c及电路元件18d的周围的无源元件焊盘用的镀镍金层304上，经由焊锡360安装有电阻、电容器等无源元件319。电路元件18c、18d及无源元件319由密封树脂382覆盖，封装化。
在这种元件搭载用衬底300及半导体模块310中，可在倒装片焊盘部分应用第一实施例的构造。即，可使绝缘树脂层315、倒装片焊盘305、焊料块312分别与第一实施例的抗焊料剂层6、焊盘电极4、焊料块7对应。
据此，在堆栈了LSI等电路元件的多芯片模块中，可得到与第一实施例相同的效果，可提高操作性，同时可确保连接可靠性。
(其他实施例)
这种元件搭载用衬底不限于作为上述各实施例所示的构造，在不脱离本发明主旨的范围内，也可以作为适宜变更同实施例的例如如下的方式实施。
(a)在上述各实施例中，安装了LSI芯片的元件搭载用衬底应用了本发明，但本发明不限于此，也可以应用于安装了LSI芯片以外的电路元件的元件搭载用衬底及元件搭载用衬底以外的半导体集成电路装置。
(b)在上述实施例中，说明了在具备第一层导电层上顺序形成有第二层绝缘层及导电层的两层构造的配线衬底的元件搭载用衬底应用本发明的例子，但本发明不限于此，也可以应用于具备一层构造的配线衬底的元件搭载用衬底。另外，也可以应用于具备在第二层导电层上顺序形成有第三层绝缘层及导电层的配线衬底的元件搭载用衬底。另外，还可以应用于具备四层以上的多层构造的配线衬底的元件搭载用衬底。
(c)在上述实施例中，LSI芯片18b的元件搭载用衬底连接用端子采用焊锡的焊锡球7b的例子，但也可以应用使用了金(Au)的连接端子，另外，还可以使用将铜(Cu)的连接部焊锡镀敷的连接端子。

Claims (10)

1.一种元件搭载用衬底，其特征在于，具备：
设于衬底上的焊盘电极；
按照在所述焊盘电极的上面部的至少局部具有开口的方式覆盖所述衬底的绝缘层；
设于所述焊盘电极上的所述开口部内的焊接层，
所述焊接层的表面比所述开口部的上端低。
2.如权利要求1所述的元件搭载用衬底，其特征在于，在成为搭载对象的电路元件上对应所述焊接层形成的焊锡球的曲率半径为r，所述开口部的半径为a，且r小于a时，
所述绝缘层的厚度和所述焊接层的厚度之差d满足d≤r-(r2-a2)1/2的关系。
3.如权利要求1或2所述的元件搭载用衬底，其特征在于，在所述焊盘电极的表面设置镀镍金层。
4.一种元件搭载用衬底，其特征在于，具备：
设于衬底上的焊盘电极、
以在所述焊盘电极的上面部的至少局部具有开口部的方式覆盖所述衬底的绝缘层、
设于所述焊盘电极上的所述开口部内的焊接层，
所述开口部的侧面在所述焊接层的方向凸状弯曲。
5.如权利要求4所述的元件搭载用衬底，其特征在于，使所述开口部的半径随着成为上部而增大。
6.如权利要求4或5所述的元件搭载用衬底，其特征在于，所述焊接层的表面比所述开口部的上端低。
7.如权利要求4～6中任一项所述的元件搭载用衬底，其特征在于，所述绝缘层的侧面最下部的接线和所述焊接层的表面构成的角比所述焊盘电极上的所述焊接层的接触角大。
8.如权利要求4～7中任一项所述的元件搭载用衬底，其特征在于，在所述焊盘电极的表面设置镀镍金层。
9.一种半导体模块，其特征在于，具备权利要求1～8中任一项所述的元件搭载用衬底和设有焊料块的电路元件，
将所述焊接层和所述焊料块接合。
10.一种便携设备，其特征在于，具备权利要求9所述的半导体模块。
CN 200710147200 2006-08-30 2007-08-30 元件搭载用衬底、半导体模块及便携设备 Pending CN101202265A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006234465 2006-08-30
JP234465/06 2006-08-30
JP211172/07 2007-08-13

Publications (1)

Publication Number Publication Date
CN101202265A true CN101202265A (zh) 2008-06-18

Family

ID=39517327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710147200 Pending CN101202265A (zh) 2006-08-30 2007-08-30 元件搭载用衬底、半导体模块及便携设备

Country Status (1)

Country Link
CN (1) CN101202265A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035702A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103094128A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种Fan-out Panel Level BGA封装件的制作工艺
CN103299723A (zh) * 2011-01-14 2013-09-11 贺利实公司 制造具有层叠到互连层堆叠的液晶聚合物焊料掩模的电子装置的方法及相关装置
CN106415824A (zh) * 2014-03-31 2017-02-15 伊文萨思公司 叠层封装微电子组件的分批工艺制造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299723A (zh) * 2011-01-14 2013-09-11 贺利实公司 制造具有层叠到互连层堆叠的液晶聚合物焊料掩模的电子装置的方法及相关装置
CN103299723B (zh) * 2011-01-14 2015-11-25 贺利实公司 制造具有层叠到互连层堆叠的液晶聚合物焊料掩模的电子装置的方法及相关装置
CN103035702A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103094128A (zh) * 2012-12-15 2013-05-08 华天科技（西安）有限公司 一种Fan-out Panel Level BGA封装件的制作工艺
CN106415824A (zh) * 2014-03-31 2017-02-15 伊文萨思公司 叠层封装微电子组件的分批工艺制造

Similar Documents

Publication Publication Date Title
JP5078500B2 (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
US9373573B2 (en) Solder joint flip chip interconnection
JP5085932B2 (ja) 実装体及びその製造方法
US9545013B2 (en) Flip chip interconnect solder mask
CN101180727B (zh) 印刷线路板及其制造方法
US6985362B2 (en) Printed circuit board and electronic package using same
KR100722645B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
USRE44608E1 (en) Solder joint flip chip interconnection
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
KR20150047747A (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
US6455355B1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
CN101202265A (zh) 元件搭载用衬底、半导体模块及便携设备
CN104779236B (zh) 用于ic封装基板的倒装芯片焊盘几何结构
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP3403689B2 (ja) 半導体装置
JP2006203096A (ja) 実装体およびその製造方法
JP2000164786A (ja) 半導体パッケージ及び半導体装置
TW201347124A (zh) 半導體封裝件及其製法
JP2004055660A (ja) 配線基板及び半導体装置
JPH11214449A (ja) 電子回路装置
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JPH11232929A (ja) 異方性導電樹脂およびこの異方性導電樹脂を有する半導体装置
JP2000133739A (ja) 回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080618