DE102008053955B4 - Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor Download PDF

Info

Publication number
DE102008053955B4
DE102008053955B4 DE102008053955A DE102008053955A DE102008053955B4 DE 102008053955 B4 DE102008053955 B4 DE 102008053955B4 DE 102008053955 A DE102008053955 A DE 102008053955A DE 102008053955 A DE102008053955 A DE 102008053955A DE 102008053955 B4 DE102008053955 B4 DE 102008053955B4
Authority
DE
Germany
Prior art keywords
gate electrode
electrode material
transistor
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008053955A
Other languages
English (en)
Other versions
DE102008053955A1 (de
Inventor
Uwe Griebenow
Jan Hoentschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008053955A priority Critical patent/DE102008053955B4/de
Priority to US12/565,020 priority patent/US8198633B2/en
Publication of DE102008053955A1 publication Critical patent/DE102008053955A1/de
Application granted granted Critical
Publication of DE102008053955B4 publication Critical patent/DE102008053955B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Transistors mit:
Bilden eines ersten Gateelektrodenmaterials (104a) auf einem Gatedielektrikumsmaterial (103), das über einer siliziumenthaltenden Halbleiterschicht (102) gebildet ist, wobei das erste Gateelektrodenmaterial (104a) eine polykristalline Struktur besitzt;
Bilden eines zweiten Gateelektrodenmaterials (104b) auf dem ersten Gateelektrodenmaterial (104a), wobei das zweite Gateelektrodenmaterial eine geringere Kristallqualität im Vergleich zu dem ersten Gateelektrodenmaterial (104a) besitzt;
Bilden einer Gateelektrode (104) aus dem ersten (104a) und dem zweiten (104b) Gateelektrodenmaterial;
Hervorrufen einer Verformung in einem Kanalgebiet des Transistors; und
Ausheizen der Gateelektrode (104), um die Kristallqualität des zweiten Gateelektrodenmaterials (104b) zu verbessern.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Transistoren mit verformten Kanalgebieten durch Verwendung von verspannungsinduzierenden Quellen, etwa verspannte Seitenwandabstandshalter von Gateelektroden, eingebetteten verformungsinduzierenden Halbleiterlegierungen und dergleichen, um die Ladungsträgerbeweglichkeit in dem Kanalgebiet eines MOS-Transistors zu erhöhen.
  • Beschreibung des Stands der Technik
  • Es werden aktuell eine Vielzahl von Prozesstechnologien eingesetzt, um integrierte Schaltungen herzustellen, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie aktuell eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach dotierten Kanalgebiet gebildet sind, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die nahe an dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene Ausdehnung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Leitfähigkeit des Kanalgebiets ein wichtiger Faktor, der das Leistungsverhalten von MOS-Transistoren bestimmt.
  • Die ständige Verringerung der Transistorabmessungen bringt jedoch eine Reihe damit verknüpfter Probleme mit sich, etwa eine geringere Steuerbarkeit des Kanals, was auch als Kurzkanaleffekte bezeichnet wird, und dergleichen, die es zu lösen gilt, um nicht die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise muss die Dicke der Gateisolationsschicht, die typischerweise ein Dielektrikum auf Oxidbasis ist, bei der Verringerung der Gatelänge ebenfalls verringert werden, wobei eine geringere Dicke zu erhöhten Leckströmen führt, wodurch sich eine Beschränkung für oxidbasierte Gateisolationsschichten bei ungefähr 1 bis 2 nm ergibt. Daher macht die ständige Größenverringerung kritischer Abmessungen, d. h. der Gatelänge der Transistoren, die Anpassung und möglicherweise die Neuentwicklung äußerst komplexer Prozesstechniken erforderlich, um beispielsweise Kurzkanaleffekte zu kompensieren, wobei die Dickenreduzierung bei oxidbasierten Gatedielektrika im Hinblick auf akzeptable Leckströme an eine Grenze stößt. Es wurde daher auch vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente zu erhöhen, indem die Ladungsträgerbeweglichkeit in dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird, wodurch die Möglichkeit geschaffen wird, eine Leistungssteigerung zu erreichen, die vergleichbar ist mit dem Voranschreiten zu einen Wechseltechnologiestandard, wobei viele der Probleme vermieden oder zumindest zeitlich hinaus geschoben werden, die bei der mit der Bauteilskalierung auftretenden Prozessanpassungen angetroffen werden.
  • Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, indem beispielsweise eine Zugverspannung oder eine kompressive Verspannung in der Nähe des Kanalgebiets hervorgerufen wird, um damit eine entsprechende Verformung in dem Kanalgebiet hervorzurufen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer uniaxialen Zugverformung in dem Kanalgebiet entlang der Kanallängsrichtung bei einer standardmäßigen Kristallorientierung die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit ausdrückt. Andererseits erhöht eine uniaxiale kompressive Verformung in dem Kanalgebiet für die gleiche Konfiguration die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Die Einführung einer Verspannungs- oder Verformungstechnologie in den Herstellungsprozess für integrierte Schaltungen ist ein sehr vielversprechender Ansatz für weitere Bauteilgenerationen, da beispielsweise verform tes Silizium als ein „neue” Art von Halbleitermaterial betrachtet werden kann, die die Herstellung schneller leistungsfähiger Halbleiterbauelemente ermöglicht, ohne dass teuere Halbleitermaterialien erforderlich sind, wobei dennoch viele gut etablierte Fertigungstechniken weiterhin eingesetzt werden können.
  • Aus diesem Grunde wurde eine Vielzahl von Mechanismen entwickelt, die zum Erzeugen einer gewünschten hohen Verformungskomponente in dem Kanalgebiet von Transistorelementen geeignet sind. Beispielsweise werden dielektrische Materialien, etwa Siliziumnitrid, Siliziumdioxid und dergleichen mit einem hohen inneren Verspannungspegel aufgebracht, der vorteilhaft ausgenutzt werden kann, um eine spezielle Art an Verformung in dem benachbarten Kanalgebiet hervorzurufen. Siliziumnitrid ist ein häufig verwendetes Material für das Bilden von Seitenwandabstandselementen an Seitenwänden einer Gateelektrodenstruktur und kann mit einer Zugverspannung oder kompressiven Verspannung abgeschieden werden, die dann über die Gateelektrodenstruktur über das Kanalgebiet übertragen wird. In anderen Lösungen werden die Isolationsstrukturen, die für gewöhnlich entsprechende aktive Gebiete von Transistorelementen abgrenzen, in Form flacher Grabenisolationen in anspruchsvollen Bauelementen vorgesehen, wobei Siliziumdioxid, Siliziumnitrid und dergleichen als isolierende Füllmaterialien verwendet werden, die ebenfalls in Form eines kompressiv verspannten Materials vorgesehen werden können, wodurch die entsprechende Verspannung auf das aktive Transistorgebiet übertragen wird, was schließlich zu einer entsprechenden Verformungskomponente in dem Kanalgebiet führt. In noch anderen Vorgehensweisen wird ein verformungsinduzierendes Halbleitermaterial lokal eingebaut oder in den aktiven Transistorgebieten eingebettet, beispielsweise in den Drain- und Sourcebereichen, wodurch ebenfalls eine entsprechende Verformung in dem benachbarten Kanalgebiet hervorgerufen wird.
  • Ferner kann nach der Fertigstellung der grundlegenden Transistorstruktur eine zusätzlicher verformungsinduzierender Mechanismus angewendet werden, beispielsweise indem stark verspannte dielektrische Materialien über der Transistorstruktur vorgesehen werden, etwa in Form eines Ätzstoppmaterials, das typischerweise während der Strukturierung eines dielektrischen Zwischenschichtmaterials verwendet wird, das zum Passivieren der Schaltungselemente vorgesehen wird, und dass eine Plattform bietet, um weitere Verdrahtungsebenen des Halbleiterbauelements herzustellen. Somit kann das Transistorleistungsvermögen auf der Grundlage eines oder mehrerer der oben genannten verformungsinduzierenden Mechanismen deutlich verbessert werden, wobei jedoch die schließlich erreichte Zunahme des Leistungsverhaltens kleiner als erwartet ist auf Grund einer signifikanten „Absorption” an Verspannung, die durch die Anwesenheit der Gateelektrodenstruktur hervorgerufen wird. D. h., es wird angenommen, dass das Material der Gateelektrode als eine ausgeprägte Barriere in Bezug auf den Verspannungsübertragungsmechanismus wirkt, der beispielsweise durch verspannte Abstandshalterelemente, eingebettete verformungsinduzierende Halbleitermaterialien, durch spannungsinduzierende Isolationsstrukturen und dergleichen bereitgestellt wird. Da selbst eine moderate Zunahme des Transistorleistungsverhaltens mit einem hohen Aufwand im Hinblick auf die Anpassung oder die Neuentwicklung komplexer Fertigungstechniken verknüpft ist, wie dies auch zuvor beschrieben ist, ist es äußerst wünschenswert, jeglichen Mechanismus zum Verbessern des Transistorleistungsverhaltens, etwa einem der zuvor beschriebenen verformungsinduzierenden Mechanismen, effizienter auszunutzen.
  • Die US 2007/0080393 A1 offenbart ein Verfahren zur Herstellung von TFTs mit Gateelektroden aus einem Material, das mithilfe einer Ionenimplantation hergestellt wird. Die Gateelektroden können ein unteres Polysiliziummaterial, eine Stoppschicht und ein oberes Polysiliziummaterial enthalten. Eine thermische Behandlung resultiert in kleineren Korngrößen in dem unteren Polysiliziummaterial verglichen mit den Korngrößen des oberen Polysiliziummaterials.
  • Die EP 0 598 409 A1 offenbart die graduelle Rekristallisierung amorphen Siliziums, und insbesondere einer gesamten aus einem amorphen Silizium bestehenden Gateelektrode, durch eine Wärmebehandlung.
  • Angesichts der zuvor beschriebenen Situation hat die Erfindung zur Aufgabe, Techniken und Halbleiterbauelemente, in denen die Verspannungsübertragungseffizienz verbessert wird, wobei eines oder mehrere der zuvor genannten Probleme vermieden oder in der Auswirkung reduziert wird, bereitzustellen.
  • Diese Aufgabe wird durch ein Verfahren mit den Schritten des Anspruchs 1 und ein Halbleiterbauelement mit den Merkmalen des Anspruchs 19 gelöst.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelemente, in denen der nachteilige Einfluss der Gateelektrode auf die Verspannungsübertragungseffizienz verringert wird oder sogar als eine verformungsinduzierende Quelle genutzt wird, indem die Struktur der Gateelektrode und damit deren mechanischen Eigenschaften modifiziert werden, um damit eine effizientere Verspannungsübertragung in das Kanalgebiet zu ermöglichen und/oder zusätzlich Verformung in der Gateelektrode zu erzeugen. Zu diesem Zweck wird die Molekularstruktur, d. h. die Kristallqualität des Halbleitermaterials, etwa des Siliziummaterials, des Silizium/Germaniummaterials und dergleichen, während eines Hochtemperatur-Ausheizprozesses nach dem Einrichten eines oder mehrerer verformungsinduzierender Mechanismen geändert, wodurch ein effizienterer Verspannungsübertrag in das Kanalgebiet möglich ist, was somit zu einer Zunahme des Transistorleistungsvermögens beiträgt. In einigen anschaulichen hierin offenbarten Aspekten wird eine Änderung des Kristallzustands des Gatelektrodenmaterials lediglich in einem Teil des Gateelektrodenmaterials erreicht, so dass eine gewünschte Grenzfläche mit hoher Qualität zwischen dem Gateelektrodenmaterial und der Gatedielektrikumsschicht beibehalten wird, wobei dennoch für eine merkliche Änderung eines kristallinen Zustands des verbleibenden Gateelektrodenmaterials gesorgt wird, wodurch ein effizienter Verspannungsübertrag während des Ausheizprozesses ermöglicht wird. In noch anderen anschaulichen hierin offenbarten Aspekten wird eine unterschiedliche Materialzusammensetzung in einem Teil des Gateelektrodenmaterials vorgesehen, so dass in Verbindung mit dem wieder hergestellten kristallinen Status des Gateelektrodenmaterials auch der Unterschied in der Materialzusammensetzung für eine sehr effiziente gesamte verformungsinduzierende Wirkung sorgt.
  • Ein anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Transistorelements. Das Verfahren umfasst das Bilden eines ersten Gateelektrodenmaterials auf einem Gatedielektrikumsmaterial, das über einer siliziumenthaltenden Halbleiterschicht gebildet ist, wobei das erste Gateelektrodenmaterial eine polykristalline Struktur aufweist. Das Verfahren umfasst ferner das Bilden eines zweiten Gateelektrodenmaterials auf dem ersten Gateelektrodenmaterial, wobei das zweite Gateelektrodenmaterial eine geringere Kristallqualität im Vergleich zu dem ersten Gateelektrodenmaterial besitzt. Des weiteren wird die Gateelektrode aus dem ersten und dem zweiten Gateelektrodenmaterial hergestellt und es wird zumindest ein verformungsinduzierender Mechanismus für den Transistor derart vorgesehen, dass eine Verformung in einem Kanalgebiet des Transistors hervorgerufen wird. Des weiteren umfasst das Verfahren das Ausheizen der Gateelektrode, um die Kristallqualität des zweiten Gateelektrodenmaterials zu verbessern.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Polysiliziummaterial, das auf einer Gatedielektrikumsschicht einer Gateelektrodenstruktur eines Transistors gebildet ist, wobei das Polysiliziummaterial einen ersten Verspannungspegel besitzt. Des weiteren umfasst das Halbleiterbauelement ein siliziumenthaltendes Halbleitermaterial, das auf dem Polysiliziummaterial als Teil der Gateelektrodenstruktur gebildet ist und einen zweiten Verspannungspegel aufweist, der sich von dem ersten Verspannungspegel unterscheidet. Ferner ist ein Metallsilizidmaterial auf dem siliziumenthaltenden Halbleitermaterial gebildet. Des weiteren ist eine verformungsinduzierende Komponente vorgesehen, die eine Verformung in einem Kanalgebiet des Transistors hervorruft.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Aspekte der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements während der Abscheidung eines Gateelektrodenmaterials mit unterschiedlicher Kristallqualität zeigen, um eine Grenzfläche mit gewünschter hoher Qualität zu einem Gatedielektrikumsmaterials zu erzeugen, und nachfolgend eine Kristallqualität gemäß anschaulicher Ausführungsformen zu verringern;
  • 1c zeigt schematisch eine Änderung der Parametereinstellung einer Abscheideumgebung, um die Kristallqualität eines Halbleitermaterials für eine Gateelektrodenstruktur gemäß anschaulicher Ausführungsformen zu verringern; und
  • 1d bis 1i zeigen schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen beim Vorsehen eines oder mehrerer verformungsinduzierender Mechanismen, wobei dessen Verspannungsübertragungseffizienz durch Modifizieren des kristallinen Zustands des Gateelektrodenmaterials gemäß anschaulicher Ausführungsformen erhöht wird.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung Techniken und Halbleiterbauelemente bereit, in denen die Effizienz von verformungsinduzierenden Mechanismen, die vor der Fertigstellung der grundlegenden Transistorstruktur vorgesehen werden, erhöht wird, indem die Kristallqualität eines ausgeprägten Bereichs des Gateelektrodenmaterials verbessert wird, der zuvor in einer früheren Fertigungsphase mit einer geringeren Kristallqualität vorgesehen wurde, wobei dies nach dem Einrichten entsprechender verformungsinduzierender Mechanismen geschieht, wodurch insgesamt zu einer höheren Verformungskomponente in dem Kanalgebiet des Transistors beigetragen wird. Ohne die vorliegende Offenbarung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die „Rekristallisierung” eines ausgeprägten Bereichs des Gateelektrodenmaterials zu einer mechanischen Konfiguration der Gateelektrode führt, die wiederum eine direktere Wechselwirkung der vorformungsinduzierenden Mechanismen mit dem Kanalgebiet hervorruft, das während des Rekristallisierungsprozesses die Barrierenwirkungen der Gateelektrode verringert werden. Andererseits können in einigen anschaulichen hierin offenbarten Ausführungsformen gewünschte Grenzflächeneigenschaften zwischen dem Gatedielektrikummaterial und dem Gateelektrodenmaterial, etwa dem Polysilizium, beibehalten werden, indem ein anfänglicher Bereich des Gateelektrodenmaterials mit der gewünschten Kristallqualität bereitgestellt wird, d. h. in einem polykristallinen Zustand mit moderat großer Korngröße, während nach dem Erreichen einer spezifizierten Schichtdicke die Abscheideparameter der Abscheideumgebung geändert werden oder ein weiterer Abscheideprozess ausgeführt wird, um eine geringere Korngröße zu erzeugen, d. h. eine geringere Kristallqualität, oder indem im Wesentlichen amorphes Gateelektrodenmaterial abgeschieden wird, das dann rekristallisiert wird, d. h. die Korngröße wird erhöht, wobei dies auf der Grundlage erhöhter Ausheiztemperaturen erfolgt. In einigen anschaulichen hierin offenbarten Ausführungsfor men kann die Wirkung der mechanischen Modifizierung noch weiter erhöht und/oder die elektronischen Eigenschaften eines Teils des Gateelektrodenmaterials in geeigneter Weise angepasst werden, indem weitere Komponenten, etwa Germanium, Zinn, Kohlenstoff und dergleichen eingeführt werden, wodurch ein hohes Maß an Flexibilität bei der Gestaltung der gesamten Transistoreigenschaften geschaffen wird.
  • Mit Bezug zu den 1a bis 1h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements in einer anfänglichen Fertigungsphase zur Herstellung einer Gateelektrode eines Transistors. Wie gezeigt, umfasst das Halbleiterbauelement 100 ein Substrat 101, über welchem eine Halbleiterschicht 102 ausgebildet ist, in welcher ein aktives Gebiet 102a mittels einer Isolationsstruktur 102b, etwa einer flachen Grabenisolation und dergleichen gebildet ist. Das Substrat 101 repräsentiert ein beliebiges geeignetes Trägermaterial, um darüber die Halbleiterschicht 102 herzustellen, die in Form eines siliziumenthaltenden Halbleitermaterials vorgesehen ist, in der die Ladungsträgerbeweglichkeit auf der Grundlage entsprechender verformugnsinduzierender Mechanismen verbessert werden soll. D. h., in der siliziumenthaltenden Halbleiterschicht 102 repräsentiert das aktive Gebiet 102a ein Halbleitergebiet, in und über welchem ein oder mehrere Transistorelemente herzustellen sind, wobei geeignete Verformungsbedingungen erzeugt werden, um zumindest lokal die Ladungsträgerbeweglichkeit zu erhöhen. Beispielsweise repräsentiert das aktive Gebiet 102a ein aktives Gebiet zur Herstellung eines einzelnen Transistors, etwa eines p-Kanaltransistors oder ein n-Kanaltransistors, so dass die grundlegende Dotierung des aktiven Gebiets 102a an die Leitfähigkeitsart des herzustellenden Transistors angepasst ist. Ferner ist in dieser Fertigungsphase ein Gatedielektrikumsmaterials 103 zumindest über dem aktiven Gebiet 102a und möglicherweise auch über der Isolationsstruktur 102b abhängig von den Fertigungstechniken zur Herstellung des Gatedielektrikumsmaterials 103 gebildet. Beispielsweise umfasst das Material 103 Siliziumdioxid, möglicherweise in Verbindung mit anderen Komponenten, etwa Stickstoff und dergleichen, wobei dies von den gesamten Bauteilerfordernissen abhängt. Typischerweise besitzt das Gatedielektrikumsmaterial 103 eine Dicke von 1 bis mehreren Nanometern, wenn aufwendige siliziumdioxidbasierte dielektrische Materialien betrachtet werden. Des weiteren ist ein erstes Gateelektrodenmaterial 104a über der Halbleiterschicht 102 gebildet, d. h. auf dem Gatedielektrikumsmaterial 103 und möglicherweise auf der Isolationsstruktur 102b, wenn ein Gatedielektrikumsmaterial nicht darauf gebildet ist. In einigen anschaulichen Ausführungsformen wird das erste Gateelektrodenmaterial 104a in Form eines Polysiliziummaterials gemäß gut etablierter Prozesstechniken vorgesehen, so dass in Verbindung mit einem gut etablierten Gatedielektrikumsmaterial, etwa einem Material auf Siliziumdioxidbasis, gewünschte Grenzflächeneigenschaften zwischen dem Material 104a und dem Gatedielektrikumsmaterial 103 erhalten werden. Um die gewünschten Grenzflächeneigenschaften zu erreichen, wird das erste Gateelektrodenmaterial 104a mit einer Dicke von ungefähr 3 bis 20 nm vorgesehen, wobei jedoch zu beachten ist, dass auch jede andere Dicke angewendet werden kann, wenn dies für die weitere Bearbeitung des Bauelements 100 als geeignet erachtet wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Basierend auf gut etablierten Prozesstechniken wird die Isolationsstruktur 102b hergestellt, beispielsweise durch Ätzen entsprechender Gräben in die siliziumenthaltende Halbleiterschicht 102 auf der Grundlage einer lithographisch definierten Ätzmaske und nachfolgend werden geeignete dielektrische Materialien in die Gräben eingefüllt, wobei bei Bedarf auch ein gewisses Maß an Verspannung erzeugt werden kann, indem beispielsweise ein verspanntes Siliziumnitridmaterial, Siliziumdioxidmaterial und dergleichen eingebaut wird. Beispielsweise kann eine kompressive Verspannung während des Einfüllens des dielektrischen Materials hervorgerufen werden, die ebenfalls zu einem gewissen Grade in das aktive Gebiet 102a übertragen wird. Anschließend wird überschüssiges Material durch Einebnungstechniken, etwa CMP (chemisch-mechanisches Polieren) und dergleichen abgetragen. Vor oder nach dem Bilden der Isolationsstruktur 102b wird eine geeignete grundlegende Dotierstoffkonzentration in das aktive Gebiet 102a eingeführt, um die entsprechende Leitfähigkeitsart eines darin und darüber zu bildenden Transistors zu definieren. Es sollte ferner beachtet werden, dass das Substrat 101 in Verbindung mit der Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden kann, wenn eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substratmaterial und der Halbleiterschicht 102 vorgesehen ist. In anderen Fallen repräsentieren das Substrat 101, das aus einem im Wesentlichen kristallinen Halbleitermaterial aufgebaut sein kann, und die Schicht 102 eine Vollsubstratkonfiguration, d. h. die Schicht 102 kann als ein oberer Teil des kristallinen Materials des Substrats 101 betrachtet werden. In noch anderen Fallen können beide Arten an Konfigurationen in unterschiedlichen Bauteilbereichen des Bauelements 100 vorgesehen sein. als nächstes wird das Gatedielektrikumsmaterial 103 gebildet, etwa auf der Grundlage komplexer Oxidationstechniken, wodurch ein siliziumdioxidbasiertes Material vorgesehen wird, möglicherweise in Verbindung mit anderen Komponenten, etwa Stickstoff und dergleichen. In anderen anschaulichen Ausführungsformen wird eine andere geeignete Materialzusammensetzung verwendet, beispielsweise durch Abscheiden entsprechender Materialien, etwa Siliziumnitrid, dielektrischer Materialien mit großem ε, die als dielektrische Materialien zu verstehen sind, die eine Dielektrizitätskonstante von 10,0 oder höher aufweisen, und dergleichen. Es sollte beachtet werden, dass bei Anwendung anderer Materialien als siliziumdioxidbasierten Gatedielektrika ebenfalls das Vorsehen des Gateelektrodenmaterials 104a auf der Grundlage gut etablierter kristalliner Eigenschaften vorteilhaft ist im Hinblick auf die weitere Bearbeitung des Bauelements 100. Beispielsweise kann es vorteilhaft sein im Hinblick auf die Grenzflächeneigenschaften zwischen den Materialien 103, 104a, wenn eine deutliche Modifizierung der Molekularstruktur an dieser Grenzfläche während einer entsprechenden Modifizierung eines weiteren Gateelektrodenmaterials nicht auftritt, das noch in einer späteren Fertigungsphase zu bilden ist. In anderen anschaulichen Ausführungsformen sind jedoch gut bekannte Grenzflächeneigenschaften auf der Grundlage von Gatedielektriumsmaterialien gewünscht, die auf Basis von Siliziumdioxid hergestellt werden. Danach wird das erste Gateelektrodenmaterial 104a abgeschieden, wobei dies gemäß einer anschaulichen Ausführungsform als ein Polysiliziummaterial unter Anwendung gut etablierter CVD-Techniken (chemische Dampfabscheidetechniken) bei geringem Druck erfolgt. Somit wird das Bauelement 100 der Einwirkung einer Abscheideumgebung 105 ausgesetzt, in der geeignete Vorstufengase auf der Grundlage gut etablierter Abscheiderezepte zugeführt werden. Während des Abscheidens 105 werden auch höhere Temperaturen angewendet, so dass die Substrattemperatur des Bauelements 100 und damit die Oberflächentemperatur des Bauelements 100 auf einer spezifizierte Temperatur gehalten wird, die eine moderat hohe Korngröße des Gateelektrodenmaterials 104a, etwa in Form eines Polysiliziummaterials, erzeugt. Es ist gut bekannt, dass die Kristallqualität eines Polysiliziummaterials stark von der Prozesstemperatur abhängt. Beispielsweise kann für ansonsten vorgegebene Prozessparameter und für eine vorgegebene Abscheideoberfläche, etwa das Gatedielektrikumsmaterial 103, die Kristallqualität und damit die Korngröße durch die Substrattemperatur gesteuert werden, die im Bereich von ungefähr 500 bis 700 Grad C liegt. Während des Abscheideprozesses 105 wird somit das erste Gateelektrodenmaterial 104a in Form eines polykristallinen Halbleitermaterials mit einer gewünscht hohen Kristallqualität vorgesehen, um damit die gewünschten Grenzflächeneigenschaften zu dem Gatedielektrikumsmaterial 103 zu erhalten.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der das Bauelement 100 der Einwirkung einer weiteren Abscheideumgebung 105b ausgesetzt ist, um damit zumindest ein weiteres Gateelektrodenmaterial 104b, 104c mit einer geringeren Kristallqualität im Vergleich zu dem ersten Gateelektrodenmaterial 104a vorzusehen. In einer anschaulichen Ausführungsform repräsentiert die Abscheideumgebung 105b die gleiche Abscheideumgebung, wie sie auch im Prozess 105 aus 1a verwendet wurde, wobei jedoch zumindest ein Prozessparameter geändert wird, um die entsprechende Kristallqualität zu verringern, d. h. die Korngröße des abgeschiedenen Materials, oder um ein im Wesentlichen amorphes Halbleitermaterial bereitzustellen. Beispielsweise ist, wie zuvor erläutert ist, die Substrattemperatur ein geeigneter Abscheideparameter, der geändert werden kann, um die Kristallqualität des abgeschiedenen Halbleitermaterials zu beeinflussen. In anderen anschaulichen Ausführungsformen repräsentiert die Abscheideumgebung 105b einen separaten Prozess, der bei Bedarf auch in einer anderen Prozessanlage ausgeführt werden kann. Während des Abscheideprozesses 105 werden somit ein oder mehrere Gateelektrodenmaterialien 104b, 104c mit unterschiedlichen Kristalleigenschaften bereitgestellt, während in anderen Fallen eine im Wesentlichen nicht-kristalline Qualität erreicht wird. Beispielsweise kann die Kristallqualität graduell beginnend von dem Material der Schicht 104a graduell abnehmen, wobei sogar ein im Wesentlichen amorphes Material an einen oberen Bereich des Gateelektrodenmaterials 104c erreicht wird.
  • 1c zeigt schematisch eine Änderung der Parametereinstellungen gemäß einer anschaulichen Ausführungsform, wobei die Abscheideumgebung in 1a und 1b, d. h. die Prozesse 105, 105b in der gleichen Prozessanlage ausgeführt werden, wobei die Temperatur während des Prozesses 105b verringert wird, um damit graduell die Kristallqualität, d. h. die Korngröße der Materialien 104b, 104c zu reduzieren. Wie in 1c gezeigt ist, wird die Substrattemperatur auf einen gewünschten Wert für eine spezielle Abscheidezeit gehalten, um damit eine gewünschte Dicke für das Gateelektrodenmaterial 104a zu erhalten. Anschließend wird die Substrattemperatur verringert, wobei abhängig von den gewünschten Materialeigenschaften die Abscheidung fortgesetzt wird oder eine entsprechende Phase ohne Abscheidung angewendet wird, wobei die Zufuhr der entsprechenden Vorstufengase wieder hergestellt wird, nachdem eine gewünschte Substrattemperatur erreicht wird. Daraufhin wird die Abscheidung mit einer im Wesentlichen konstanten Temperatur fortgesetzt, oder die Temperatur wird weiter verringert, wodurch eine weitere Reduzierung der Kristallqualität, d. h. der Korngröße der Materialien 104b, 104c erreicht wird. Somit erreicht man einen hohen Grad an Flexibilität bei der Einstellung der gesamten Kristalleigenschaften der Materialien 104b, 104c auf der Grundlage einer Änderung der Substrattemperatur während der Abscheidephase 105b. Z. B. wird nach dem Abscheiden des Materials 104a die Substrattemperatur auf einen speziellen Wert abgesenkt, der einen im Wesentlichen amorphen kristallinen Zustand der Materialien 104b, 104c liefert, wodurch ein moderat hoher Grad an mechanischer Modifizierung während eines entsprechenden Ausheizprozesses erreicht wird, der in einer späteren Fertigungsphase auszuführen ist.
  • In einigen anschaulichen Ausführungsformen werden während des Abscheidens der Gateelektrodenmaterialien 104b und/oder 104c andere Prozessparameter geändert, um die Kristallqualität zu beeinflussen. Beispielsweise können der Abscheidedruck, die Gasdurchflussrate und dergleichen verändert werden. In einigen anschaulichen Ausführungsformen werden zusätzlich zu geänderten Prozessparametern zur Verringerung der Kristallqualität der Materialien 104b, 104c während einer beliebigen geeigneten Abscheidephase weitere Materialien der Abscheideumgebung hinzugefügt, beispielsweise in Form von germaniumenthaltenden Vorstufenmaterialien, zinnenthaltenden Vorstufenmaterialien, kohlenstoffenthaltenden Vorstufenmaterialien und dergleichen, um die gewünschten elektronischen Eigenschaften bereitzustellen und auch die Wirkung der mechanischen Modifizierung beim Rekristallisieren der Materialien 104b, 104c, die die geringere Kristallqualität besitzen, zu „verstärken”. Z. B. wird eine Silizium/Germanium-Mischung mit einem Anfall an Germanium bis zu ungefähr 35 Atomprozent abgeschieden, während in anderen Fällen Zinn hinzugefügt wird, möglicherweise in Verbindung mit Germanium, um eine Silizium/Zinn/Germanium-Mischung zu erhalten, während in anderen Fällen Kohlenstoff mit einem Anteil bis zu einigen Atomprozent zugesetzt wird.
  • Danach wird die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken fortgesetzt.
  • 1d zeigt schematisch das Bauelement 100 in einem weiter fortgeschrittenen Herstellungszustand. Wie gezeigt, umfasst das Bauelement 100 eine Gateelektrode 104 mit den Materialien 104a mit erhöhter Kristallqualität und einem oder mehreren der Materialien 104b, 104c mit geringerer Kristallqualität, wie dies zuvor erläutert ist. Ferner ist in einigen anschaulichen Ausführungsformen eine Deckschicht 106, die aus Siliziumnitrid und dergleichen aufgebaut ist, auf der Oberseite der Gateelektrode 104 ausgebildet. Die Gateelektrode 104 kann auf der Grundlage aufwendiger Lithographie- und Ätztechniken hergestellt werden, um eine gewünschte Gatelänge, d. h. in 1d die horizontale Erstreckung der Gateelektrode 104, zu erhalten, die ungefähr 50 nm und weniger in modernen Halbleiterbauelementen betragen kann.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abstandshalterstruktur 107 an Seitenwänden der Gateelektrode 104 gebildet, wobei in einigen anschaulichen Ausführungsformen die Abstandshalterstruktur 107 mindestens ein Abstandshalterelement 107a aufweist, das einen inneren Verspannungspegel aufweist, etwa kompressiv oder zugverspannend, um damit eine entsprechende Verformungskomponente in einem Kanalgebiet 108 zu erzeugen, das unter der Gateelektrode 104 angeordnet ist. Des weiteren ist in einigen anschaulichen Ausführungsformen ein weiterer verformungsinduzierender Mechanismus in dem aktiven Gebiet 102a vorgesehen, beispielsweise in Form einer eingebetteten verformten Halbleiterlegierung 110, die in Form von einem Silizium/Germanium-Material, einem Silizium/Zinn-Material, einem Silizium/Germanium/Zinn-Material, einem Silizium/Kohlenstoffmaterial und dergleichen vorgesehen sein kann. Typischerweise besitzen diese Halbleiterlegierungen eine natürliche Gitterkonstante, die sich von der Gitterkonstante des siliziumbasierten Materials in dem aktiven Gebiet 102a unterscheidet. Somit kann durch Bilden der Halbleiterlegierungen 110 durch selektive epitaktische Aufwachsverfahren ein verformter Zustand dieser Materialien hervorgerufen werden, der wiederum für eine entsprechende Verformungskomponente in dem benachbarten Kanalgebiet 108 sorgt. Ferner sind Drain- und Sourceerweiterungsgebiete 109e in dem aktiven Gebiet 102a ausgebildet.
  • Das in 1e gezeigte Halbleiterbauelement 100 kann auf der Grundlage von Prozessstrategien hergestellt werden, in denen eine entsprechende Aussparung in der Nähe der Gateelektrode 104 hergestellt wird, indem entsprechende Seitenwandabstandshalter (nicht gezeigt) vorgesehen werden, die als eine Ätzmaske und Wachstumsmaske während der weiteren Bearbeitung des Bauelements 100 dienen. Nach der Herstellung der entsprechenden Aussparungen wird das Material 110 auf der Grundlage gut etablierter selektiver epitaktischer Aufwachsverfahren eingefüllt, wodurch ein gewünschter verformter Zustand des Materials 110 erreicht wird, der auch zu einem gewissen Grade in das Kanalgebiet 108 übertragen wird. Anschließend werden die Deckschicht 106 (siehe 1d) und entsprechende Seitenwandabstandshalter sowie andere Hartmaskenschichten, die für andere Bauteilgebiete verwendet werden, entfernt und die Erweiterungsgebiete 109e können beispielsweise in Verbindung mit geeigneten Abstandshalterelementen (nicht gezeigt) durch Ausführen entsprechender Implantationstechniken hergestellt werden. Daraufhin wird die Abstandshalterstruktur 107 beispielsweise durch Abscheiden einer Ätzstoppbeschichtung 107b hergestellt, woran sich das Abscheiden eines Abstandshaltermaterials, etwa Siliziumnitrid, anschließt, das mit einer gewünschten Art innerer Verspannung vorgesehen wird, etwa einer kompressiven Verspannung oder einer Zugverspannung, wobei dies von der Art der in dem Kanalgebiet 108 zu erzeugenden Verformung abhängt. Anschließend wird das Abstandshaltermaterial unter Anwendung gut etablierter anisotroper Ätztechniken strukturiert, wodurch das Abstandshalterelement 107a geschaffen wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, sind tiefe Drain- und Sourcegebiete 109d innerhalb des aktiven Gebiets 102a gebildet, was bewerkstelligt werden kann, indem entsprechende Implantationsprozesse auf der Grundlage der Abstandshalterstruktur 107 ausgeführt werden. Somit enthält das Bauelement 100 zumindest einen verformungsinduzierenden Mechanismus, etwa die verspannte Isolationsstruktur 103 und/oder das verformungsinduzierende Halbleiterlegierungsmaterial 110 und/oder die verspannten Abstandshalterelemente 107a. Jedoch wirkt die Gateelektrode 104 als eine „Barriere”, wodurch die Effizienz der Verformungsübertragung für diese verformungsinduzierenden Mechanismen beeinträchtigt wird. Aus diesem Grunde wird ein Ausheizprozess 111 bei erhöhten Temperaturen beispielsweise im Bereich von 900 bis 1200 Grad C oder sogar darüber ausgeführt, in denen die mechanische Modifizierung der Gatelektrode 104 auftritt, wodurch ebenfalls die „Barrierenwirkung” der Gateelektrode 104 während des Prozesses 111 verringert wird, wodurch eine höhere Verformungskomponente in dem Kanalgebiet 108 erzeugt wird, die dann nach dem Prozess 111 erhalten bleibt. Beispielsweise wird der Prozess 111 auf der Grundlage gut etablierter Blitzlichtverfahren, lasergestützter Ausheizverfahren, schneller thermischer Ausheizverfahren ausgeführt, wodurch die Dotierstoffe in den Drain- und Sourcegebieten 109 aktiviert und durch Implantation hervorgerufene Schäden darin rekristallisiert werden. Gleichzeitig wird die Kristallqualität des Bereichs 104b, der auch ein im Wesentlichen amorphes Material enthalten kann, in einem polykristallinem Zustand umgewandelt, woraus sich eine entsprechende mechanische Modifizierung ergibt, die beispielsweise durch eine Änderung des Volumens der unterschiedlichen Kristallzustände des Materials 104b hervorgerufen wird.
  • Wie zuvor angegeben ist, wird in einigen anschaulichen Ausführungsformen die mechanische Modifizierung erhöht, indem eine geeignete Materialmischung, etwa Silizium/Germanium, Silizium/Kohlenstoff und dergleichen vorgesehen wird, wodurch eine entsprechende Diskrepanz der mechanischen Eigenschaften, etwa des Volumens beim Rekristallisieren des Bereichs 104b, weiter erhöht wird. Ferner können die gesamte elektronischen Eigenschaften, beispielsweise die Gesamtleitfähigkeit, verbessert werden, indem eine Germaniumkomponente des Materials 104b hinzugefügt wird.
  • 1g zeigt schematisch das Halbleiterbauelement 100 nach dem Ende des Ausheizprozesses. Somit weist die Gateelektrode 104 Material mit hoher Kristallqualität auf, das im Wesentlichen der anfänglichen Kristallqualität des Materials 104a (siehe 1f) entspricht, wobei auch, wie zuvor beschrieben ist, die Halbleiterkomponenten, Germanium, Kohlenstoff und dergleichen, vorhanden sein können, wie dies zuvor angegeben ist. Auf Grund der vorhergehenden Modifizierung der Gateelektrode 104 ist eine größere Verformungskomponente 108s in dem Kanalgebiet 108 vorhanden, die durch einen oder mehrere der zuvor genannten verformungsinduzierenden Mechanismen hervorgerufen wird. Es sollte beachtet werden, dass eine beliebige Art an Verformung, etwa Zugverformung oder kompressive Verformung, in dem Kanalgebiet 108 abhängig von den gesamten Transistoreigenschaften vorgesehen werden kann. Beispielsweise repräsentiert das Bauelement 100 einen p-Kanaltransistor, in welchem ein oder mehrere kompressive verformungsinduzierende Mechanismen eingerichtet sind, so dass die resultierende Verformungskomponente 108s eine kompressive Verformungskomponente repräsentiert. In anderen Fällen ist das Bauelement 100 ein n-Kanaltransistor, wobei eine Zugverformungskomponente das Transistorgesamtleistungsverhalten verbessert.
  • 1h zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem Metallsilizidgebiete 112 in den Drain- und Sourcegebieten 109 und in der Gateelektrode 104 ausgebildet sind. Zu diesem Zweck können gut etablierte Prozessstrategien eingesetzt werden. Des weiteren enthält, wie gezeigt ist, die Gateelektrode 104 das erste Gateelektrodenmaterial 104a mit einer im Wesentlichen der anfänglichen hohen Kristallqualität entsprechend und ein entsprechender innerer Verspannungs pegel, der den gesamten Verspannungsbedingungen in den Bauelement 100 in der Nähe des Kanalgebiets 108 entspricht. Ferner besitzt ein Bereich 104d, der über den ersten Gateelektrodenmaterial 104a vorgesehen ist, einen inneren Verspannungspegel, der sich von dem Verspannungspegel des Materials 104a auf Grund einer zuvor durchgeführten Rekristallisierung unterscheidet, während welcher ein besserer Verspannungsübertrag in das Kanalgebiet 108 für den einen oder die mehreren verformungsinduzierenden Mechanismen erreicht wird, wie dies zuvor beschrieben ist. In einigen Fallen enthält der Bereich 104d eine andere Materialzusammensetzung im Vergleich zu dem ersten Gateelektrodenmaterial 104a auf Grund des Einbaus einer gewünschten Sorte, etwa von Germanium, Kohlenstoff, Zinn und dergleichen. Somit können zusätzlich zum Bereitstellen einer höheren Verformungskomponente in dem Kanalgebiet 108 auch die Gesamteigenschaften der Gateelektrode 104 mit einem hohen Maß an Flexibilität eingestellt werden, indem eine gewünschte atomare Sorte bei Bedarf eingebaut wird. Andererseits bleiben auf Grund des anfänglich vorgesehenen Materials 104a, das die gewünschte hohe Kristallqualität besitzt, entsprechende Grenzflächeneigenschaften in Bezug auf das Gatedielektrikumsmaterial 103 erhalten.
  • Danach wird die weitere Bearbeitung fortgesetzt, indem beispielsweise ein verformungsinduzierendes dielektrisches Material abgeschieden wird, etwa Siliziumnitrid, ein stickstoffenthaltendes Siliziumkarbidmaterial und dergleichen, woran sich das Abscheiden eines geeigneten dielektrischen Zwischenschichtmaterials, etwa Siliziumdioxid, und dergleichen anschießt.
  • 1i zeigt schematisch das Halbleiterbauelement 100 in einer frühen Fertigungsphase gemäß noch weiterer anschaulicher Ausführungsformen. Wie gezeigt enthält das Bauelement 100 die Gateelektrodenmaterialien 104a, 104b mit unterschiedlicher Kristallqualität, wobei das Material 104a in hoher kristalliner Qualität vorgesehen ist, während das Material 104b eine geringere Kristallqualität aufweist, wobei es beispielsweise in einem im Wesentlichen amorphen Zustand vorgesehen ist. Zu diesem Zweck wird zunächst das polykristalline Gateelektrodenmaterial mit einer gewünschten hohen Qualität bis zu einer definierten Dicke abgeschieden, wie dies für die weitere Bearbeitung des Bauelements 100 erforderlich ist. Anschließend wird das Bauelement 100 einem Ionenbeschuss 113 unterzogen, der etwa als ein Ionenimplantationsprozess auf der Grundlage einer geeigneten Implantationssorte ausgeführt wird. Beispielsweise können Germanium, Silizium, Xenon und dergleichen ver wendet werden, um die Kristallstruktur bis hinab zu einer spezifizierten Tiefe zu modifizieren, so dass das Gateelektrodenmaterial 104b gebildet wird. Während des Ionenbeschusses 113 kann auch beispielsweise eine entsprechende gewünschte Sorte eingebaut werden, etwa Germanium, Zinn und dergleichen, um nicht nur eine entsprechende Schädigung des Kristalls, sondern auch die gesamten elektronischen Eigenschaften der Gateelektrode, die aus den Schichten 104a, 104b zu bilden ist, einzustellen. Geeignete Parameter für den Implantationsprozess 113 können effizient auf der Grundlage von Simulationsprogrammen, Experimenten und dergleichen ermittelt werden. Daher kann nach dem Ionenbeschuss 113 die weitere Bearbeitung in der zuvor beschriebenen Weise fortgesetzt werden, um damit die gesamte Verspannungsübertragungswirksamkeit zu erhöhen.
  • Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Techniken zu deren Herstellung bereit, in denen die Verspannungsübertragungseffizienz eines oder mehrerer verformungsinduzierender Mechanismen, die vor dem Fertigstellen der grundlegenden Transistorstruktur vorgesehen werden, mittels einer mechanischen Modifizierung der Gateelektrode verbessert werden. Zu diesem Zweck wird ein Gateelektrodenmaterial mit unterschiedlicher Kristallqualität vorgesehen, so dass gewünschte Grenzflächeneigenschaften in Verbindung mit einem gewünschten Gatedielektrikumsmaterial beibehalten werden, während dennoch eine deutliche Änderung der Kristallstruktur beim Ausheizen der Gateelektrodenstruktur erreicht wird, nachdem diese strukturiert ist und nachdem ein oder mehrere verformungsinduzierende Mechanismen eingerichtet sind. Folglich kann das gesamte Transistorleistungsverhalten verbessert werden, ohne in unnötiger Weise zur gesamten Prozesskomplexität beizutragen, da in einigen anschaulichen Ausführungsformen eine entsprechende Modifizierung der mechanischen Eigenschaften der Gateelektrode ohne zusätzliche Prozessschritte erreicht wird.

Claims (23)

  1. Verfahren zur Herstellung eines Transistors mit: Bilden eines ersten Gateelektrodenmaterials (104a) auf einem Gatedielektrikumsmaterial (103), das über einer siliziumenthaltenden Halbleiterschicht (102) gebildet ist, wobei das erste Gateelektrodenmaterial (104a) eine polykristalline Struktur besitzt; Bilden eines zweiten Gateelektrodenmaterials (104b) auf dem ersten Gateelektrodenmaterial (104a), wobei das zweite Gateelektrodenmaterial eine geringere Kristallqualität im Vergleich zu dem ersten Gateelektrodenmaterial (104a) besitzt; Bilden einer Gateelektrode (104) aus dem ersten (104a) und dem zweiten (104b) Gateelektrodenmaterial; Hervorrufen einer Verformung in einem Kanalgebiet des Transistors; und Ausheizen der Gateelektrode (104), um die Kristallqualität des zweiten Gateelektrodenmaterials (104b) zu verbessern.
  2. Verfahren nach Anspruch 1, wobei Bilden des ersten (104a) und des zweiten Gateelektrodenmaterials (104b) umfasst: Abscheiden des ersten Gateelektrodenmaterials (104a) in einer Abscheideumgebung auf der Grundlage eines vordefinierten Parametersatzes und Ändern eines Wertes zumindest eines Parameters des Parametersatzes, um das zweite Gateelektrodenmaterial (104b) abzuscheiden.
  3. Verfahren nach Anspruch 2, wobei der mindestens eine Parameter eine Substrattemperatur repräsentiert.
  4. Verfahren nach Anspruch 3, wobei die Substrattemperatur nach dem Bilden des ersten Gateelektrodenmaterials verringert wird.
  5. Verfahren nach Anspruch 1, wobei das erste (104a) und das zweite (104b) Gateelektrodenmaterial durch Abscheiden eines Siliziummaterials hergestellt werden.
  6. Verfahren nach Anspruch 1, wobei Bilden des zweiten Gateelektrodenmaterials (104b) Abscheiden einer Silizium/Germanium-Mischung umfasst.
  7. Verfahren nach Anspruch 1, wobei Bilden des zweiten Gateelektrodenmaterials (104b) umfasst: Bilden des ersten Gateelektrodenmaterials (104a) mit einer Überschussdicke und Ausführen eines Ionenbeschusses, um eine Kristallqualität eines Teils des ersten Gateelektrodenmaterials (104a) zu verringern.
  8. Verfahren nach Anspruch 7, wobei der Ionenbeschuss unter Anwendung einer Siliziumsorte und/oder einer Germaniumsorte und/oder einer Xenonsorte ausgeführt wird.
  9. Verfahren nach Anspruch 1, wobei das Hervorrufen der Verformung umfasst: Bilden einer verformungsinduzierenden Halbleiterlegierung (110) in Drain- und Sourcegebieten (109) des Transistors.
  10. Verfahren nach Anspruch 1, wobei das Hervorrufen der Verformung umfasst: Bilden eines verspannten Abstandshalterelements (107a) an Seitenwänden der Gateelektrode (104).
  11. Verfahren nach Anspruch 1, wobei das Hervorrufen der Verformung umfasst: Bilden einer verspannten Isolationsstruktur (102b), die den Transistor lateral abgrenzt.
  12. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines dritten Gateelektrodenmaterials auf dem zweiten Gateelektrodenmaterial, wobei das dritte Gateelektrodenmaterial eine geringere Kristallqualität im Vergleich zu dem zweiten Gateelektrodenmaterial (104b) besitzt.
  13. Verfahren nach Anspruch 1, in dem das Ausbilden des ersten Gateelektrodenmaterials (104a) das Abscheiden eines polykristallinen Halbleitermaterials in einer Umgebung, die auf der Grundlage einer vordefinierten Parametereinstellung erzeugt wird, umfasst und weiterhin den nachfolgend ausgeführten Schritt des Änderns der Parametereinstellung umfassend; und wobei das Ausbilden des zweiten Gateelektrodenmaterials (104b) auf der Grundlage der geänderten Parametereinstellung erfolgt.
  14. Verfahren nach Anspruch 13, wobei die Parametereinstellung so geändert wird, dass eine kontinuierliche Verringerung der Kristallqualität erreicht wird.
  15. Verfahren nach Anspruch 13, wobei Ändern der Parametereinstellung umfasst: Reduzieren einer Temperatur der Abscheideumgebung.
  16. Verfahren nach Anspruch 13, das ferner umfasst: Ändern der Zufuhr von Vorstufenmaterialien zu der Abscheideumgebung.
  17. Verfahren nach Anspruch 16, wobei Ändern der Zufuhr von Vorstufenmaterialien umfasst: Zuführen von mindestens einem nicht-Siliziumvorstufenmaterial zu der Abscheideumgebung.
  18. Verfahren nach Anspruch 17, wobei das mindestens eine nicht-Siliziumvorstufenmaterial Germanium und/oder Zinn enthält.
  19. Halbleiterbauelement (100) mit: einem Polysiliziummaterial (104a), das auf einer Gatedielektrikumsschicht (103) in einer Gateelektrodenstruktur (104) eines Transistors hergestellt ist, wobei das Polysiliziummaterial einen ersten Verspannungspegel aufweist; einem siliziumenthaltenden Halbleitermaterial (104b), das auf dem Polysiliziummaterial (104a) als Teil der Gateelektrodenstruktur (104) ausgebildet ist und einen zweiten Verspannungspegel besitzt, der sich von dem ersten Verspannungspegel unterscheidet; einem Metallsilizidmaterial (112), das auf dem siliziumenthaltenden Halbleitermaterial (104b) gebildet ist; und einer verformungsinduzierenden Komponente, die eine Verformung in einem Kanalgebiet (108) des Transistors hervorruft.
  20. Halbleiterbauelement (100) nach Anspruch 19, wobei das siliziumenthaltende Halbleitermaterial (104b) Germanium und/oder Zinn aufweist.
  21. Halbleiterbauelement (100) nach Anspruch 19, wobei die verformungsinduzierende Komponente eine eingebettete verformungsinduzierende Halbleiterlegierung (110) und/oder ein verspanntes Abstandshalterelement (107a), das an einer Seitenwand der Gateelektrodenstruktur gebildet ist, aufweist.
  22. Halbleiterbauelement (100) nach Anspruch 19, wobei die verformungsinduzierende Komponente eine verspannte Isolationsstruktur (102b) ist.
  23. Halbleiterbauelement (100) nach Anspruch 19, wobei eine Gatelänge der Gateelektrodenstruktur (104) 50 nm oder weniger beträgt.
DE102008053955A 2008-10-31 2008-10-31 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor Expired - Fee Related DE102008053955B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008053955A DE102008053955B4 (de) 2008-10-31 2008-10-31 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor
US12/565,020 US8198633B2 (en) 2008-10-31 2009-09-23 Stress transfer enhancement in transistors by a late gate re-crystallization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008053955A DE102008053955B4 (de) 2008-10-31 2008-10-31 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor

Publications (2)

Publication Number Publication Date
DE102008053955A1 DE102008053955A1 (de) 2010-05-12
DE102008053955B4 true DE102008053955B4 (de) 2010-10-21

Family

ID=42096301

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008053955A Expired - Fee Related DE102008053955B4 (de) 2008-10-31 2008-10-31 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor

Country Status (2)

Country Link
US (1) US8198633B2 (de)
DE (1) DE102008053955B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559567B2 (ja) * 2010-02-24 2014-07-23 パナソニック株式会社 半導体装置
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0598409A1 (de) * 1989-02-14 1994-05-25 Seiko Epson Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
US20070080393A1 (en) * 2005-09-12 2007-04-12 Nec Electronics Corporation Semiconductor device having n-channel type MOS transistor with gate electrode layer featuring small average polycrystalline silicon grain size

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0598409A1 (de) * 1989-02-14 1994-05-25 Seiko Epson Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
US20070080393A1 (en) * 2005-09-12 2007-04-12 Nec Electronics Corporation Semiconductor device having n-channel type MOS transistor with gate electrode layer featuring small average polycrystalline silicon grain size

Also Published As

Publication number Publication date
US8198633B2 (en) 2012-06-12
US20100109012A1 (en) 2010-05-06
DE102008053955A1 (de) 2010-05-12

Similar Documents

Publication Publication Date Title
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102009015748B4 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102008049733B3 (de) Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102006040765B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer verspannten Kontaktätzstoppschicht mit geringerer Konformität und Feldeffekttransistor
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008035816A1 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren auf der Grundlage eines Silizium/Kohlenstoff-Materials
DE102009006884A1 (de) In-situ erzeugte Drain- und Source-Gebiete mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil
DE102009031155A1 (de) Gleichmäßige Metallgatestapel mit großem ε durch Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte vor der Gatestrukturierung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE102010028462A1 (de) Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102010001406A1 (de) Halbleiterbauelement, das durch ein Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls hergestellt ist
DE102009039521A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee