TW201427013A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201427013A
TW201427013A TW102139323A TW102139323A TW201427013A TW 201427013 A TW201427013 A TW 201427013A TW 102139323 A TW102139323 A TW 102139323A TW 102139323 A TW102139323 A TW 102139323A TW 201427013 A TW201427013 A TW 201427013A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
semiconductor layer
layer
band gap
algan
Prior art date
Application number
TW102139323A
Other languages
English (en)
Inventor
Masato Nishimori
Tadahiro Imada
Toshihiro Ohki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201427013A publication Critical patent/TW201427013A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

該化合物半導體裝置包括：一第一化合物半導體層、一形成於該第一化合物半導體層之上側上且具有一比該第一化合物半導體層之帶隙大之帶隙的第二化合物半導體層、一形成於該第二化合物半導體層之上側上的p-型第三化合物半導體層、一透過該第三化合物半導體層來形成於該第二化合物半導體層之上側上的電極、一被形成俾可在該第二化合物半導體層之上側與該第三化合物半導體層成接觸並具有一比該第二化合物半導體層之帶隙小之帶隙的第四化合物半導體層、及一被形成俾可在該第四化合物半導體層之上側與該第三化合物半導體層成接觸並具有一比該第四化合物半導體層之帶隙大之帶隙的第五化合物半導體層。

Description

化合物半導體裝置及其製造方法 發明領域
本發明係有關於一種化合物半導體裝置及其製造方法。
發明背景
利用諸如高飽和電子速率與寬帶隙般之氮化物半導體的特性，氮化物半導體已被思考被應用於具高耐受電壓與高輸出的半導體裝置。例如，是為氮化物半導體之GaN的帶隙是3.4eV，其是比Si的帶隙(1.1eV)與GaAs的帶隙(1.4eV)大，而因此，GaN具有高崩潰電場強度。據此，GaN是相當有可能作為用於需要高電壓運作與高輸出之電源供應器之半導體裝置的材料。
作為使用該氮化物半導體的半導體裝置，業已有很多關於場效電晶體，特別是高電子移動率電晶體(HEMT)的報告被作成。例如，在GaN-基HEMTs(GaN-HEMTs)當中，使用GaN作為電子轉移層以及使用AlGaN作為電子供應層的AlGaN/GaN．HEMT是廣被注意。在該AlGaN/GaN．HEMT中， 歸因於在GaN與AlGaN間之晶格常數差異的應變(strain)(例如，扭變(distortion))是發生在AlGaN。一高濃度二維電子氣(2DEG)是由於由該應變所引起的壓電極化以及AlGaN的自發性極化而被獲得。據此，例如，該AlGaN/GaN．HEMT是被期待作為電動車用之高耐受電壓電力裝置以及高效率開關裝置的材料。見，例如，日本早期公開專利公告第2009-76845號、日本早期公開專利公告第2007-19309號、日本早期公開專利公告第2010-225765號及日本早期公開專利公告第2009-71061號。
通常，電力用的切換裝置需要一種所謂的常-關運作(normally-off operation)，在其中，當其之閘極電壓是為0V時，在該裝置中無電流流動。然而，有一個問題是，高濃度的2DEG是產生該GaN-HEMT，而因此是難以實現一種常-關型電晶體。為了對付該問題，常-關狀態是藉由蝕刻一個在一閘極電極正下方的電子供應層俾降低該2DEG之濃度來被實現的研究是業已進行。見，例如，日本早期公開專利公告第2009-76845號。然而，在這技術中，由於由蝕刻所引起的損害是發生在一位於該電子供應層下方的電子轉移層附近，像是在片電阻上之增加與漏電流般的問題是發生。因此，在該AlGaN/GaN．HEMT中，有一種技術被提出，在其中，常-關是藉由額外地形成一導電p-型GaN層於該閘極電極與該主動區域(active region)之間來偏移位於該閘極電極正下方的2DEG來被實現。見，例如，日本早期公開專利公告第2007-19309號。
圖1描繪前述之習知技術之AlGaN/GaN．HEMT的示意結構。在該AlGaN/GaN．HEMT中，一核心層是形成在一基 體上，一由i-GaN製成的電子轉移層101(例如，一刻意未摻雜層)是形成於它上面，而一由i-AlGaN製成的電子供應層102是形成於它上面。該2DEG被產生在該電子轉移層101之與該電子供應層102的界面附近。一p-型GaN層103是形成在該電子供應層102上，而一閘極電極104是形成在它上面。在該電子供應層102上，一源極電極105與一汲極電極106是形成在該閘極電極104(例如，一p-型GaN層103)的兩側。
當一電壓未被施加到該閘極電極104時，電洞是位在該p-型GaN層103內於其之下部份處(例如，在該p-型GaN層103之與電子供應層102的界面附近)。電子是被該等電洞吸引而且是被感應在該電子轉移層101之與該電子供應層102的界面附近。據此，閘極電壓Vg被開啟。如上所述，有一個問題是該常-關被抑制，而因此，臨界電壓不會被增升。
發明概要
本發明是被作成來解決前述的問題，而本發明之目的是為提供一種具有相當簡單之結構之既無在耐受電壓上之退化也無運作不穩定性，且得到適足大之臨界電壓的高可靠高耐受電壓化合物半導體裝置，及其製造方法。
一種化合物半導體裝置的特徵包括：一第一化合物半導體層、一形成於該第一化合物半導體層之上側上且具有一比該第一化合物半導體層之帶隙大之帶隙的第二化合物半導體層、一形成於該第二化合物半導體層之上側上的p-型第三化合物半導體層、一透過該第三化合物半導體層來形成於該第二 化合物半導體層之上側上的電極、一被形成俾可在該第二化合物半導體層之上側與該第三化合物半導體層成接觸並具有一比該第二化合物半導體層之帶隙小之帶隙的第四化合物半導體層、及一被形成俾可在該第四化合物半導體層之上側與該第三化合物半導體成接觸並具有一比該第四化合物半導體層之帶隙大之帶隙的第五化合物半導體層。
一種製造化合物半導體裝置之方法的特徵包括：一個形成一具有一比一第一化合物半導體層之帶隙大之帶隙的第二化合物半導體層於該第一化合物半導體之上側上的製程、一個形成一p-型第三化合物半導體層於該第二化合物半導體層之上側上的製程、一個透過該第三化合物半導體層來形成一電極於該第二化合物半導體層之上側上的製程、一個形成一具有一比該第二化合物半導體層之帶隙小之帶隙的第四化合物半導體層俾可在該第二化合物半導體層之上側與該第三化合物半導體層成接觸的製程、及一個形成一具有一比該第四化合物半導體層之帶隙大之帶隙的第五化合物半導體層俾可在該第四化合物半導體之上側與該第三化合物半導體層成接觸的製程。
1‧‧‧SiC基體
2‧‧‧緩衝層
3‧‧‧電子轉移層
4‧‧‧電子供應層
5‧‧‧p-型GaN層
5a‧‧‧p-型GaN層
6‧‧‧i-GaN層
7‧‧‧i-AlGaN層
8‧‧‧源極電極
8a‧‧‧電極凹坑
9‧‧‧汲極電極
9a‧‧‧電極凹坑
10‧‧‧光罩層
11‧‧‧閘極電極
21‧‧‧i-GaN層
22‧‧‧p-型GaN層
31‧‧‧AlN層
41‧‧‧i-GaN層
41a‧‧‧i-GaN層
42‧‧‧i-AlGaN層
42a‧‧‧i-AlGaN層
43‧‧‧連接電極
51‧‧‧高-電壓初級側電路
52‧‧‧低-電壓次級側電路
53‧‧‧變壓器
54‧‧‧交流電源
55‧‧‧橋式整流器電路
56a‧‧‧切換裝置
56b‧‧‧切換裝置
56c‧‧‧切換裝置
56d‧‧‧切換裝置
56e‧‧‧切換裝置
57a‧‧‧切換裝置
57b‧‧‧切換裝置
57c‧‧‧切換裝置
61‧‧‧數位預失真電路
62a‧‧‧混合器
62b‧‧‧混合器
63‧‧‧功率放大器
101‧‧‧電子轉移層
102‧‧‧電子供應層
103‧‧‧p-型GaN層
104‧‧‧閘極電極
圖1是為一描繪一習知AlGaN/GaN．HEMT之示意結構的示意橫截面圖。
圖2A-2C是為依製程順序描繪一第一範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖3A-3B是為接續圖2依製程順序描繪描繪該第一 範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖4是為一描繪該第一範例實施例之AlGaN/GaN．HEMT之每一化合物半導體層的示意橫截面圖。
圖5是為一描繪該第一範例實施例之AlGaN/GaN．HEMT之每一化合物半導體層之帶隙的特性圖；圖6是為一用於描述該第一範例實施例之AlGaN/GaN．HEMT之功能的示意橫截面圖。
圖7A-7B是為描繪根據該第一範例實施例之AlGaN/GaN．HEMT與在比較範例中之AlGaN/GaN．HEMT之比較在閘極電壓Vd與汲極電流Id之間之關係的特性圖。
圖8A-8C是為依製程順序描繪一第二範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖9A-9B是為接續圖8依製程順序描繪該第二範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖10A-10C是為依製程順序描繪一第三範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖11A-圖11B是為接續圖10描繪該第三範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖12A-12C是為依製程順序描繪一第四範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖13A-13C是為接續圖12依製程順序描繪該第四範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
圖14是為一描繪該第四範例實施例之電源供應器之示意結構的連接圖。
圖15是為一描繪一第五實施例之一高頻放大器之示意結構的連接圖。
較佳實施例之詳細說明
(第一範例實施例)
本實施例揭露由氮化物半導體形成的AlGaN/GaN．HEMT作為一化合物半導體裝置。圖2和3是為依製程順序描繪一第一範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
如在圖2A中所示，一緩衝層2、一電子轉移層3、一電子供應層4、與一p-型GaN層5是依序形成在，例如，一作為一長成基體的SiC基體1上。作為該長成基體，例如，一Si基體、一藍寶石基體、一GaAs基體、與一GaN基體是可以被使用替代該SiC基體。此外，就該基體的傳導性而言，該基體是半-絕緣或者是導電是不重要。
具體地，後面之化合物半導體中之每一者是藉由使用，例如，金屬有機氣相磊晶(MOVPE)法在減壓大氣(reduced pressure atmosphere)下被長成在一SiC基體1上。諸如，例如，分子束磊晶(MBE)法般的其他方法是可以被使用替代該MOVPE法。在該SiC基體1上，一具備大約100nm之厚度的AlN層、一具備大約3μm之厚度的i-GaN層、一具備大約20nm之厚度的i-AlGaN層、與一具有大約80nm之厚度的p-GaN層是被依序長成。據此，該緩衝層2、該電子轉移層3、該電子供應層4、與該p-型GaN層5是被形成。
該緩衝層2變成一核心層，而一AlGaN層是可以被使用替代該AlN層，或者一GaN層是可以藉由低溫長成製程來被長成。該電子供應層4是由具有，例如，0.2之Al成分比率的Al0.2Ga0.8N製成。一n-型AlGaN(n-AlGan)層是可以被形成替代該i-AlGaN層。一p-型AlGaN層是可以被形成替代一p-型GaN層5。一間隙子層是可以被形成在該電子轉移層3與該電子供應層4之間作為一中間層。
至於AlN層的長成條件，由三甲基鋁(TMAl)氣體與氨(NH3)氣體形成的混合氣體是被使用作為一原料氣體。至於GaN層的長成條件，由三甲基鎵(TMG)氣體與NH3氣體形成的混合氣體是被使用作為一原料氣體。至於AlGaN層的長成條件，由TMA氣體、TMG氣體、與NH3氣體形成的混合氣體是被使用作為一原料氣體。端視要被長成的化合物半導體層而定，作為一Al源之三甲基鋁氣體與作為一Ga源之三甲基鎵氣體之供應的存在/缺席以及流動速率是被適當地設定。作為共同原料之氨氣體的流動速率是被設定為大約100ccm到10LM。此外，長成壓力是大約為50Torr到300Torr，而長成溫度是被設定大約為1,000℃到1,200℃。
當該電子供應層4是由n-AlGaN形成時，例如，包括作為n-型雜質之Si的SiH4氣體是以一預定流動速率被加入至該原料氣體，俾可把Si摻雜至AlGaN。Si的摻雜濃度是設定為大約1 x 1018/cm3到大約1 x 1020/cm3，例如，大約5 x 1018/cm3。
當該p-型GaN層5是被形成時，例如，包括，例如，作為p-型雜質之Mg離子的環戊二烯基鎂 (cyclopentadienylmagnesium)(CpMg)氣體會被採用，俾可把Mg離子摻雜至GaN。Mg離子的摻雜濃度是設定為大約1 x 1018/cm3到大約1 x 1020/cm3，例如，大約5 x 1018/cm3。其後，該等摻雜Mg離子是藉由把該p-GaN經歷，例如，在800℃下的退火處理大約20分鐘來被激活。
隨後，如在圖2B中所示，該p-型GaN層5被蝕刻。具體地，一光阻是施加到該p-型GaN層5上，而藉由使用一預定光罩，UV線是照射到一個除了一閘極電極形成預定區域之外的部份。據此，一光阻光罩被形成，它以光阻覆蓋該p-型GaN層5的閘極電極形成預定區域。該p-型GaN層5是藉由使用該光阻光罩，以及使用一Cl2-基蝕刻氣體來被乾蝕刻。據此，該p-型GaN層5是僅餘留在該閘極電極形成預定區域。餘留的p-型GaN層5是被界定為一p-型GaN層5a。該光阻光罩是藉一灰化處理或一化學處理來被移除。
隨後，如在圖2C中所示，一i-GaN層6與一i-AlGaN層7是依序地形成於一電子供應層4上位於該p-型GaN層5a的兩側。具體地，一預定光阻光罩是首先被形成，而且例如，SiO2是藉，例如，CVD法來被沉積在它上面，俾可形成一個覆蓋該p-型GaN層5a之頂部的光罩層10。隨後，具有大約10nm之厚度的i-GaN和具有大約10nm之厚度的i-AlGaN是藉該MOVPE法在一減壓大氣下被依序地長成於該電子供應層4上。據此，一i-GaN層6與一i-AlGaN層7被形成。該i-AlGaN層7是由具有，例如，0.2之Al成分比率的i-Al0.2Ga0.8N製成。該光罩層10是藉，例如，化學處理來被移除。
隨後，一裝置隔離結構被形成。具體地，例如，氬(Ar)是被植入至一位於該SiC基體1之上側的裝置隔離區域。據此，該裝置隔離結構是形成在該i-AlGaN層7、該i-GaN層6、該電子供應層4、與該電子轉移層3的表面層部份。藉著該裝置隔離結構，一主動區域是被界定在該i-AlGaN層7上。或者，該裝置隔離可以利用，例如，一STI(淺溝渠隔離)法替代前述的植入方法來被執行。
隨後，如在圖3A中所示，一源極電極8與一汲極電極9被形成。具體地，電極凹坑8a和9a是首先形成在位於該i-AlGaN層7之表面之供源極電極與汲極電極用的電極形成預定位置。一光阻是施加在它的整個表面上。該光阻是以光刻法製程加工而開孔是形成在該光阻，該等開孔露出該i-AlGaN層7之對應於該等電極形成預定位置的表面。藉著以上的製程，一個具有該等開孔的光阻光罩被形成。
使用該光阻光罩，該i-GaN層6與該i-AlGaN層7的電極形成預定位置是被乾蝕刻及移除直到該電子供應層4的表面被露出為止。結果，該等電極凹坑8a和9a被形成，它們露出該電子供應層4之表面之電極形成預定位置。例如，Cl2氣體是可以被使用作為蝕刻氣體。與此同時，該等電極凹坑8a和9a是可以藉蝕刻到該i-AlGaN層7的中間來被形成，或者是可以藉由蝕刻超過該電子供應層4的表面來被形成。該光阻光罩是藉著，例如，灰化處理來被移除。
一用於形成該源極電極與該汲極電極的光阻光罩是被形成。在這裡，例如，一適於蒸氣沉積法與剝離法之具備一 屋簷結構的雙-層光阻是被使用。這光阻是施加在它的整個表面上，而用於露出該等電極凹坑8a和9a的開孔是被形成。藉著以上的製程，一個具有該等開孔的光阻光罩是被形成。
使用該光阻光罩，例如，一Ti/Al層是藉，例如，蒸氣沉積法來被沉積在該包括該等用於露出電極凹坑8a和9a之開孔的光阻光罩上作為電極材料。Ti層的厚度是設定為大約20nm，而Al層的厚度是設定為大約200nm。該光阻光罩與沉積在它上面的Ti/Al層是藉，例如，剝離法來被移除。其後，該SiC基體1是，例如，在一氮大氣下於大約400℃至1,000℃，例如，大約550℃的溫度下被熱處理，俾可使餘下的Ti/Al層與該電子供應層4成歐姆接觸。只要歐姆接觸能夠藉Ti/Al的電子供應層4來被得到，熱處理不會是必要的。藉著以上製程，該源極電極8和該汲極電極9被形成以致於該等電子凹坑8a和9a是由該電極材料的一部份埋藏。
隨後，如在圖3B中所示，一閘極電極11被形成。具體地，一用於形成該閘極電極的光罩是首先被形成。在這裡，例如，一SiN層是藉，例如，CVD法來被沉積在其之整個表面上，而乾蝕刻是藉由使用，例如，CF4氣體來被執行，俾可在該SiN層形成該等露出該p-型GaN層5a之頂部的開孔。藉著以上的製程，一個具有該等開孔的光罩是被形成。
使用該光罩，例如，Ni/Au層是藉，例如，蒸氣沉積法來被沉積在包括該等用於露出該p-型GaN層5a之頂部之開孔之內部的光罩上。該Ni層的厚度是設定為大約30nm，而該Au層的厚度是設定為大約400nm。該光罩以及沉積在它上面的 Ni/Au層是藉著，例如，剝離法來被移除。在沒有被移除之下，該光罩也可以被使用作為一保護薄膜。藉著以上的製程，一閘極電極11是被形成在該p-型GaN層5a上。
其後，經歷諸如形成一中間層電介質(interlayer dielectric)、形成連接到該源極電極8、該汲極電極9、與該閘極電極11之導線、形成該上層之鈍化薄膜、與形成一露出到其之最外表面之連接電極般的各種製程，本實施例的AlGaN/GaN．HEMT是被形成。
在本實施例的AlGaN/GaN．HEMT中，每一化合物半導體層的帶隙具有特性。圖4對應於圖3B，而且是為一描繪本實施例之AlGaN/GaN．HEMT之每一化合物半導體層的示意橫截面圖。圖5是為一描繪本實施例之AlGaN/GaN．HEMT之每一化合物半導體層之帶隙的特性圖，而且是對應於沿著由被顯示於左邊之箭頭L所表示之虛線的橫截面。
在圖3B中的該電子轉移層3、該電子供應層4、該i-GaN層6、與該i-AlGaN層7是為在圖4中之第一層、第二層、第三層、與第四層的具體範例。與此同時，在圖5中的帶隙是藉由使用該第二層之電子供應層4是由i-Al0.3Ga0.7N形成具有20nm之厚度、該第三層之i-GaN層6具有20nm之厚度、該第四層之i-AlGaN層7是由i-Al0.15Ga0.85N形成具有5nm之厚度、與該p-型GaN層5a具有60nm之厚度的模擬來被計算出來。BG1、BG2、BG3、和BG4，其是為該第一層、該第二層、該第三層、與該第四層的帶隙，滿足後面的關係。
BG2>BG1 (1)
此外，BG2>BG3 (2)
此外，BG4>BG3 (3)
產生二維電子氣(2DEG)來滿足方程式(1)的關係變成是必要的。即，在該HEMT的運作期間，該2DEG發生在該電子轉移層3之與該電子供應層4的界面附近(例如，在具有一中間層的情況中即為該中間層)。該2DEG是基於在該電子轉移層3(例如，一GaN層)之化合物半導體與該電子供應層4(例如，一AlGaN層)之化合物半導體之間的晶格常數來被產生。如在圖5中所示，可以見到的是，高濃度的2DEG(n/cm3)是被產生在該電子轉移層3與該電子供應層4的界面附近俾可滿足方程式(1)的關係。
產生電洞在該電子供應層4與該i-GaN層6之間的界面來滿足方程式(2)與(3)的關係變成是必要的。如在圖6中所示，這表示累積在該p-型GaN層5a之下部的電洞通過在該電子供應層4與該i-GaN層6之間的界面附近，並且流到該源極電極8。如在圖5中所示，可以見到的是，相當高濃度的電洞是出現在該電子供應層4與該i-GaN層6之間的界面附近俾可滿足方程式(2)和(3)的關係。
在本實施例的AlGaN/GaN．HEMT中，該第一層、該第二層、該第三層、與該第四層滿足方程式(1)、(2)、和(3)的關係。據此，該第一至第四層是不被限定為在圖2和3中所示的化合物半導體層。例如，作為該第三層，是有可能使用一具有一小於電子供應層4之Al成分比率(例如，在圖3B之範例中為0.2，而在圖4之範例中為0.3)之Al成分比率以及具有一小於 i-AlGaN層7之Al成分比率(例如在圖3B的範例中為0.2，而在圖4之範例中是為0.15)之成分比率的AlGaN層代替該i-GaN層6。例如，具有0.05之Al成分比率的Al0.05Ga0.95N是可以考慮。使用p-型或n-型GaN層代替該i-GaN層6也是適合的。作為該第四層，例如，AlN層可以被使用代替該i-AlGaN層7。
圖7是為一根據本實施例之AlGaN/GaN．HEMT與在比較範例中之AlGaN/GaN．HEMT之比較描繪在一閘極電壓Vd與汲極電流Id之間之關係的特性圖。圖7A是為作為比較範例之在圖1中所示之AlGaN/GaN．HEMT的特性圖，而圖7B是為本實施例之AlGaN/GaN．HEMT的特性圖。
在比較範例中，可以見到的是，當一電壓未被施加到該閘極電極時，由於電洞在該p-型GaN層中的局部化，該常-開狀態在一個相等於或者小於該臨界電壓的值下變成作動。相對地，在本實施例中，由於電洞在該p-型GaN層中的無局部化，該常-關狀態被實現。如上所述，在本實施例中，電洞在該p-型GaN層5a的局部化被解決而且一適足大的臨界電壓是被得到，藉此實現該常-關狀態。
再者，該i-AlGaN層7作用如電洞的障壁層，而因此電洞被抑制被捕陷於，例如，一鈍化薄膜，其是被薄膜-形成於該i-AlGaN層7上。據此，運作穩定性之因電洞變稀薄的問題是被解決。
如上所述，在本實施例中，要得到一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐 受電壓AlGaN/GaN．HEMT是有可能的。
(第二範例實施例)
本實施例以與在該第一範例實施例中之相同的形式揭示一種AlGaN/GaN．HEMT的結構及製造方法，但是與該第一範例實施例不同的地方是在於該i-GaN層在該電子供應層上的形成狀態是彼此不同。與此同時，相同的標號是用來標示與在該第一範例實施例中之那些相同的構成元件，而且其之詳細描述將會被省略。圖8和9是為依製程順序描繪一第二範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
首先，如在圖8A中所示，一緩衝層2、一電子轉移層3、一電子供應層4、一i-GaN層21、與一p-型GaN層5是依序形成在，例如，一作為一長成基體的SiC基體1上。具體地，後面的化合物半導體中之每一者是以MOVPE法在該等在該第一範例實施例中所述的長成條件下於一減壓大氣下被長成。
在該SiC基體1上，一具有大約100nm之厚度的AlN層、一具有大約3μm之厚度的i-GaN層、一具有大約20nm之厚度的i-AlGaN層、一具有大約10nm之厚度的i-GaN層，與一具有大約80nm之厚度的p-GaN層是被相繼地長成。在該AlN層的長成中，由TMAl氣體與NH3氣體形成的混合氣體是被使用作為原料氣體。在該i-GaN層的長成中，由TMG氣體與NH3氣體形成的混合氣體是被使用作為原料氣體。在該i-AlGaN層的長成中，由TMG氣體、TMAl氣體、與NH3氣體形成的混合氣體是被使用作為原料氣體。在該p-GaN層的長成中，由TMG氣體與NH3氣體形成的混合氣體是被使用作為原料氣體，而且例如， 包括，例如，作為p-型雜質之Mg離子的CpMg氣體是可以被採用。藉著以上的製程，該緩衝層2、該電子轉移層3、該電子供應層4、該i-GaN層21、與該p-型GaN層5是被形成。
隨後，如在圖8B中所示，該p-型GaN層5被蝕刻。具體地，一光阻被施加在該p-型GaN層5上，而UV射線是藉由使用一預定光罩來照射到一個除了一閘極電極形成預定區域之外的部份。結果，一光阻光罩被形成，其以光阻覆蓋該p-型GaN層5的閘極電極形成預定區域。該p-型GaN層5是藉由使用該光阻光罩，以及使用一Cl2-基蝕刻氣體來被乾蝕刻。結果，該p-型GaN層5僅餘留在該閘極電極形成預定區域。餘下的p-型GaN層5被界定為一p-型GaN層5a。該光阻光罩然後是藉著，例如，一灰化處理或一化學處理來被移除。
隨後，如在圖8C中所示，該AlGaN層7是形成在一i-GaN層21上於該p-型GaN層5a的兩側。具體地，一預定光阻光罩被形成，而且例如，SiO2是藉，例如，CVD法來被沉積在它上面，俾可形成一個覆蓋該p-型GaN層5a之頂部的光罩層10。隨後，具有大約10nm之厚度的i-AlGaN層是藉MOVPE法於一減壓大氣下被長成在該i-GaN層21上，形成一i-AlGaN層7。該i-AlGaN層7是由具有，例如，0.2之Al成分比率的i-Al0.2Ga0.8N製成。
在本實施例中，於該i-AlGaN層7的形成期間，被包含於該p-型GaN層5a中的該等Mg離子由於在該i-AlGaN層被長成時形成的高溫而是擴散到該i-GaN層21內位於下側處。結果，一個置於該i-GaN層21之p-型GaN層5a下的區域變成p-型， 而因此該區域變成一p-型GaN而且是與該p-型GaN層5a整合在一起。與該p-型GaN層整合在一起的該p-型GaN被界定為一p-型GaN層22。與此同時，可能有的情況是，僅該區域之一置於該i-GaN層21之p-型GaN層5a下方的部份是端視該p-型GaN層5a之Mg離子的擴散程度而定來變成p-型。該光罩層10是藉，例如，一化學處理來被移除。
隨後，一裝置隔離結構被形成。具體地，例如，氬(Ar)是被植入至一位於該SiC基體1之上側的裝置隔離區域內。結果，該裝置隔離結構是形成在該AlGaN層7、該i-GaN層21、該電子供應層4、與該電子轉移層3的表面層部份。藉著該裝置隔離結構，一主動區域是被界定在該i-AlGaN層7上。或者，該裝置隔離可以使用，例如，STI法代替前述的植入法來被執行。
隨後，如在圖9A中所示，一源極電極8和一汲極電極9是被形成。具體地，電極凹坑8a和9a是首先形成在該i-AlGaN層7之表面中之源極電極與汲極電極的電極形成預定位置。一光阻是施加到一個包括該i-AlGaN層7之表面的露出表面上。該光阻是藉光刻法製程來被加工而露出該i-AlGaN層7之對應於該等電極形成預定位置之表面的開孔是被形成在該光阻。藉著以上的製程，一個具有該等開孔的光阻光罩是被形成。
使用該光阻光罩，該i-AlGaN層7與該i-GaN層21的電極形成預定位置是被乾蝕刻以及移除直到該電子供應層4的表面被露出為止。結果，該等電極凹坑8a和9a被形成，其露出該電子供應層4之表面的電極形成預定位置。例如，Cl2氣體是可以被使用作為蝕刻氣體。與此同時，該等電極凹坑8a和9a是可 以藉蝕刻來被形成到該i-AlGaN層7的中間，或者是可以藉蝕刻來被形成超過該電子供應層4的表面。該光阻光罩是藉，例如，灰化處理來被移除。
一用於形成該源極電極與該汲極電極的光阻光罩是被形成。在這裡，例如，一個適於蒸氣沉積法與剝離法之具有一屋簷-結構的雙-層光阻是可以被使用。這光阻是施加在一個包括該AlGaN層7之表面的露出表面上，而用於露出該等電極凹坑8a和9a的開孔是被形成。藉著以上的製程，一個具有該等開孔的光阻光罩被形成。
使用這光阻光罩，例如，該Ti/Al層是藉，例如，蒸氣沉積法來被沉積於該包括該等露出該等電極凹坑8a和9a之開孔之內側部份的光阻光罩上作為電極材料。該Ti層的厚度是設定為大約20nm而該Al層的厚度是設定為大約200nm左右。該光阻光罩以及沉積在它上面的Ti/Al層是藉，例如，剝離法來被移除。其後，該SiC基體1是，例如，在氮大氣下，於大約400℃至1000℃，例如，大約550℃的溫度下被熱處理，俾可使餘下的Ti/Al層與該電子供應層4成歐姆接觸。只要歐姆接觸能夠藉Ti/Al層的電子供應層4來得到，熱處理可以是不需要的。藉著以上的製程，該源極電極8與該汲極電極9是被形成以致於該等電極凹坑8a和9a是由該電極材料的一部份埋藏。
隨後，如在圖9B中所示，一閘極電極11被形成。具體地，一用於形成該閘極電極的光罩是首先被形成。在這裡，例如，SiN是藉，例如，CVD法來被沉積於它的整個表面上，而乾蝕刻是藉著使用，例如，CF4氣體來被執行，俾可形成露 出該p-型GaN層22之頂部的開孔到SiN。藉著以上的製程，一個具有該等開孔的光罩是被形成。
使用該光罩，例如，一Ni/Au層是藉，例如，蒸法沉積法來被沉積在該包括該等露出該p-型GaN層22之頂部之開孔之內側的光罩上作為電極材料。該Ni層的厚度是設定為大約30nm而該Au層的厚度是設定為大約400nm。該光罩以及沉積在它上面的Ni/Au層是可以藉，例如，剝離法來被移除。在沒有被移除之下，該光罩也可以被使用作為一保護薄膜。藉著以上的製程，一閘極電極11被形成在該p-型GaN層22上。
其後，經歷諸如形成一中間層電介質、形成連接到該源極電極8、該汲極電極9、與該閘極電極11之導線、形成該上層之鈍化薄膜、與形成一被曝露於其之最外面之表面之連接電極般的各種製程，本實施例的AlGaN/GaN．HEMT是被形成。
如上所述，在本實施例中，要得到一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓AlGaN/GaN．HEMT是有可能的。
再者，在本實施例中，一i-GaN層21是形成在該電子供應層4與該p-型GaN層5之間。即，該i-GaN層21是出現在該p-型GaN層5的正下方。緣是，當要被界定為，例如，化合物半導體之再長成之形成i-AlGaN層7時於該p-型GaN層5的活化退火(activation annealing)期間，作用為一p-型雜質之Mg離子至該通道側(例如，電子供應層4側)的擴散是被停止在該i-GaN層21。結果，該等Mg離子被抑制被擴散至該電子供應層4與該電 子轉移層3內，藉此抑制由於作為p-型雜質之Mg離子的擴散而起之在導通電阻(Ron)上的增加。
(第三範例實施例)
本實施例是以與在該第一範例實施例中之相同的形式揭露一種AlGaN/GaN．HEMT的結構以及製造方法，但是與該第一範例實施例不同的地方是在於一AlN層是設置在一電子供應層與一p-型GaN層之間。與此同時，相同的標號是用來標示與在該第一範例實施例中之那些相同的構成元件，而且其之詳細描述將會被省略。圖10和11是為依製程順序描繪一第三範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
首先，如在圖10A中所示，一緩衝層2、一電子轉移層3、一電子供應層4、一AlN層31、與一p-型GaN層5是相繼地形成在，例如，一作用為一長成基體的SiC基體1上。具體地，後面之化合物半導體中的每一者是以MOVPE法在該等於該第一範例實施例中所述之長成條件下在一減壓大氣下被長成。或者，例如，一MBE法是可以被使用代替該MOVPE法。
在該SiC基體1上，一具有大約100nm之厚度的AlN層、一具有大約3μm之厚度的i-GaN層、一具有大約20nm之厚度的i-AlGaN層、一具有大約2nm之厚度的AlN層、與一具有大約80nm之厚度的p-GaN層是被相繼地長成。在該AlN層的長成中，由TMAl氣體與NH3氣體形成的混合氣體是被使用作為原料氣體。在該i-GaN層的長成中，由TMG氣體與NH3氣體形成的混合氣體是被使用作為原料氣體。在該i-AlGaN層的長成中，由TMG氣體、TMAl氣體與NH3氣體形成的混合氣體是被使用 作為原料氣體。在該p-GaN層的長成中，由TMG氣體與NH3氣體形成的混合氣體是被使用作為原料氣體，而且例如，包括，例如，作用為p-型雜質之Mg離子的CpMg氣體是可以被採用。藉著以上的製程，該緩衝層2、該電子轉移層3、該電子供應層4、該AlN層31、與該p-型GaN層5是被形成。
隨後，如在圖10B中所示，該p-型GaN層5被蝕刻。具體地，一光阻是施加到該p-型GaN層5上，而UV射線是藉由使用一預定光罩來照射到一個除了一閘極電極形成預定區域之下的部份。據此，一光阻光罩被形成，其覆蓋該p-型GaN層5的閘極電極形成預定區域。該p-型GaN層5是藉由使用該光阻光罩，以及使用一Cl2-基蝕刻氣體來被乾蝕刻。這時，該AlN層31作用為一蝕刻擋止器。據此，該p-型GaN層5僅餘留在該閘極電極形成預定區域。該餘下的p-型GaN層5被界定為一p-型GaN層5a。該光阻光罩是藉，例如，一灰化處理或一化學處理來被移除。
隨後，如在圖10C中所示，一i-GaN層6與一i-AlGaN層7是相繼地形成在一AlN層31上於該p-型GaN層5a的兩側。具體地，一預定光阻光罩是首先被形成，而且例如，一SiO2層是藉著，例如，CVD法來被沉積在它上面，俾可形成一個覆蓋該p-型GaN層5a之頂部的光罩層10。隨後，具有大約10nm之厚度的i-GaN層與具有10nm之厚度的i-AlGaN層是藉MOVPE法在一減壓大氣下相繼地長成在該AlN層31上。據此，一i-GaN層6與一i-AlGaN層7被形成。該i-AlGaN層7是由具有，例如，0.2之Al成分比率的i-Al0.2Ga0.8N製成。該光罩層10是藉著，例如， 一化學處理來被移除。
該AlN層31是為要被形成於作為第二層之範例之電子供應層4與p-型GaN層5a之間之第五層的範例。該第五層是為一具有一比該第三層之帶隙大之帶隙的化合物半導體層，而本實施例使用該具有比作為第三層之範例之該i-GaN層6之帶隙大之帶隙的AlN層31。
隨後，一裝置隔離結構是被形成。具體地，例如，氬(Ar)被植入至一裝置隔離區域內位於該SiC基體1的上側。結果，該裝置隔離結構是形成在該i-AlGaN層7、該i-GaN層6、該AlN層31、該電子供應層4、該電子轉移層3、該緩衝層2、與該SiC基體1的表面層部份。藉著該裝置隔離結構，一主動區域被界定在該i-AlGaN層7上。或者，該裝置隔離可以利用，例如，STI法代替前述的植入法來被執行。
隨後，如在圖11A中所示，一源極電極8和一汲極電極被形成。具體地，電極凹坑8a和9a是首先被形成在該i-AlGaN層7之表面中之源極電極和汲極電極的電極形成預定位置。一光阻是施加到一個包括該i-AlGaN層7之表面的露出表面上。該光阻是藉光刻法製程加工而開孔是形成在該光阻中，其露出該i-AlGaN層7之對應於電極形成預定位置的表面。藉著以上的製程，一個具有該等開孔的光阻光罩被形成。
使用這光阻光罩，該i-AlGaN層7、該i-GaN層6、與該AlN層31的電極形成預定位置是被乾蝕刻及被移除直到該電子供應層4的表面被露出為止。據此，該等電極凹坑8a和9a是被形成，其露出該電子供應層4之表面的電極形成預定位置。 例如，一Cl2氣體是被使用作為蝕刻氣體。與此同時，該等電極凹坑8a和9a是可以藉蝕刻來被形成到該i-AlGaN層7的中間，或者是可以藉蝕刻來被形成超過該電子供應層4的表面。該光阻光罩是藉，例如，灰化處理來被移除。
一個用於形成該源極電極與該汲極電極的光阻光罩是被形成。在這裡，例如，一適於蒸氣沉積法與剝離法之具有一屋簷-結構的雙-層光阻是被使用。這光阻是施加在一個包括該i-AlGaN層7之表面的露出表面上，而且用於露出該等電極凹坑8a和9a的開孔是被形成。藉著以上的製程，一個具有該等開孔的光阻光罩是被形成。
使用這光阻光罩，例如，該Ti/Al層是藉，例如，蒸氣沉積法來被沉積於該包括該等露出該等電極凹坑8a和9a之開孔之內側部份的光阻光罩上作為電極材料。該Ti層的厚度是設定為大約20nm，而該Al層的厚度是設定為大約200nm。該光阻光罩以及沉積在它上面的Ti/Al層是藉，例如，剝離法來被移除。其後，該SiC基體1是，例如，在氮大氣下於大約400℃至1000℃，例如，大約550℃的溫度下被熱處理，俾可使餘留的Ti/Al與電子供應層4成歐姆接觸。只要歐姆接觸能夠藉Ti/Al層的電子供應層4得到，該熱處理可以不是必需的。藉著以上的製程，該源極電極8和該汲極電極9是被形成以致於該等電極凹坑8a和9a是由該電極材料的一部份埋藏。
隨後，如在圖11B中所示，一閘極電極11被形成。具體地，一用於形成該閘極電極的光罩是首先被形成。在這裡，例如，該SiN層是藉，例如，CVD法來被沉積在其之整個表面 上，而乾蝕刻是藉由使用，例如，CF4氣體來被執行，俾可形成該等露出該p-型GaN層5a之頂部的開孔在SiN上。藉著以上的製程，一個具有該等開孔的光罩是被形成。
使用這光阻光罩，例如，Ni/Au層是藉，例如，蒸沉積法來被沉積在該包括該等用於露出該p-型GaN層5a之頂部之開孔之內側部份的光阻光罩上作為電極材料。該Ni層的厚度是設定為大約30nm，而該Au層的厚度是設定為大約400nm。該光罩以及沉積在它上面的Ni/Au層是藉，例如，剝離法來被移除。在沒有被移除之下，該光罩也可以被使用作為一保護薄膜。藉著以上的製程，一閘極電極11被形成在該p-型GaN層5a上。
其後，經歷諸如形成一中間層電介質、形成連接到該源極電極8、該汲極電極9、與該閘極電極11之導線、形成該上層的鈍化薄膜、與形成一被曝露於在最外側之表面上之連接電極般的各種製程，本實施例的AlGaN/GaN．HEMT是被形成。
如上所述，在本實施例中，要得到一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓AlGaN/GaN．HEMT是有可能的。
再者，在本實施例中，該AlN層31是形成在該電子供應層4與該p-型GaN層5a之間。即，該AlN層31是出現在該p-型GaN層5的正下方。緣是，當要被界定為，例如，化合物半導體之再長成之形成i-GaN層6與i-AlGaN層7時於形成該p-型GaN層5之時的活化退火期間，作用為一p-型雜質之Mg離子至 該通道側(例如，電子供應層4側)的擴散是被停止在該AlN層31。據此，該等Mg離子被抑制被擴散至該電子供應層4與該電子轉移層3內，藉此抑制由於作為p-型雜質之Mg離子的擴散而起之在導通電阻(Ron)上的增加。
再者，在本實施例中，當該p-型GaN層5被蝕刻時，該AlN層31作用為一蝕刻擋止器層，藉此使得要高精準地製造一裝置是有可能的。
(第四範例實施例)
本實施例是以與在該第一範例實施例中之相同的形式揭露一種AlGaN/GaN．HEMT的結構以及製造方法，但是與該第一範例實施例不同的地方是在於該i-GaN層與該i-AlGaN層在該電子供應層上的形成狀態是彼此不同。與此同時，相同的標號是用來標示與在該第一範例實施例中之那些相同的構成元件，而且其之詳細描述將會被省略。圖12和13是為依製程順序描繪一第四範例實施例之AlGaN/GaN．HEMT之製造方法的示意橫截面圖。
如同在圖2A之第一範例實施例中之相同的形式，一緩衝層2、一電子轉移層3、一電子供應層4、與一p-型GaN層5是相繼地形成在，例如，一作用為一長成基體的SiC基體1上。於這階段的形狀是被描繪在圖12A中。隨後，如同在圖2B之第一範例實施例中之相同的形式，該p-型GaN層5被乾蝕刻，而且是被界定為該p-型GaN層5a。在這階段的形狀是被描繪在圖12B中。
隨後，如在圖12C中所示，一i-GaN層41與一i-AlGaN 層42是相繼地形成在一電子供應層4上位於該p-型GaN層5a的兩側。具體地，一預定光阻光罩是首先被形成，而例如，SiO2是藉，例如，CVD法來被沉積在它上面，俾可形成一個覆蓋該p-型GaN層5a之頂部的光罩層10。隨後，具有大約10nm之厚度的i-GaN層與具有大約10nm之厚度的i-AlGaN層是藉MOVPE法在一減壓大氣下相繼地被長成在該電子供應層4上。結果，一i-GaN層41與一i-AlGaN層42被形成。該i-AlGaN層42是由具有，例如，0.2之Al成分比率的i-Al0.2Ga0.8N製成。該光罩層10可以是藉著，例如，一化學處理來被移除。
隨後，如在圖13A中所示，該i-GaN層41與該i-AlGaN層42是被蝕刻。具體地，一光阻是施加到其之整個表面上，該光阻然後是由光刻法製程加工，而因此一光阻光罩是被形成，其覆蓋該AlGaN層42的一預定部份。該i-AlGaN層42與該i-GaN層41是藉由使用該光阻光罩，以及使用一氯-基氣體(例如，CF4氣體)來被乾蝕刻。據此，該i-GaN層41與該i-AlGaN層42被留下，俾可與僅在p-型GaN層5a之源極電極形成預定位置側之p-型GaN層5a的一側成接觸。餘下的i-GaN層41與i-AlGaN層42是被界定為i-GaN層41a與i-AlGaN層42a。該光阻光罩是藉，例如，灰化處理或化學處理來被移除。
隨後，一裝置隔離結構是被形成。具體地，例如，氬(Ar)離子是被植入至一裝置隔離區域內位於該SiC基體1的上側。結果，該裝置隔離結構是形成在該i-AlGaN層42、該i-GaN層41、該電子供應層4、與該電子轉移層3的表面層部份。藉著該裝置隔離結構，一主動區域被界定在該i-AlGaN層42上。或 者，該裝置隔離可以利用，例如，STI法代替前述的植入法來被執行。
隨後，一源極電極8與一汲極電極9是形成如在圖13B中所示。具體地，一用於形成該源極電極和該汲極電極的光阻光罩是首先被形成。在這裡，例如，一個適於蒸氣沉積法與剝離法之具有一屋簷結構的雙-層光阻是被使用。該光阻是施加到其之整個表面上，而露出該電子供應層4之表面之源極電極和汲極電極之電極形成預定位置的每一開孔是被形成。藉著以上的製程，一個具有該等開孔的光阻光罩是被形成。
使用這光阻光罩，例如，該Ti/Al層是藉，例如，蒸氣沉積法來被沉積於該包括用於露出該等電極形成預定位置之每一開孔之內側部份的光阻光罩上作為電極材料。該Ti層的厚度是設定為大約20nm，而該Al層的厚度是設定為大約200nm。該光阻光罩以及被沉積在它上面的Ti/Al層是藉，例如，剝離法來被移除。其後，該SiC基體1是，例如，在氮大氣下於大約400℃至1,000℃，例如，大約550℃的溫度下被熱處理，俾可使餘留的Ti/Al層與電子供應層4成歐姆接觸。只要歐姆接觸能夠藉Ti/Al層的電子供應層4得到，該熱處理可以不是必需的。藉著以上的製程，一源極電極8和一汲極電極9是被形成。在這裡，該源極電極可以被形成與該i-GaN層41和該i-AlGaN層42分隔。
隨後，如在圖13C中所示，一閘極電極11和一連接電極43是被形成。具體地，一用於形成該閘極電極和該連接電極的光罩是首先被形成。在這裡，例如，SiN是藉，例如，CVD 法來被沉積在其之整個表面上，而乾蝕刻是藉由使用，例如，CF4氣體來被執行，俾可形成露出該i-AlGaN層42之頂部與該p-型GaN層5a之頂部之一部份的開孔在SiN上。藉著以上的製程，一個具有該等開孔的光罩是被形成。
使用這光罩，例如，該Ni/Au層是藉，例如，蒸法沉積法來被沉積在該包括該等用於露出該p-型GaN層5a之頂部之開孔之內側部份與該等用於露出該i-AlGaN層42之頂部之一部份之開孔之內側部份的光罩上作為電極材料。該Ni層的厚度是設定為大約30nm，而該Au層的厚度是設定為大約400nm。該光罩以及沉積在它上面的Ni/Au層是藉，例如，剝離法來被移除。在沒有被移除之下，該光罩也可以被使用作為一保護薄膜。藉著以上的製程，一閘極電極11是被形成在該p-型GaN層5a上，而一電氣地連接至該i-AlGaN層42的連接電極43是形成在該i-AlGaN層42的頂部上。
其後，經歷諸如形成一中間層電介質、形成連接到該源極電極8、該汲極電極9、該閘極電極11與該連接電極43之導線、形成該上層的保護薄膜、與形成一被曝露於其之最外側表面之連接電極般的各種製程，本實施例的AlGaN/GaN．HEMT是被形成。在本實施例中，該連接電極43是電氣地連接至該源極電極8並且是一起接地，如在圖13C中所示。
如上所述，在本實施例中，要得到一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓AlGaN/GaN．HEMT是有可能的。
(第四範例實施例)
本實施例揭露一種應用從該第一至第三範例實施例中選擇出來之一種AlGaN/GaN．HEMT的電源供應器。圖14是為一描繪一第四範例實施例之電源供應器之示意架構的連接圖。
本實施例的電源供應器是被構築包括一高-電壓初級側電路51、一低-電壓次級側電路52、及一置於該初級側電路51與該次級側電路52之間的變壓器53。
該初級側電路51包括一交流電源54、一個所謂的橋式整流器電路55、及數個切換裝置56a,56b,56c,和56d(例如，四個切換裝置)。此外，該橋式整流器電路55具有一切換裝置56e。該次級側電路52包括數個切換裝置57a,57b,和57c(例如，三個切換裝置)。
在本實施例中，該初級側電路51的切換元件56a,56b,56c,56d,和56e是由從該第一至第三範例實施例中選擇出來的一種AlGaN/GaN．HEMT製成。
與此同時，該次級側電路52的切換元件57a,57b,和57c是由使用矽之尋常MIS．FET製成。
在本實施例中，一高可靠高耐受電壓AlGaN/GaN．HEMT是被應用到一高-電壓電路，在其中，該具有一相當簡單之結構的AlGaN/GaN．HEMT在耐受電壓上既不退化也無運作不穩定，而且得到適足大的臨界電壓，而因此確實實現常-關狀態。結果，一個具有高功率的高可靠電源供應器電路是被實現。
(第五實施例)
本實施例中揭露一種應用從該第一至第三範例實施例中選擇出來之一種AlGaN/GaN．HEMT的高頻放大器。圖15是為一描繪一第五實施例之高頻放大器之示意架構的連接圖。
本實施例的高頻放大器包括一數位預失真電路61、混合器62a和62b、及一功率放大器63。該數位預失真電路61補償輸入訊號的非線性應變(strains)。該混合器62a把其之非線性應變已被補償的輸入訊號與AC訊號混合。該功率放大器63把與AC訊號混合的輸入訊號放大，並且具有從該第一至第三範例實施例中選擇出來之一種AlGaN/GaN．HEMT。與此同時，圖15描繪一種架構，在其中，藉著，例如，切換該開關，於輸出側的訊號可以藉由混合器62b來與AC訊號混合，並且被發送到該數位預失真電路61。
在本實施例中，一高可靠高耐受電壓AlGaN/GaN．HEMT是被應用到一高頻放大器，在其中，該具有一相當簡單之結構的AlGaN/GaN．HEMT在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態。結果，一具有高耐受電壓的高可靠高頻放大器是被實現。
(其他實施例)
該第一至第五實施例是以AlGaN/GaN．HEMT作為化合物半導體裝置的例證。關於化合物半導體裝置，除了該AlGaN/GaN．HEMT之外，後面的HEMT是可被應用。
HEMT的另一範例1
本範例揭露一InAlN/GaN．HEMT作為化合物半導體裝置。InAlN與GaN是為化合物半導體，它們的晶格常數由於它們的成分而能夠被作成彼此接近。在這情況中，於前述的第一至第五實施例中，作用如化合物半導體之第一層的該電子轉移層是由i-GaN形成，而作用如其之第二層的該電子供應層是由i-InAlN形成。此外，該第三層與該第四層(及該第五層)是被適當地形成俾可同時地滿足前述的方程式(1)、(2)、和(3)。在這情況中，壓電極化幾乎沒有發生，而因此二維電子氣主要是由於InAlN的自發性極化而產生。
根據本範例，與以上所述的AlGaN/GaN．HEMT相似，一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓InAlN/GaN．HEMT是被實現。
HEMT的另一範例2
本範例揭露一InAlGaN/GaN．HEMT作為化合物半導體裝置。GaN與InAlGaN是為化合物半導體，其中，由於它們的成分，InAlGaN具有比GaN較小的晶格常。在這情況中，於前述的第一至第五實施例中，作為該化合物半導體之第一層的該電子轉移層是由i-GaN形成，而作為其之第二層的該電子供應層是由i-InAlGaN形成。此外，該第三層與該第四層(及該第五層)是被適當地形成俾可同時地滿足前述的方程式(1)、(2)、和(3)。
根據本範例，與在以上所述的AlGaN/GaN．HEMT相似，一具有一相當簡單結構之在耐受電壓上既不退化也沒有 運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓InAlGaN/GaN．HEMT是被實現。
根據各種前述特徵，一具有一相當簡單結構之在耐受電壓上既不退化也沒有運作不穩定性，並得到適足大之臨界電壓，而因此確實實現常-關狀態之高可靠高耐受電壓化合物半導體裝置是被實現。
1‧‧‧SiC基體
2‧‧‧緩衝層
3‧‧‧電子轉移層
4‧‧‧電子供應層
5a‧‧‧p-型GaN層
6‧‧‧i-GaN層
7‧‧‧i-AlGaN層
8‧‧‧源極電極
9‧‧‧汲極電極
11‧‧‧閘極電極
2DEG‧‧‧二維電子氣

Claims (16)

  1. 一種化合物半導體裝置，包含：一第一化合物半導體層；一第二化合物半導體層係形成在該第一化合物半導體層之上側上，並具有一個比該第一化合物半導體層之帶隙大的帶隙；一形成在該第二化合物半導體層之上側上的p-型第三化合物半導體層；一透過該第三化合物半導體層來形成於該第二化合物半導體層之上側上的電極；一第四化合物半導體層係形成俾可在該第二化合物半導體層之上側與該第三化合物半導體層接觸，且該第四化合物半導體層具有一比該第二化合物半導體層之帶隙小的帶隙；及一第五化合物半導體層係形成俾可在該第四化合物半導體層之上側與該第三化合物半導體層接觸，且該第五化合物半導體層具有一比該第四化合物半導體層之帶隙大的帶隙。
  2. 如請求項1之化合物半導體裝置，其中，該第四化合物半導體層與該第五化合物半導體層是形成在該第三化合物半導體層的側表面。
  3. 如請求項2之化合物半導體裝置，更包含一第六化合物半導體層係形成在該第二化合物半 導體層與該第三化合物半導體層之間，且具有一比該第四化合物半導體層之帶隙大的帶隙。
  4. 如請求項1之化合物半導體裝置，其中，該第四化合物半導體層是形成在該第二化合物半導體層與該第三化合物半導體層之間，且該第五化合物半導體層是形成在該第三化合物半導體層的側表面。
  5. 如請求項4之化合物半導體裝置，其中，該第四化合物半導體層的一部份或全部在一該第四化合物半導體層置於該第三化合物半導體層下方的區域中變成p-型。
  6. 如請求項1之化合物半導體裝置，其中，該第四化合物半導體層與該第五化合物半導體層僅形成在該第三化合物半導體層的一側表面。
  7. 如請求項6之化合物半導體裝置，更包含：一連接電極係電氣連接至該第五化合物半導體層。
  8. 一種用於製造化合物半導體裝置之方法，該方法包含：提供一具有一帶隙的第一化合物半導體層；在該第一化合物半導體層的上側上，形成一具有一比該第一化合物半導體層之帶隙大之帶隙的第二化合物半導體層；形成一p-型第三化合物半導體層於該第二化合物半導體層的上側上；透過該第三化合物半導體層來形成一電極在該第二化合物半導體層的上側上；形成一具有一比該第二化合物半導體層之帶隙小 之帶隙的第四化合物半導體層俾可在該第二化合物半導體層的上側與該第三化合物半導體層接觸；及形成一具有一比該第四化合物半導體層之帶隙大之帶隙的第五化合物半導體層俾可在該第四化合物半導體層的上側與該第三化合物半導體層接觸。
  9. 如請求項8之方法，其中，該第四化合物半導體層與該第五化合物半導體層是形成在該第三化合物半導體層的側表面。
  10. 如請求項9之方法，更包含：形成一具有一比該第四化合物半導體層之帶隙大之帶隙的第六化合物半導體層於該第二化合物半導體層與該第三化合物半導體層之間。
  11. 如請求項8之方法，其中，該第四化合物半導體層是形成在該第二化合物半導體層與該第三化合物半導體層之間，且該第五化合物半導體層是形成在該第三化合物半導體層的側表面。
  12. 如請求項11之方法，其中，該第四化合物半導體層的一部份或全部在一該第四化合物半導體層置於該第三化合物半導體層下方的區域中變成p-型。
  13. 如請求項8之方法，其中，該第四化合物半導體層與該第五化合物半導體層僅形成在該第三化合物半導體層的一側表面。
  14. 如請求項13之方法，更包含：形成一連接電極於該第五化合物半導體層上。
  15. 一種電源供應器電路，包含：一變壓器，及跨接該變壓器的一低-電壓電路與一高-電壓電路，其中，該高-電壓電路具有一電晶體，且該電晶體包含：一第一化合物半導體層；一第二化合物半導體層係形成在該第一化合物半導體層之上側上，並具有一個比該第一化合物半導體層之帶隙大之帶隙；一形成在該第二化合物半導體層之上側上的導電p-型第三化合物半導體層；一透過該第三化合物半導體層來形成於該第二化合物半導體層之上側上的電極；一第四化合物半導體層係形成俾可在該第二化合物半導體層之上側與該第三化合物半導體層接觸，且該第四化合物半導體層具有一比該第二化合物半導體層之帶隙小的帶隙；及一第五化合物半導體層係形成俾可在該第四化合物半導體層之上側與該第三化合物半導體層接觸，且該第五化合物半導體層具有一比該第四化合物半導體層之帶隙大的帶隙。
  16. 一種放大並輸出一高頻電壓輸入之高頻放大器，該高頻放大器包含：一電晶體，其中，該電晶體包含： 一第一化合物半導體層；一第二化合物半導體層係形成在該第一化合物半導體層之上側上，並具有一個比該第一化合物半導體層之帶隙大的帶隙；一形成在該第二化合物半導體層之上側上的導電p-型第三化合物半導體層；一透過該第三化合物半導體層來形成於該第二化合物半導體層之上側上的電極；一第四化合物半導體層係形成俾可在該第二化合物半導體層之上側與該第三化合物半導體層接觸，且該第四化合物半導體層具有一比該第二化合物半導體層之帶隙小的帶隙；及一第五化合物半導體層係形成俾可在該第四化合物半導體層之上側與該第三化合物半導體層接觸，且該第五化合物半導體層具有一比該第四化合物半導體層之帶隙大的帶隙。
TW102139323A 2012-12-04 2013-10-30 化合物半導體裝置及其製造方法 TW201427013A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012265499A JP2014110393A (ja) 2012-12-04 2012-12-04 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201427013A true TW201427013A (zh) 2014-07-01

Family

ID=50824602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139323A TW201427013A (zh) 2012-12-04 2013-10-30 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20140151748A1 (zh)
JP (1) JP2014110393A (zh)
KR (1) KR101529395B1 (zh)
CN (1) CN103855207A (zh)
TW (1) TW201427013A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
CN107210192B (zh) * 2015-01-09 2021-09-10 斯维甘公司 半导体装置结构及其生产方法
JP6234975B2 (ja) 2015-10-02 2017-11-22 株式会社豊田中央研究所 半導体装置
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
JP2019012726A (ja) * 2017-06-29 2019-01-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
WO2019157384A1 (en) * 2018-02-12 2019-08-15 QROMIS, Inc. Method and system for forming doped regions by diffusion in gallium nitride materials
CN113812006A (zh) 2019-05-10 2021-12-17 罗姆股份有限公司 氮化物半导体装置及其制造方法
JP7536619B2 (ja) * 2020-11-26 2024-08-20 ローム株式会社 窒化物半導体装置
CN112510087B (zh) * 2020-12-01 2023-07-11 晶能光电股份有限公司 p型栅增强型GaN基HEMT器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP2010225765A (ja) * 2009-03-23 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP5724347B2 (ja) * 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
KR20140071891A (ko) 2014-06-12
KR101529395B1 (ko) 2015-06-16
US20140151748A1 (en) 2014-06-05
JP2014110393A (ja) 2014-06-12
CN103855207A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
JP6087552B2 (ja) 化合物半導体装置及びその製造方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
US20130105810A1 (en) Compound semiconductor device, method for manufacturing the same, and electronic circuit
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP5716737B2 (ja) 化合物半導体装置及びその製造方法
TW201413952A (zh) 化合物半導體裝置及其製造方法
JP2014072377A (ja) 化合物半導体装置及びその製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP5768340B2 (ja) 化合物半導体装置
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法
JP2015230987A (ja) 化合物半導体装置及びその製造方法