WO2013155930A1 - 一种增强型器件及其制造方法 - Google Patents

一种增强型器件及其制造方法 Download PDF

Info

Publication number
WO2013155930A1
WO2013155930A1 PCT/CN2013/073434 CN2013073434W WO2013155930A1 WO 2013155930 A1 WO2013155930 A1 WO 2013155930A1 CN 2013073434 W CN2013073434 W CN 2013073434W WO 2013155930 A1 WO2013155930 A1 WO 2013155930A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gallium nitride
aluminum
nitride layer
nitride
Prior art date
Application number
PCT/CN2013/073434
Other languages
English (en)
French (fr)
Inventor
程凯
Original Assignee
苏州晶湛半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 苏州晶湛半导体有限公司 filed Critical 苏州晶湛半导体有限公司
Priority to US14/394,649 priority Critical patent/US9269800B2/en
Publication of WO2013155930A1 publication Critical patent/WO2013155930A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

提供了一种增强型器件。包括：衬底（10）、在衬底（10）上形成的外延多层结构（20），以及在外延多层结构（20）上形成的栅极区；所述外延多层结构（20）从衬底（10）方向依次包括：成核层（21）、缓冲层（22）、异质结结构层、第二氮化镓层（27）、氮化物过渡层（28）和介质层（29），其中所述异质结结构层包括氮化镓沟道层（23）和具有三明治结构的势垒层，所述三明治结构的中间层为第一氮化镓层（25）；所述栅极区包括栅极金属层（31）和位于该栅极金属层（31）下方的p型氮化物层（30），其中所述p型氮化物层（30）嵌置于所述外延多层结构（20）中，该p型氮化物层（30）的底部触及所述三明治结构的第一氮化镓层（25），顶部不超过所述氮化物过渡层（28）。还提供了一种增强型器件的制造方法。

Description

一种增强型器件及其制造方法 本申请要求于 2012 年 4 月 17 日提交中国专利局、 申请号为 201210112988.1、 发明名称为"一种增强型器件及其制造方法"的中国专利 申请的优先权， 其全部内容通过引用结合在本申请中。 技术领域
本发明属于微电子技术领域， 涉及一种增强型器件， 以及该器件的制 造方法， 尤其是是通过选择性生长 p型氮化物的方法来实现增强型器件。
背景技术
半导体材料氮化镓由于具有禁带宽度大、 电子饱和漂移速度高、 击穿 场强高、 导热性能好等特点， 已经成为目前的研究热点。 在电子器件方面， 氮化镓材料比硅和砷化镓更适合于制造高温、 高频、 高压和大功率器件， 因此氮化镓基电子器件具有很好的应用前景。 由于 AlGaN/GaN异质结构中存在较强的二维电子气， 通常采用 AlGaN/GaN异质结形成的高电子迁移率晶体管 （High Electron Mobility Transistor; HEMT ) 为耗尽型器件， 对于增强型器件则不易实现。 而在许 多地方耗尽型器件的应用又具有一定的局限性， 比如在功率开关器件的应 用中， 需要增强型 （常关型）开关器件。 增强型氮化镓开关器件主要用于 高频器件、 功率开关器件和数字电路等， 它的研究具有十分重要的意义。 实现增强型氮化镓开关器件， 需要找到合适的方法来降低零栅压时栅 极下方的沟道载流子浓度。 一种方法是在栅极处采用刻蚀结构， 局部减薄 栅极下面的铝镓氮层的厚度， 达到控制或降低栅极下二维电子气浓度的目 的， 如图 1所示， 緩沖层 1、 氮化镓层 2、 铝镓氮层 3分别位于村底 10上， 栅 极 4、源极 5以及漏极 6分别位于铝镓氮层 3上，其中在栅极 4下方铝镓氮层被 局部刻蚀， 从而减薄了栅极区的铝镓氮层厚度。 第二种方法是在栅极下面 选择性保留 p型氮化物， 通过 p型氮化物 (Al)GaN来提拉铝镓氮 /氮化镓异质 结处得费米能级， 形成耗尽区， 从而实现增强型器件， 如图 2所示， 在栅极 4，下方通过选择性保留了局部 p型氮化物 7。 但是， 这两种方法都有一定的不足之处。 在第一种方法中， 阈值电压 一般在 0V-1V左右， 未达到应用的阈值电压 3V-5V, 为了达到较高的阈值 电压， 还需要增加额外的介质层， 如原子层沉积的三氧化二铝， 但是， 这 个介质层与铝镓氮表面的界面态如何控制， 是一个悬而未决的大问题。 在 第二种方法中， 需要选择性刻蚀掉除了栅极下面以外的所有区域， 如何实 现刻蚀厚度的精确控制， 也是非常具有挑战性的， 另外， 由于刻蚀中带来 的缺陷， 以及 p型铝镓氮中残余的镁原子， 会引起严重的电流崩塌效应。 还有就是由于空穴密度的不足（一般而言， p 型氮化镓中空穴的浓度不会 超过 lE18/cm3 ), 铝镓氮 /氮化镓异质结中的二维电子气的密度会受到很大 的限制。如果二维电子气中电子的密度过高，就无法实现增强型的器件了， 所以增强型器件的铝镓氮 /氮化镓异质结中， 铝的含量通常低于 20%, 如 15%左右。 发明内容
有鉴于此， 本发明的目的在于提供一种采用氮化镓半导体材料形成异 质结的增强型器件及其制造方法， 该增强型器件可以避免在上述第二种方 法中，，因刻蚀 p型氮化物工艺带来的缺陷问题会引起电流崩塌效应。同时， 此发明可以实现对增强型器件的阈值电压的精确控制。 根据本发明的一个目的提出的一种增强型器件， 该增强型器件包括 村底；
在村底上形成的外延多层结构， 所述外延多层结构从村底方向依次包 括成核层、 緩沖层、 异质结结构层、 第二氮化镓层、 氮化物过渡层和介质 层，其中所述异质结结构层包括氮化镓沟道层和具有三明治结构的势垒层， 所述三明治结构的中间层为第一氮化镓层； 所述栅极包括栅极金属层和位 于该栅极金属层下方的 p型氮化物层， 其中所述 p型氮化物层嵌置于所述 外延多层结构中， 该 p型氮化物的底部触及所述三明治结构的第一氮化镓 层， 顶部不超过所述氮化物过渡层。
以及在外延多层结构上形成的栅极区。
优选的， 在所述势垒层和氮化镓沟道层之间， 还设有氮化铝层。
优选的， 所述三明治结构靠近氮化镓沟道层的第一外夹层为铝镓氮层 或铝铟镓氮层中的一种， 远离氮化镓沟道层的第二外夹层为铝镓氮层或铝 铟镓氮层中的一种。
优选的， 所述第一外夹层中的铝含量小于 30%, 厚度小于 10nm。 优选的， 所述第一外夹层层中的铝含量小于 20%, 厚度小于 15nm。 优选的， 所述第二氮化镓层的厚度大于 10nm。
优选的、 所述第二氮化镓层可以是非掺杂、 n型掺杂或 n型局部掺杂。 优选的， 所述栅极金属层为 T型。
优选的， 所述 p型氮化物为铝铟镓氮、 铟镓氮或氮化镓。
优选的， 所述村底为蓝宝石、 碳化硅、 硅、 铌酸锂、 绝缘村底硅、 氮 化镓或氮化铝中的一种。
优选的， 所述介质层为 SiN、 Si02、 SiON、 A1203、 Hf02、 HfAlOx中 的一种， 或者是其任意组合。 根据本发明的另一目的提出的上述增强型器件的制造方法，包括步骤：
1 )在村底材料上先后形成成核层、 緩沖层、 氮化镓沟道层、 第一外夹 层层、 第一氮化镓层、 第二外夹层、 第二氮化镓层、 氮化物过渡层以及介 质层， 形成外延多层结构；
2 )以上所述第一氮化镓层为刻蚀停止层，对所述外延多层结构进行局 部刻蚀， 露出该第一氮化镓层， 形成栅极区； 3 )在所述栅极区中， 以上所述介质层为掩模层， 通过选择性生长， 形 成一层 p型氮化物层， 所述 p型氮化物层的底部触及所述第一氮化镓层， 顶部不超过所述氮化物过渡层；
4 )在所述栅极区上沉积栅极金属层， 形成栅极。
优选的， 在所述势垒层和氮化镓沟道层之间， 还设有氮化铝层。
优选的， 所述三明治结构靠近氮化镓沟道层的第一外夹层为铝镓氮层 或铝铟镓氮层中的一种， 远离氮化镓沟道层的第二外夹层为铝镓氮层或铝 铟镓氮层中的一种。
在本发明中， 通过在栅极区的选择性刻蚀和选择性生长， 实现了对阈 值电压的严格控制。 另外， 由于使用选择性生长的方法， 而没有采用等离 子处理的方法， 所以大大减少了刻蚀和注入对材料造成的损伤， 工艺重复 性好， 器件的稳定性和可靠性更高。
附图说明
图 1为现有技术中在栅极处局部减薄铝镓氮层厚度的增强型器件结构 示意图。
图 2为现有技术中在栅极下面选择性保留 p型氮化物的增强型器件结 构示意图。
图 3为本发明的第一实施方式的增强型器件的结构示意图。
图 4为本发明的第二实施方式的增强型器件的结构示意图。
图 5 A-5D为本发明的第一实施方式的增强型器件的制造方法步骤状态 图。
图 6A-6D为本发明的第二实施方式的增强型器件的制造方法步骤状态 图。
图 7为随铝镓氮层厚度变换的能带图。
图 8为铝含量达 30%的铝镓氮层的厚度对能带图的影响情况。
图 9对表面氮化镓层厚度的影响进行计算时假设的外延层结构图。 图 10为有氮化铝插入层的表面氮化镓层厚度的影响计算结果。 具体实施方式
正如背景技术中所言， 氮化镓材料在运用到增强型器件中的时候， 需 要控制零栅压时沟道中的载流子浓度。 然而现有的工艺中， 减薄栅极下方 的铝镓氮层的厚度， 会引起阈值电压的降低， 而在栅极下方保留一层 p型 氮化物，会因为刻蚀源漏区域的 p型氮化物引入缺陷问题， 引起电流崩塌。
因此， 本发明为了解决上述两个问题导致的在增强型器件中阈值电压 难以控制的问题，提出了一种通过在栅极下方选择性生长一层 p型氮化物， 取代原先的局部刻蚀工艺， 从而避免在局部刻蚀工艺中容易引入的缺陷问 题， 达到精确控制阈值电压的目的。
下面， 将通过具体实施方式， 对本发明的技术方案做详细介绍。
请参见图 3 , 图 3是本发明第一实施方式下增强型器件的结构示意图。 如图所示， 本发明的增强型器件该增强型器件包括村底 10、 在村底上形成 的外延多层结构 20, 以及在外延多层结构上形成的栅极区。
所述村底 10可以为为蓝宝石、 碳化硅、 硅、 铌酸锂、 绝缘村底硅、 氮 化镓或氮化铝中的一种。
所述外延多层结构 20从村底 10方向依次包括：
成核层 21 : 该成核层 21影响上方异质结材料的晶体质量、 表面形貌 以及电学性质等参数。 该成核层 21随着不同的村底材料 20而变化， 主要 起到匹配村底材料和异质结结构中的半导体材料层的作用。
緩沖层 22: 即起到粘合接下来需要生长的半导体材料层的作用， 又可 以保护村底材料 20不被一些金属离子侵入。 在本发明中， 该緩沖层 22为 铝含量可控的氮化镓层 (Al)GaN。
氮化镓沟道层 23: 该氮化镓沟道层 23和位于上方的具有三明治结构 的势垒层一起形成异质结结构，该氮化镓沟道层 23提供二维电子气运动的 沟道， 该三明治结构则起到势垒的作用。 在该三明治结构中， 夹在第一外 夹层 24和第二外夹层 26之间的中间层为第一氮化镓层 25, 所述第一氮化 镓层 25是本发明的一个创新之处， 该第一氮化镓层 25可以在后续的局部 刻蚀工艺中，起到停止层的作用，从而保护位于氮化镓沟道层 23上方的第 一外夹层 24不被刻蚀工艺损坏。
所述第一外夹层 24靠近氮化镓沟道层 23, 该第一外夹层 24可以为铝 镓氮层或铝铟镓氮层 (铝、 铟、 镓的含量可从 0到 1范围内变化)。
所述第二外夹层 26相对远离氮化镓沟道层 23, 该第二外夹层 26可以 为铝镓氮层或铝铟镓氮层 (铝、 铟、 镓的含量可从 0到 1范围内变化)。
第二氮化镓层 27:通常该层氮化镓层的厚度应大于 10nm,大于 30nm, 甚至超过 120nm。 该第二氮化镓层 27可以是非掺杂、 n型掺杂或 n型局部 掺杂。 该第二氮化镓层 27 既可以使外延膜异质结稳定， 也可免除介质层 29中的硅原子向 p型氮化镓的扩散。 通过生长厚度的控制， 最后我们还可 以实现 T型的栅极结构。
氮化物过渡层 28: 该氮化物过渡层可以是氮化镓或铝镓氮或铝铟氮或 铝铟镓氮层。 该氮化物过渡层 28起到匹配后续表面材料层的作用。
介质层 29: 该介质层 29起钝化层的作用， 同时该介质层 29在后续生 长 p型氮化物的过程中， 还起到掩模的作用， 使得 p型氮化物的选择性生 长得以实现。 该介质层 29可以为 SiN、 Si02、 SiON、 A1203、 Hf02、 HfAlOx 中的一种， 或者是其组合。 该层介质层 29可以在 M0CVD腔内进行原位 生长， 也可以通过 LPCVD、 ALD或者 PECVD生长。
所述栅极区包括栅极金属层 31和位于该栅极金属层 31下方的 p型氮 化物层 30, 其中所述栅极金属层 31为 T型， 所述 p型氮化物层 30嵌置于 所述外延多层结构中， 该 p型氮化物的底部触及所述三明治结构的第一氮 化镓层，顶部不超过所述氮化物过渡层。所述 p型氮化物层 30为铝铟镓氮、 铟镓氮或氮化镓中的一种。
请参见图 4, 图 4是本发明的增强型器件第二实施方式的结构示意图。 如图所示， 在该实施方式中， 在所述势垒层和氮化镓沟道层之间， 增加了 一层氮化铝层 45, 该氮化铝层 45的作用在于通过调节导带能带， 来进一 步控制沟道中多数载流子的浓度， 从而实现零栅压下的耗尽层。 其余同实 施方式一相同， 在此不再赘述。
下面， 再通过具体实施方式对本发明实现上述增强型器件的制造方法 #文详细说明。
请参见图 5A至 5D, 图 5A至 5D为本发明第一实施方式下的增强型 器件制造方法所对应的状态示意图。如图所示，该制造方法包括如下步骤： S11 : 首先， 如图 5A所示， 在村底材料 10上先后形成成核层 21、 緩 沖层 22、 氮化镓沟道层 23、 第一铝镓氮层 24、 第一氮化镓层 25、 第二铝 镓氮层 26、 第二氮化镓层 27、 氮化物过渡层 28以及介质层 29, 从而形成 外延多层结构。
在该步骤中， 村底材料 10可以为蓝宝石、 碳化硅、 硅、 铌酸锂、 绝缘 村底硅、 氮化镓或氮化铝中的一种。 成核层 21影响上方由氮化镓 /铝镓氮构成的异质结的晶体质量、 表面 形貌以及电学性质等参数。 该成核层 21随着不同的村底材料 10而变化， 主要起到匹配村底材料和氮化镓层的作用。
緩沖层 22即起到粘合氮化镓沟道层 23的作用， 又可以保护村底材料 20不被一些金属离子侵入。 在本发明中， 该緩沖层 22为铝含量可控的氮 化镓层 (Al)GaN。
氮化镓沟道层 23和具有三明治结构的势垒层一起形成异质结，该三明 治结构的第一外夹层、 中间层、 第二外夹层分别为第一铝镓氮层 24、 第一 氮化镓层 25和第二铝镓氮层 26, 其中该氮化镓沟道层 23提供二维电子气 运动的沟道， 该三明治结构则起到势垒的作用。
在该三明治结构中，夹在两层铝镓氮层之间的第一氮化镓层 25是本发 明的一个创新之处，该第一氮化镓层 25可以在后续的局部刻蚀工艺中，起 到停止层的作用， 从而保护位于氮化镓沟道层 23上方的第一铝镓氮层 24 不被刻蚀工艺损坏。
第二氮化镓层 27 为厚氮化镓层， 通常该层氮化镓层的厚度应大于 lOnm, 大于 30nm, 甚至超过 120nm。 该第二氮化镓层 27既可以使外延膜 异质结稳定，也可免除硅原子对 p型氮化镓的扩散。通过生长厚度的控制， 最后我们还可以实现 T型的栅极结构。
氮化物过渡层 28: 该氮化物过渡层可以是氮化镓或铝镓氮或铝铟氮或 铝铟镓氮层。 该氮化物过渡层 28起到匹配后续表面材料层的作用。
介质层 29起钝化层的作用， 同时该层介质层 29在后续生长 p型氮化 物的过程中，还起到掩模的作用，使得 p型氮化物的选择性生长得以实现。 该层介质层 29可以在 MOCVD腔内进行原位生长， 也可以通过 LPCVD、 ALD或者 PECVD生长。 该介质层可以是氮化硅层。
S12: 如图 5B所示， 以所述第一氮化镓层为停止层， 对所述外延多层 结构进行局部刻蚀， 露出该第一氮化镓层， 形成栅极区。
在该步骤中， 刻蚀工艺可采用湿法刻蚀或者干法刻蚀， 刻蚀深度以刻 穿第二铝镓氮层 26, 并刻蚀至第一氮化镓层 25为止。 由于氮化镓对二维 电子气没有贡献，所以对于第一氮化镓层 25的刻蚀程度对阈值电压没有影 响， 或影响 4艮小。 如此一来， 可以大大降低产品品质对刻蚀工艺的精确度 要求， 比如该第一氮化镓层 25具有 10nm的厚度， 则对刻蚀速率来说， 就 可以有 10nm的自由度控制，只要不刻穿该层第一氮化镓层 25即可。同时， 如上文所说，第一氮化镓层 25也起到在选择性生长 p型氮化镓时保护下面 第一铝镓氮层 24的作用， 避免第一铝镓氮层 24在高温下应力的释放， 减 少缺陷的产生。
S13: 如图 5C所示， 在所述栅极区中， 以所述介质层 29为掩模层， 通过选择性生长， 形成一层 p型氮化物层 30, 所述 p型氮化物层 30的顶 部不超过该氮化物过渡层 28的顶部。
在该步骤中，介质层 29的掩膜作用，可以使得 p型氮化物只在没有介 质层 29覆盖的地方进行生长， 从而实现可选择性生长。 另一方面， 由于选 择性生长的过程中会引入不同的杂质，使得掺杂浓度的控制变得极为困难。 比如说， 介质层中的硅原子就会通过扩散作用， 掺入 GaN:Mg中。 而硅原 子是氮化镓中的浅施主， 使得外延层变成 n型半导体。 为了避免这种扩散 作用， 我们故意生长超过 10nm、 或者超过 30nm、 或者甚至超过 120nm的 第二氮化镓层 27, 既可以使外延膜异质结稳定， 也可免除硅原子对 p型氮 化镓的扩散。通过生长厚度的控制，最后我们还可以实现 T型的栅极结构。
p型氮化物 30在本实施方式中选择铝铟镓氮或氮化镓， p型化合物采 用化学气相沉积的方法进行第一氮化镓 25 能够保护下面的第一铝镓氮层 24不被高温产生的应力释放破坏。
S14: 如图 5D所示， 最后在所述栅极区上沉积栅极金属层， 形成栅极 31。 该栅极金属层在介质层 29和第二氮化镓层 27的厚度控制下， 可以实 现 T型栅极。
值得注意的是， 在本实施方式中， 第一铝镓氮层 24 和第二铝镓氮层 26形成了三明治结构势垒层中的第一外夹层和第二外夹层，但是在其它实 施方式中， 该第一外夹层的材质也可以为铝铟镓氮层， 该第二外夹层的材 质也可以为铝铟镓氮层， 可以视具体的应用场合进行组合。
请参见图 6A-6D, 图 6A-6D是本发明第二实施方式下， 增强型器件各 个制造工艺的状态示意图。在该实施方式中，在氮化镓沟道层 23和第一铝 镓氮层 24之间进一步插入氮化铝层 45 , 其它与第一实施方式相同， 在此 就不在赘述。
在设计增强型器件结构的时候， 有几个主要参数需要精心考虑， 包括 p 型氮化物的厚度、 空穴的浓度、 组分， 第一铝镓氮层和第二铝镓氮层的 厚度和组分。 下面我们通过分析来具体确定各个参数。
为了实现增强型器件， 需要保证栅极下方的二维电子气被耗尽。 为了 实现这一要求， 第一铝镓氮层的组分和厚度都受到限制。 比如， 以第一实 施方式为例， 我们先假定第一铝镓氮层 24 中， 铝的组分为 20% , 改变其 厚度， 从 5纳米到 20个纳米。假定选择性生长的 p型氮化物为氮化镓。 经 计算得出的能带分布如图 7所示，在铝镓氮层的厚度超过 20纳米后， 即使 假定上层 p型氮化镓中空穴的浓度超过 1E18/cm3 , 二维电子气也无法被耗 尽。 另外， 同样以实施方式一为例（如图 8所示）， 如果铝镓氮层中铝的含 量达到 30% , 则它的厚度不能超过 10纳米， 否则就无法实现增强型器件， 即使其中空穴的浓度被假设为 lE18/cm3。 因此， 铝镓氮层的厚度需要控制 在 15纳米甚至 10纳米以内。
在栅区选择性生长的 p 型氮化物也需要超过一定厚度， 比如说超过 10nm、 超过 30nm、 超过 60nm、 甚至超过 120nm, 以保证栅区下的二维电 子气会被耗尽。 假设外延多层结构如图 9所示 （该外延多层结构省去了诸 如过渡层和钝化层等对此计算影响不大的材质层）， 在 20%的铝镓氮 /氮化 镓上生长 50纳米的 p型氮化镓， 设其空穴浓度为 5E17/cm3, 在氮化镓沟 道层与 10纳米的 Al。.2Ga。.8N势垒层之间， 插入了 0.5纳米的氮化铝， 计算 结果显示 p型氮化镓下的二维电子气将被完全耗尽， 计算结果参见图 10。
通过上面的计算可以看到， 实现增强型器件最关键的参数是铝镓氮层 的厚度和铝元素的含量。 为了保证二维电子气被耗尽， 需要保证铝镓氮层 尽量薄和铝的含量尽量低。 例如： 在铝镓氮层中铝含量 20%时， 铝镓氮层 的厚度不能超过 15纳米； 而当铝的含量升至 30%时， 铝镓氮层的厚度就 不能超过 10纳米。 而上面 p型氮化镓中空穴浓度则影响不大。
综上所述， 本发明提出了一种增强型器件及其制造方法， 与现有技术 相比， 本发明具有的优势在于：
1、 通过将原先的铝镓氮 /氮化镓异质结结构中的铝镓氮势垒层设计成 三明治结构， 在两层铝镓氮层之间设计一层氮化镓层， 让该氮化镓层作为 选择性刻蚀的停止层， 从而保护了下层铝镓氮层在刻蚀工艺中不被破坏， 另外该氮化镓层又在后续的选择性生长工艺中， 起到保护层的作用， 让 p 型氮化物生长在该氮化镓层上， 既可以避免生长过程中高温对下层铝镓氮 层的应力释放破坏， 又可以阻挡生长过程中产生缺陷对下层铝镓氮层的影 响。
2、通过在异质结上方增加一层厚的氮化镓层，既可以使外延膜异质结 稳定， 也可免除硅原子向 p型氮化镓的扩散。 通过生长厚度的控制， 还可 以实现 T型的栅极结构。 对所公开的实施例的上述说明， 使本领域专业技术人员能够实现或使 用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显 而易见的， 本文中所定义的一般原理可以在不脱离本发明的精神或范围的 情况下， 在其它实施例中实现。 因此， 本发明将不会被限制于本文所示的 这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的 范围。

Claims

权 利 要 求
1、 一种增强型器件， 该增强型器件包括村底、 在村底上形成的外延多 层结构， 以及在外延多层结构上形成的栅极区， 其特征在于：
所述外延多层结构从村底方向依次包括成核层、 緩沖层、 异质结结构 层、 第二氮化镓层、 氮化物过渡层和介质层， 其中所述异质结结构层包括 氮化镓沟道层和具有三明治结构的势垒层， 所述三明治结构的中间层为第 一氮化镓层；
所述栅极区包括栅极金属层和位于该栅极金属层下方的 p 型氮化物 层， 其中所述 p型氮化物层嵌置于所述外延多层结构中， 该 p型氮化物的 底部触及所述三明治结构的第一氮化镓层，顶部不超过所述氮化物过渡层。
2、 如权利要求 1所述的增强型器件， 其特征在于： 在所述势垒层和氮 化镓沟道层之间， 设有氮化铝层。
3、 如权利要求 1或 2所述的增强型器件， 其特征在于： 所述三明治结 构靠近氮化镓沟道层的第一外夹层为铝镓氮层或铝铟镓氮层中的一种， 远 离氮化镓沟道层的第二外夹层为铝镓氮层或铝铟镓氮层中的一种。
4、 如权利要求 3所述的增强型器件， 其特征在于： 所述第一外夹层中 的铝含量小于 30% , 厚度小于 10nm。
5、 如权利要求 3所述的增强型器件， 其特征在于： 所述第一外夹层中 的铝含量小于 20% , 厚度小于 15nm。
6、 如权利要求 1或 2所述的增强型器件， 其特征在于： 所述第二氮化 镓层的厚度大于 10nm。
7、 如权利要求 1或 2所述的增强型器件， 其特征在于： 所述栅极金属 层为 T型。
8、 如权利要求 1或 2所述的增强型器件， 其特征在于： 所述 p型氮化 物为铝铟镓氮、 铟镓氮或氮化镓。
9、 如权利要求 1或 2所述的增强型器件， 其特征在于： 所述村底为蓝 宝石、 碳化硅、 硅、 铌酸锂、 绝缘村底硅、 氮化镓或氮化铝中的一种。
10、 如权利要求 1或 2 所述的增强型器件， 其特征在于： 所述介质层 为 SiN、 Si02、 SiON、 A1203、 Hf02、 HfAlOx中的一种， 或者是其组合。
11、 如权利要求 1或 2 所述的增强型器件， 其特征在于： 第二氮化镓 层可以是非掺杂、 n型掺杂或 n型局部掺杂。
12、 一种增强型器件的制造方法， 该增强型器件具有如权利要求 1所 述的结构， 其特征在于： 所述制造方法包括步骤：
1 )在村底材料上先后形成成核层、 緩沖层、 氮化镓沟道层、 第一外夹 层、 第一氮化镓层、 第二外夹层、 第二氮化镓层、 氮化物过渡层以及介质 层， 形成外延多层结构；
2 )以上所述第一氮化镓层为刻蚀停止层，对所述外延多层结构进行局 部刻蚀， 露出该第一氮化镓层， 形成栅极区；
3 )在所述栅极区中， 以上所述介质层为掩模层， 通过选择性生长， 形 成一层 p型氮化物层， 所述 p型氮化物层的底部触及所述第一氮化镓层， 顶部不超过所述氮化物过渡层；
4 )在所述栅极区上沉积栅极金属层， 形成栅极。
13、 如权利要求 12所述的增强型器件的制造方法， 其特征在于： 在所 述第一外夹层和氮化镓沟道层之间， 设有氮化铝层。
14、如权利要求 12或 13所述的增强型器件的制造方法，其特征在于： 所述第一外夹层为铝镓氮层或铝铟镓氮层中的一种， 所述第二外夹层为铝 镓氮层或铝铟镓氮层中的一种。
15、如权利要求 12和 13所述的增强型器件的制造方法，其特征在于： 所述第一外夹层中的铝含量小于 30% , 厚度小于 10nm。
16、如权利要求 12和 13所述的增强型器件的制造方法，其特征在于： 所述第一外夹层层中的铝含量小于 20%, 厚度小于 15nm。
17、如权利要求 12或 13所述的增强型器件的制造方法，其特征在于： 所述第二氮化镓层的厚度大于 10nm。
18、如权利要求 12或 13所述的增强型器件的制造方法，其特征在于： 所述栅极金属层为 T型。
19、如权利要求 12或 13所述的增强型器件的制造方法，其特征在于：
20、如权利要求 12或 13所述的增强型器件的制造方法，其特征在于： 所述村底为蓝宝石、 碳化硅、 硅、 铌酸锂、 绝缘村底硅、 氮化镓或氮化铝 中的一种。
21、如权利要求 12或 13 所述的增强型器件的制造方法，其特征在于： 所述介质层为 SiN、 Si02、 SiON、 A1203、 Hf02、 HfAlOx中的一种， 或者 是其组合。
22、如权利要求 12或 13 所述的增强型器件的制造方法，其特征在于： 第二氮化镓层可以是非掺杂、 n型掺杂或 n型局部掺杂。
PCT/CN2013/073434 2012-04-17 2013-03-29 一种增强型器件及其制造方法 WO2013155930A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/394,649 US9269800B2 (en) 2012-04-17 2013-03-29 Enhanced device and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210112988.1A CN102683394B (zh) 2012-04-17 2012-04-17 一种增强型器件及其制造方法
CN201210112988.1 2012-04-17

Publications (1)

Publication Number Publication Date
WO2013155930A1 true WO2013155930A1 (zh) 2013-10-24

Family

ID=46815062

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/073434 WO2013155930A1 (zh) 2012-04-17 2013-03-29 一种增强型器件及其制造方法

Country Status (3)

Country Link
US (1) US9269800B2 (zh)
CN (1) CN102683394B (zh)
WO (1) WO2013155930A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN106298904A (zh) * 2015-05-26 2017-01-04 北京大学 带氮化镓插入层的氮化镓基增强型器件及其制备方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
EP3637475A4 (en) * 2017-06-09 2020-06-17 Enkris Semiconductor, Inc. REINFORCED SWITCHING DEVICE AND MANUFACTURING METHOD THEREFOR
CN111033752B (zh) 2017-08-25 2024-02-09 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
CN108258035B (zh) * 2018-01-15 2020-09-29 中国科学院微电子研究所 一种GaN基增强型场效应器件及其制作方法
US10797153B2 (en) 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
CN112740417B (zh) * 2018-09-30 2023-10-10 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN112753096B (zh) 2018-09-30 2023-12-15 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN109860289B (zh) * 2018-12-04 2022-05-03 北京大学深圳研究生院 一种晶体管及其制作方法
CN112310210A (zh) 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2021134479A1 (zh) * 2019-12-31 2021-07-08 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN113053749B (zh) * 2021-03-12 2022-06-21 浙江大学 GaN器件及制备方法
WO2022217542A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制作方法
US20240038887A1 (en) * 2021-12-31 2024-02-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN115588616B (zh) * 2022-12-12 2023-03-28 江苏长晶科技股份有限公司 一种增强型氮化镓高电子迁移率晶体管制造方法及器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
CN101740384A (zh) * 2008-11-12 2010-06-16 中国科学院半导体研究所 制备增强型铝镓氮/氮化镓高电子迁移率晶体管的方法
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
CN102683394A (zh) * 2012-04-17 2012-09-19 程凯 一种增强型器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057565A (en) * 1996-09-26 2000-05-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device including a non-stoichiometric compound layer and manufacturing method thereof
JP5223670B2 (ja) * 2006-03-29 2013-06-26 日本電気株式会社 電界効果トランジスタ
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
CN101740384A (zh) * 2008-11-12 2010-06-16 中国科学院半导体研究所 制备增强型铝镓氮/氮化镓高电子迁移率晶体管的方法
CN102280494A (zh) * 2011-08-16 2011-12-14 电子科技大学 常关型场控沟道GaN异质结二极管
CN102683394A (zh) * 2012-04-17 2012-09-19 程凯 一种增强型器件及其制造方法

Also Published As

Publication number Publication date
US9269800B2 (en) 2016-02-23
CN102683394A (zh) 2012-09-19
CN102683394B (zh) 2014-12-10
US20150097194A1 (en) 2015-04-09

Similar Documents

Publication Publication Date Title
WO2013155930A1 (zh) 一种增强型器件及其制造方法
US8344423B2 (en) Nitride semiconductor device and method for fabricating the same
US8723224B2 (en) Semiconductor device
JP4592938B2 (ja) 半導体装置
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2021510461A (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
WO2009149626A1 (zh) Hemt器件及其制造方法
US20130069126A1 (en) Germanium-based nmos device and method for fabricating the same
WO2013178027A1 (zh) 绝缘栅场效应晶体管及其制造方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
KR101256466B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
US11335797B2 (en) Semiconductor devices and methods for fabricating the same
TWI701835B (zh) 高電子遷移率電晶體
JP2010258313A (ja) 電界効果トランジスタ及びその製造方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
TWI649873B (zh) 三族氮化物半導體結構
CN111755330A (zh) 一种半导体结构及其制造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP5396068B2 (ja) 電界効果型トランジスタ
TWI716230B (zh) 含鋁氮化物電晶體結構
CN110875381B (zh) 一种半导体器件及其制造方法
TW202010125A (zh) 半導體裝置及其製造方法
CN110875379A (zh) 一种半导体器件及其制造方法
WO2023276972A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13778152

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14394649

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13778152

Country of ref document: EP

Kind code of ref document: A1