CN102856370B - 一种增强型开关器件 - Google Patents

一种增强型开关器件 Download PDF

Info

Publication number
CN102856370B
CN102856370B CN201210346746.9A CN201210346746A CN102856370B CN 102856370 B CN102856370 B CN 102856370B CN 201210346746 A CN201210346746 A CN 201210346746A CN 102856370 B CN102856370 B CN 102856370B
Authority
CN
China
Prior art keywords
nitride
grid
switching device
mode switching
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210346746.9A
Other languages
English (en)
Other versions
CN102856370A (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jingzhan Semiconductor Co., Ltd.
Original Assignee
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd filed Critical SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Priority to CN201210346746.9A priority Critical patent/CN102856370B/zh
Publication of CN102856370A publication Critical patent/CN102856370A/zh
Priority to PCT/CN2013/087003 priority patent/WO2014059950A1/zh
Application granted granted Critical
Publication of CN102856370B publication Critical patent/CN102856370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明公开了一种增强型开关器件，通过在栅极区域引入非平面的台阶状结构，产生氮化镓的非极性面或半极性面或其组合，造成了栅极区域二维电子气的中断。当栅极电压提高时，再在沟道层中形成导电沟道，从而实现了增强型器件操作。该器件制造工艺简单，与常规的耗尽型器件的制造工艺兼容性好。

Description

一种增强型开关器件
技术领域
本发明属于半导体技术领域，具体涉及一种增强型开关器件及其制造方法。
背景技术
第三代半导体材料氮化镓具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在电子器件方面，氮化镓材料比硅和砷化镓更适合于制作高温、高频、高压和大功率的半导体器件。
由于AlGaN/GaN异质结构中存在较强的二维电子气，通常AlGaN/GaNHEMT是耗尽型器件，使得增强型器件不易实现。而在许多地方耗尽型器件的应用又具有一定的局限性，比如在功率开关器件的应用中，需要增强型（常关型）开关器件。增强型氮化镓开关器件主要用于高频器件、功率开关器件和数字电路等，它的研究具有十分重要的意义。
实现增强型氮化镓开关器件，需要找到合适的方法来降低零栅压时栅极下方的沟道载流子浓度。参图1所示，一种方法是在栅极1处采用刻蚀结构，局部减薄栅极下面的铝镓氮层2的厚度，达到控制或降低栅极1下二维电子气浓度的目的。参图2所示，另外一种办法是在栅极3下面选择性保留p型(Al)GaN4，通过p型(Al)GaN4来提拉铝镓氮5/氮化镓6异质结处的费米能级，形成耗尽区，从而实现增强型器件。参图3所示，还有一种办法是氟化物等离子处理技术，在势垒层7中注入氟离子等带负电的离子8，控制注入离子浓度可以耗尽导电沟道中的二维电子气。
但是，这些办法都有一定的不足之处。在第一种方法中，阈值电压一般在0V-1V左右，而且栅极的工作电压不能超过2V，未达到应用的阈值电压3V-5V。为了达到较高的工作电压，还需要增加额外的介质层，如原子层沉积的三氧化二铝，但是，这个介质层与铝镓氮表面的界面态如何控制，是一个悬而未决的大问题。在第二种方法中，需要选择性刻蚀掉除了栅极下面以外的所有区域，如何实现刻蚀厚度的精确控制，也是非常具有挑战性的，另外，由于刻蚀中带来的缺陷，以及p型铝镓氮中残余的镁原子，会引起严重的电流崩塌效应。还有就是由于空穴密度的不足（一般而言，p型氮化镓中空穴的浓度不会超过1E18/cm3），AlGaN/GaN异质结中的二维电子气的密度会受到很大的限制。如果二维电子气中电子的密度过高，就无法实现增强型的器件了，所以增强型器件的AlGaN/GaN异质结中，铝的含量通常低于20%，如15%左右。在第三种方法中，氟化物等离子处理会破坏晶格结构，工艺重复控制性也较差，对器件的稳定性和可靠性造成了比较大的影响。
发明内容
本发明的目的在于提供一种增强型开关器件，利用III族氮化物是一种极性半导体的特点，通过引入非极性面、半极性面或者二者的组合，造成栅极区域二维电子气的中断，实现增强型操作。
正如背景技术中所述，氮化镓材料在运用到增强型器件中的时候，需要控制零栅压时沟道中的载流子浓度。然而现有的工艺中，无论是减薄栅极下方的氮化物势垒层的厚度，还是在栅极下方保留一层p型氮化物，或者在势垒层中注入负离子，都会因为工艺问题对器件的稳定性和可靠性产生比较大的影响。
因此，本发明设计了一种增强型器件，该增强型器件实现夹断二维电子气的原理是根据III族氮化物是一种极性半导体的特点，请参见图4和图5，同传统的III-V族半导体不同，III族氮化物中存在很强的内建电场。如果在C(0002)平面形成AlInGaN/GaN异质结，即使在AlInGaN层不进行n型掺杂，在所述异质结当中也会产生浓度很高的二维电子气。其原因就是III族氮化物内的自发极化电场和由于应力引起的压电电场。此二维电子气的浓度可以超过1E13/cm2。但是，III族氮化物中的自发极化电场和压电电场只存在于<0002>方向，而非极性方向，即与<0002>方向垂直的方向，包括<1-100>、<11-20>等则不存在自建电场。对于半极性方向来说，例如在<0002>与<1-100>或者<11-20>之间的方向，该方向上的内建电场强度也远远小于<0002>方向。
因此，在极化方向生长的氮化镓异质结结构中，不需要故意掺杂就可以生成电子浓度很高的二维电子气。但是，对于氮化镓材料的非极性面或者半极性面，由于极化场强几乎没有或者很低，在没有掺杂的情况下就不会生成二维电子气。利用氮化镓材料的此特点，在本发明中，我们在栅极区域引入台阶结构，利用台阶结构中产生的氮化物非极性面、半极性面或者二者组合，造成栅极区域二维电子气的中断，从而实现了增强型器件。
由于这种增强型器件在制作时，在栅区形成台阶结构，台阶处的非极性面或者半极性面会引起二维电子气的中断。所以不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现p型氮化物，避免了对MOCVD或者MBE腔体的污染。
为了实现上述目的，本申请提供的技术方案如下：
本发明公开了一种增强型开关器件，包括：
衬底；
氮化物沟道层，所述氮化物沟道层呈台阶状，具有位于不同高度上的第一平面和第二平面，所述第一平面和第二平面之间连接有衔接面；
形成于所述氮化物沟道层上的氮化物势垒层，所述氮化物势垒层上定义有栅极区域，及分别位于所述栅极区域两侧的两处欧姆接触区域，所述栅极区域位于所述衔接面的上方；
位于所述栅极区域内的栅极，所述栅极下方的二维电子气是中断的；
分别形成于所述两处欧姆接触区域的源电极和漏电极，所述源电极和漏电极分别位于所述第一平面和第二平面的上方，且位于不同高度上。
作为本发明的进一步改进，所述衬底和氮化物沟道层之间设有氮化物成核层和氮化物缓冲层。
作为本发明的进一步改进，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
作为本发明的进一步改进，所述氮化物势垒层中含有铝且铝的含量在不同的极面上的组分不同。
作为本发明的进一步改进，所述氮化物沟道层和氮化物势垒层之间还形成有氮化铝层。
作为本发明的进一步改进，所述氮化物势垒层上还设有氮化物冒层。
作为本发明的进一步改进，所述氮化物势垒层上还设有介质层。
作为本发明的进一步改进，所述介质层选自SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种或多种的组合。作为本发明的进一步改进，所述介质层上形成一凹槽，该凹槽沿竖直方向贯穿所述介质层，所述栅极位于所述凹槽内。
与现有技术相比，本发明的优点如下：通过在栅极区域引入非平面的台阶状结构，产生氮化镓的非极性面或半极性面，避免了栅极区域二维电子气的产生，从而实现了增强型器件，该器件制造工艺简单，与常规的耗尽型器件的制造工艺兼容性好。由于本发明当中，不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现p型氮化物，避免了对MOCVD或者MBE腔体的污染。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为现有技术一中增强型开关器件的结构示意图；
图2所示为现有技术二中增强型开关器件的结构示意图；
图3所示为现有技术三中增强型开关器件的结构示意图；
图4所示为氮化物晶格结构的示意图；
图5所示为氮化物中不同方向上的内建电场分布示意图；
图6所示为本发明第一实施例中增强型开关器件的结构示意图；
图7所示为本发明第二实施例中增强型开关器件的结构示意图；
图8所示为本发明第三实施例中增强型开关器件的结构示意图；
图9所示为本发明第四实施例中增强型开关器件的结构示意图；
图10所示为本发明第五实施例中增强型开关器件的结构示意图；
图11所示为本发明第六实施例中增强型开关器件的结构示意图；
图12所示为本发明第七实施例中增强型开关器件的结构示意图；
图13所示为本发明第八实施例中增强型开关器件的结构示意图；
图14所示为本发明第九实施例中增强型开关器件的结构示意图；
图15所示为本发明第十实施例中增强型开关器件的结构示意图。
具体实施方式
由于自发极化和压电效应，氮化镓是一种具有极强自建电场的半导体材料。因此，在极化方向生长的氮化镓异质结结构中，不需要故意掺杂就可以生成电子浓度很高的二维电子气。但是，对于氮化镓材料的非极性面或者半极性面，由于极化场强几乎没有或者很低，在没有掺杂的情况下就不会生成二维电子气。利用氮化镓材料的此特点，在本发明中，我们在栅极区域引入非平面的台阶状结构，产生氮化镓的非极性面或半极性面，避免了栅极区域二维电子气的产生，从而实现了增强型器件。
本发明实施例公开了一种增强型开关器件，包括：
衬底；
氮化物沟道层，所述氮化物沟道层呈台阶状，具有位于不同高度上的第一平面和第二平面，所述第一平面和第二平面之间连接有衔接面；
形成于所述氮化物沟道层上的氮化物势垒层，所述氮化物势垒层上定义有栅极区域，及分别位于所述栅极区域两侧的两处欧姆接触区域，所述栅极区域位于所述衔接面的上方；
位于所述栅极区域内的栅极，所述栅极下方的二维电子气是中断的；
分别形成于所述两处欧姆接触区域的源电极和漏电极，所述源电极和漏电极分别位于所述第一平面和第二平面的上方，且位于不同高度上。
通过在栅极区域引入非平面的台阶状结构，产生氮化镓的非极性面或半极性面，避免了栅极区域二维电子气的产生，从而实现了增强型器件，该器件制造工艺简单，与常规的耗尽型器件的制造工艺兼容性好。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
图6所示为本发明第一实施例中增强型开关器件的结构示意图。
增强型开关器件10包括衬底（图未示），优选的形成于衬底上的氮化物成核层（图未示），优选的形成于氮化物成核层上的氮化物缓冲层（图未示）、形成于氮化物缓冲层上的氮化物沟道层14、形成于氮化物沟道层14上的氮化物势垒层15、形成于氮化物势垒层15上的介质层16、位于介质层16上的栅极19以及分别位于栅极19两侧的源电极17和漏电极18。
衬底可以选自蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中。
氮化物成核层、氮化物缓冲层、氮化物沟道层14以及氮化物势垒层15中的氮化物可以是任意一种三族氮化物的组合，成分包括整个范围。
氮化物沟道层14呈台阶状，具有位于不同高度上的第一平面141和第二平面142，第一平面141和第二平面142之间连接有衔接面143。衔接面143呈具有一定角度的坡面。
氮化物势垒层15中含铝，并且铝的含量在不同的极面上的组分是不一样的，可以通过控制生长条件，把非极性面处的铝的组分降到最低，以达到耗尽二维电子气的目的。
氮化物势垒层15上定义有栅极区域，及分别位于栅极区域两侧的两处欧姆接触区域，栅极区域位于衔接面143的上方，且覆盖衔接面143以及部分遮挡第一平面141和第二平面142。栅极19位于栅极区域内，源电极17和漏电极18分别形成于两处欧姆接触区域，其中，源电极17和漏电极18分别位于第一平面141和第二平面142的上方，由于第一平面141低于第二平面142，使得源电极17所处于的高度也低于漏电极18。
介质层16选自SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种或多种的组合。
由于氮化物沟道层14设置成台阶状，且栅极19位于台阶部位的上方，使得栅极19下方的氮化物沟道层14和氮化物势垒层15之间二维电子气是中断的。
通过在栅极区域引入非平面结构，产生氮化镓的非极性面或半极性面，避免了栅极区域二维电子气的产生，从而实现了增强型器件。
图7所示为本发明第二实施例中增强型开关器件的结构示意图。
与本发明第一实施例相比，第二实施例中未设置介质层16，且第二实施例中的栅极29为金属半导体（MES）结构，其他结构及原理同第一实施例相同，在此不再赘述。
图8所示为本发明第三实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第三实施例中源电极37位于第二平面342的上方，漏电极38位于第一平面341的上方，源电极37的高度大于漏电极38的高度（第二实施例中，源电极27的高度小于漏电极28的高度）。其他结构及原理同第二实施例相同，在此不再赘述。
图9所示为本发明第四实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第四实施例中衔接面443呈M形。其他结构及原理同第二实施例相同，在此不再赘述。
图10所示为本发明第五实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第五实施例中衔接面543呈弧形。其他结构及原理同第二实施例相同，在此不再赘述。
易于想到，在其他实施例中，衔接面543还可以未为垂直面或非规则形状的面。
图11所示为本发明第六实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第六实施例中在氮化物势垒层62和氮化镓沟道层61之间，增加了一层氮化铝层63，该氮化铝层63的作用在于通过调节导带能带，来进一步控制沟道中多数载流子的浓度和迁移率。其他结构及原理同第二实施例相同，在此不再赘述。
图12所示为本发明第七实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第七实施例中在所述氮化物势垒层71上，增加了一层氮化物冒层72，其余同实施方式二相同，在此不再赘述。
图13所示为本发明第八实施例中增强型开关器件的结构示意图。
与本发明第二实施例相比，第八实施例中在氮化物势垒层82和氮化镓沟道层81之间，增加了一层氮化铝层83，在氮化物势垒层82上，增加了一层氮化物冒层84，其余同实施方式二相同，在此不再赘述。
图14所示为本发明第九实施例中增强型开关器件的结构示意图。
与本发明第一实施例相比，第九实施例中，在氮化物势垒层92和氮化镓沟道层91之间，增加了一层氮化铝层94，在氮化物势垒层92和介质层93之间，增加了一层氮化物冒层95，其余同实施方式一相同，在此不再赘述。
图15所示为本发明第十实施例中增强型开关器件的结构示意图。
与本发明第九实施例相比，第十实施例中，介质层101上形成一凹槽102，该凹槽102沿竖直方向贯穿介质层101，栅极103位于凹槽102内，形成MES结构的栅极，其余同实施方式九相同，在此不再赘述。
综上所述，本发明通过在栅极区域引入非平面的台阶状结构，产生氮化镓的非极性面或半极性面，避免了栅极区域二维电子气的产生，从而实现了增强型器件，该器件制造工艺简单，与常规的耗尽型器件的制造工艺兼容性好。由于本发明当中，不需要对势垒层做等离子刻蚀，避免了有源区的损伤带来的器件性能下降，比如说低电流密度或者电流崩塌等效应。另外，也不需要用到引入Mg原子实现p型氮化物，避免了对MOCVD或者MBE腔体的污染。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (8)

1.一种增强型开关器件，其特征在于，包括：
衬底；
氮化物沟道层，所述氮化物沟道层呈台阶状，具有位于不同高度上的第一平面和第二平面，所述第一平面和第二平面之间连接有衔接面，所述氮化物沟道层为氮化镓，台阶状氮化物沟道层产生氮化镓的非极性面或半极性面，所述氮化物势垒层中含有铝且铝的含量在不同的极面上的组分不同，在所述非极性面上铝的含量最低；
形成于所述氮化物沟道层上的氮化物势垒层，所述氮化物势垒层上定义有栅极区域，及分别位于所述栅极区域两侧的两处欧姆接触区域，所述栅极区域位于所述衔接面的上方；
位于所述栅极区域内的栅极，所述栅极下方的二维电子气是中断的；
分别形成于所述两处欧姆接触区域的源电极和漏电极，所述源电极和漏电极分别位于所述第一平面和第二平面的上方，且位于不同高度上。
2.根据权利要求1所述的增强型开关器件，其特征在于，所述衬底和氮化物沟道层之间设有氮化物成核层和氮化物缓冲层。
3.根据权利要求1所述的增强型开关器件，其特征在于，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
4.根据权利要求1所述的增强型开关器件，其特征在于，所述氮化物沟道层和氮化物势垒层之间还形成有氮化铝层。
5.根据权利要求1或4所述的增强型开关器件，其特征在于，所述氮化物势垒层上还设有氮化物冒层。
6.根据权利要求1或4所述的增强型开关器件，其特征在于，所述氮化物势垒层上还设有介质层。
7.根据权利要求6所述的增强型开关器件，其特征在于，所述介质层选自SiN、SiO2、SiAlN、SiON、Al2O3、HfO2、HfAlO中的一种或多种的组合。
8.根据权利要求6所述的增强型开关器件，其特征在于，所述介质层上形成一凹槽，该凹槽沿竖直方向贯穿所述介质层，所述栅极位于所述凹槽内。
CN201210346746.9A 2012-09-18 2012-09-18 一种增强型开关器件 Active CN102856370B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210346746.9A CN102856370B (zh) 2012-09-18 2012-09-18 一种增强型开关器件
PCT/CN2013/087003 WO2014059950A1 (zh) 2012-09-18 2013-11-13 一种增强型开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210346746.9A CN102856370B (zh) 2012-09-18 2012-09-18 一种增强型开关器件

Publications (2)

Publication Number Publication Date
CN102856370A CN102856370A (zh) 2013-01-02
CN102856370B true CN102856370B (zh) 2016-04-13

Family

ID=47402782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210346746.9A Active CN102856370B (zh) 2012-09-18 2012-09-18 一种增强型开关器件

Country Status (2)

Country Link
CN (1) CN102856370B (zh)
WO (1) WO2014059950A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856370B (zh) * 2012-09-18 2016-04-13 苏州晶湛半导体有限公司 一种增强型开关器件
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN104051514B (zh) * 2013-03-13 2017-01-11 中央大学 半导体装置与其制造方法
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
CN105576020B (zh) * 2016-02-26 2018-06-19 大连理工大学 具有纵向栅极结构的常关型hemt器件及其制备方法
CN107068694B (zh) * 2017-04-26 2019-10-01 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286719A (en) * 1994-02-14 1995-08-23 Toshiba Cambridge Res Center Field effect transistors
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
CN100511706C (zh) * 2007-09-29 2009-07-08 西安电子科技大学 基于组份渐变GaN MISFET的GaN器件及制备方法
CN102629624B (zh) * 2012-04-29 2014-08-20 西安电子科技大学 基于GaN的MIS栅增强型HEMT器件及制作方法
CN102856370B (zh) * 2012-09-18 2016-04-13 苏州晶湛半导体有限公司 一种增强型开关器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2286719A (en) * 1994-02-14 1995-08-23 Toshiba Cambridge Res Center Field effect transistors
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Also Published As

Publication number Publication date
CN102856370A (zh) 2013-01-02
WO2014059950A1 (zh) 2014-04-24

Similar Documents

Publication Publication Date Title
CN103337516B (zh) 增强型开关器件及其制造方法
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
CN105655395B (zh) 一种增强型高电子迁移率晶体管及其制作方法
US20210320199A1 (en) Enhancement-mode semiconductor device and preparation method therefor
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN102969354B (zh) 半导体器件
CN102856370B (zh) 一种增强型开关器件
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JPWO2015125471A1 (ja) 電界効果トランジスタ
CN102856366A (zh) 一种增强型器件
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN102856355A (zh) 增强型半导体器件
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
CN104269433B (zh) 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
KR20150118986A (ko) 질화물 고전압 소자 및 그 제조 방법
JP2011192719A (ja) 窒化物半導体装置
US10497572B2 (en) Method for manufacturing semiconductor device
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
JP2009246045A (ja) 電界効果トランジスタ及びその製造方法
JP2013016786A (ja) パワー素子およびその製造方法
US20210384360A1 (en) Enhancement-mode device and preparation method therefor
CN104157679A (zh) 一种氮化镓基增强型异质结场效应晶体管
US20150187925A1 (en) Enhancement-mode device
CN110875379A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JINGZHAN SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: CHENG KAI

Effective date: 20130410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130410

Address after: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant after: Suzhou Jingzhan Semiconductor Co., Ltd.

Address before: 215124 Suzhou Industrial Park, Jiangsu Road, No. 99

Applicant before: Cheng Kai

C14 Grant of patent or utility model
GR01 Patent grant