CN109996908A - 半导体晶片、半导体芯片及半导体装置的制造方法 - Google Patents

半导体晶片、半导体芯片及半导体装置的制造方法 Download PDF

Info

Publication number
CN109996908A
CN109996908A CN201680091075.2A CN201680091075A CN109996908A CN 109996908 A CN109996908 A CN 109996908A CN 201680091075 A CN201680091075 A CN 201680091075A CN 109996908 A CN109996908 A CN 109996908A
Authority
CN
China
Prior art keywords
carrier concentration
transition zone
concentration
carrier
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680091075.2A
Other languages
English (en)
Other versions
CN109996908B (zh
Inventor
滨野健一
大野彰仁
沟部卓真
酒井雅
木村泰广
三谷阳一郎
金泽孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109996908A publication Critical patent/CN109996908A/zh
Application granted granted Critical
Publication of CN109996908B publication Critical patent/CN109996908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半导体晶片具备：碳化硅衬底，其在厚度方向具有均匀的第一载流子浓度；载流子浓度过渡层，其设置于所述碳化硅衬底之上；以及外延层，其设置于所述载流子浓度过渡层之上，在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低。所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度。所述浓度梯度为如下梯度，即，从所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，膜厚度越增加，载流子浓度越降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低。所述载流子浓度过渡层的所述载流子浓度具有落在由第一浓度梯度条件及第二浓度梯度条件夹着的预先确定的浓度范围内的所述浓度梯度。

Description

半导体晶片、半导体芯片及半导体装置的制造方法
技术领域
本发明涉及半导体晶片、半导体芯片、及半导体装置的制造方法。
背景技术
碳化硅作为新一代的功率半导体材料而受到期待。具体而言，在碳化硅衬底之上生长的外延层包含成为功率器件的耐压保持层的漂移层。功率器件用碳化硅衬底在N型的情况下，通常为1018～1019cm-3等级的载流子浓度。相对于此，漂移层的载流子浓度为1015～1016cm-3等级。因此，在功率器件用途中，通常碳化硅衬底的载流子浓度比漂移层的载流子浓度高，为后者的10倍～1000倍左右。碳化硅的晶格常数依赖于载流子浓度。具体而言，载流子浓度越高，晶格常数越小。根据载流子浓度的差异，在漂移层等外延层与碳化硅衬底的界面处，压缩应力作用于外延层。由于该应力，会在外延层产生位错或晶体缺陷。晶体品质降低会妨碍载流子的移动，存在引起器件特性的劣化的风险。
作为针对上述问题点的对策已知存在如下技术，即，在使缓冲层外延生长于碳化硅衬底之上后，使漂移层外延生长于该缓冲层之上。由此，能够将具有中间的载流子浓度的缓冲层设置于碳化硅衬底和漂移层之间。例如，日本特开2000-319099号公报的第0050段公开了如下技术，即，使缓冲层的载流子浓度阶梯状地变化、或者使缓冲层的载流子浓度具有连续且线性的梯度。
专利文献1：日本特开2000-319099号公报
发明内容
为了制造所期望的半导体装置，优选在用作漂移层的外延层的制造时对膜厚度进行高精度管理。在外延层的膜厚度管理中，常使用FT-IR法。FT-IR法是使用了傅立叶变换红外分光光度计的反射干涉解析的简称。FT-IR法的原理为，利用在物质间存在大于或等于一定的折射率差的情况下，在这2个物质的界面处得到红外反射的现象，对膜厚度进行测量。为了通过FT-IR法对外延层的厚度进行测量，在外延层的正下方的层与外延层的界面处需要某种程度的折射率差。从得到充分的折射率差的观点出发，不优选使用日本特开2000-319099号公报所记载的具有线性载流子浓度梯度的缓冲层。其理由为，在具有线性载流子浓度梯度的情况下，难以得到在缓冲层的正下方的层与缓冲层的界面处获得得到红外反射光所需要的折射率差。
另一方面，也不优选使用日本特开2000-319099号公报所记载的具有阶梯状载流子浓度梯度的缓冲层。由于在阶梯状载流子浓度梯度的情况下，载流子浓度不连续地变化，因此存在不能够充分地进行缓冲层与碳化硅衬底的界面处的位错及晶体缺陷的抑制的风险。另外，从制造上的观点出发，为了制造具有阶梯状载流子浓度梯度的缓冲层而需要中断晶体生长、或需要急剧的气体切换。其结果，存在由于与气体切换相伴的絮流的产生等使缓冲层的晶体缺陷增加的问题。
本发明就是为了解决上述那样的课题而提出的，其目的在于，提供以能够兼顾准确的膜厚度管理和良好的结晶性的方式得到了改善的半导体晶片、半导体芯片及半导体装置的制造方法。
本发明涉及的半导体晶片具备：碳化硅衬底，其在厚度方向具有均匀的第一载流子浓度；载流子浓度过渡层，其设置于所述碳化硅衬底之上；以及外延层，其设置于所述载流子浓度过渡层之上，在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低。所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度。所述浓度梯度为如下梯度，即，从处于所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低。将X设为所述载流子浓度过渡层内的膜厚度比率。所述膜厚度比率为将所述载流子浓度过渡层的厚度方向位置除以所述载流子浓度过渡层的膜厚度而得到的值，X为具有0≤X≤1的定义域的变量。将Y设为所述载流子浓度过渡层内的载流子浓度比率。所述载流子浓度比率为将0<X≤1的范围的所述载流子浓度过渡层的载流子浓度除以X＝0的所述载流子浓度过渡层的载流子浓度而得到的值。在预先确定了由下述的式(a1)和式(a2)夹着的浓度范围的情况下，所述载流子浓度过渡层的所述载流子浓度具有落在所述浓度范围内的所述浓度梯度。
[数学式1]
[数学式2]
本发明涉及的半导体芯片具备：碳化硅衬底，其在厚度方向具有均匀的第一载流子浓度；载流子浓度过渡层，其设置于所述碳化硅衬底之上；以及外延层，其设置于所述载流子浓度过渡层之上，在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低。本发明涉及的半导体芯片的所述载流子浓度过渡层的所述载流子浓度与上述本发明涉及的半导体晶片相同，具有落在由所述式(a1)和所述式(a2)夹着的所述浓度范围内的所述浓度梯度。
本发明涉及的半导体装置的制造方法具备：第1工序，准备在厚度方向具有均匀的第一载流子浓度的碳化硅衬底；第2工序，通过供给生长气体及掺杂剂气体，从而在所述碳化硅衬底之上设置载流子浓度过渡层；以及第3工序，在所述载流子浓度过渡层之上设置外延层，该外延层在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低。所述第2工序为，对所述生长气体及所述掺杂剂气体的流量进行控制，以使得所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度。所述浓度梯度为如下梯度，即，从所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低。将X设为所述载流子浓度过渡层内的膜厚度比率。所述膜厚度比率为将所述载流子浓度过渡层的生长开始以后的所述载流子浓度过渡层的生长中途的厚度除以所述载流子浓度过渡层的膜厚度设计值而得到的值，X为具有0≤X≤1的定义域的变量。将Y设为所述载流子浓度过渡层内的载流子浓度比率。所述载流子浓度比率为将0<X≤1的范围的所述载流子浓度过渡层的载流子浓度除以X＝0的所述载流子浓度过渡层的载流子浓度而得到的值。在预先确定了由下述的式(c1)和式(c2)夹着的浓度范围的情况下，所述第2工序为，对所述生长气体及所述掺杂剂气体的流量进行控制，以使得所述载流子浓度过渡层的所述载流子浓度具有落在所述浓度范围内的浓度梯度。
[数学式3]
[数学式4]
发明的效果
根据本发明，由于通过与处于载流子浓度过渡层的正下方的层的关系使载流子浓度过渡层的载流子浓度落在适当范围内，因此能够兼顾准确的膜厚度管理和良好的结晶性。
附图说明
图1是表示本发明的实施方式涉及的碳化硅晶片的斜视图。
图2是本发明的实施方式涉及的碳化硅晶片的剖视图。
图3是本发明的实施方式涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。
图4是用于说明本发明的实施方式涉及的载流子浓度过渡层的规定浓度范围的曲线图。
图5是本发明的实施方式的变形例涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。
图6是本发明的实施方式的变形例涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。
图7是本发明的实施方式的变形例涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。
图8是本发明的实施方式的变形例涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。
图9是表示本发明的实施方式涉及的半导体装置的图。
图10是表示本发明的实施方式涉及的其它半导体装置的图。
图11是表示本发明的实施方式涉及的半导体装置的制造方法的流程图。
具体实施方式
实施方式的晶片构造.
图1是表示本发明的实施方式涉及的碳化硅晶片100的斜视图。图2是本发明的实施方式涉及的碳化硅晶片100的剖视图。图2示出沿图1的R-R′线将碳化硅晶片100切断的面。如图2所示，碳化硅晶片100由N型碳化硅衬底1、在碳化硅衬底1之上形成的N型外延层即载流子浓度过渡层2、在载流子浓度过渡层2之上外延生长出的外延层3构成。该外延层3在后述的半导体装置40、42被用作漂移层。
已知碳化硅具有许多晶体多型(polymorphous)，作为功率器件用途大多使用4H型。由于碳化硅具有许多晶体多型，因此通过很少能量就有可能变化为其它晶体多型。因此，在向碳化硅衬底1的碳化硅外延生长中，通常进行台阶流(step flow)生长。在台阶流生长中，通过在相对于[0001]晶轴使衬底面倾斜了4～8°的碳化硅衬底1之上进行晶体生长，从而将在碳化硅衬底1之上外延生长出的层的晶体多型保持为与碳化硅衬底1相同。具体而言，实施方式涉及的碳化硅衬底1相对于(0001)面向[11-20]方向具有4°斜率。
碳化硅衬底1在厚度方向具有均匀的载流子浓度。下面，将碳化硅衬底1的载流子浓度也称为第一载流子浓度NSUB。外延层3在厚度方向具有均匀的载流子浓度。外延层3大多用作漂移层。下面，将外延层3的载流子浓度称为第二载流子浓度NEP。功率器件用碳化硅衬底在N型的情况下，通常为1018～1019cm-3等级的载流子浓度。碳化硅衬底1的第一载流子浓度NSUB也为1018～1019cm-3。第二载流子浓度NEP为1015～1016cm-3等级。在功率器件用途中，通常第一载流子浓度NSUB比第二载流子浓度NEP高，为后者的10倍～1000倍左右。
图3是本发明的实施方式涉及的碳化硅晶片的局部放大图及表示载流子浓度分布的曲线图。图3的纸面左侧所示的碳化硅晶片100的层构造是将图2的Q部分放大的结构。界面30为载流子浓度过渡层2与碳化硅衬底1的界面。图3的纸面右侧所示的曲线图为与旁边所示的碳化硅晶片100的层构造位置对应而将载流子浓度分布进行曲线图化后的图。
载流子浓度过渡层2的载流子浓度在载流子浓度过渡层2的厚度方向具有浓度梯度。下面，将载流子浓度过渡层2的载流子浓度也称为载流子浓度NTR。载流子浓度NTR的浓度梯度为如下这样的梯度，即，从处于载流子浓度过渡层2的正下方的层与载流子浓度过渡层2的界面起，随着膜厚度增加，载流子浓度值连续地降低。在图3所示的曲线图中载流子浓度NTR示出曲线式的载流子浓度变化。在本实施方式中，从界面30算起的膜厚度越增加，载流子浓度值越降低。就碳化硅晶片100而言，处于载流子浓度过渡层2的正下方的层为碳化硅衬底1。并且，载流子浓度NTR所具有的浓度梯度为载流子浓度过渡层2的膜厚度越增加，载流子浓度值越以小的降低率降低那样的梯度。因此，在界面30侧伴随着膜厚度增大，载流子浓度值大幅降低，越接近载流子浓度过渡层2与外延层3的界面，载流子浓度越平缓地降低。此外，本实施方式涉及的载流子浓度过渡层2在厚度方向具有浓度梯度，但在碳化硅晶片100的平面方向具有均匀的浓度。即，在任意厚度位置将载流子浓度过渡层2切断的切断面的面内，载流子浓度是恒定的。
此外，在本实施方式中使用“处于正下方的层”及“处于正上方的层”这些术语。“处于正下方的层”是指特定的层直接与下方的层接触而没有隔着其它半导体层的情况。由于就碳化硅晶片100而言，载流子浓度过渡层2直接外延生长于碳化硅衬底1之上，因此处于载流子浓度过渡层2的正下方的层为碳化硅衬底1。“处于正上方的层”是指特定的层直接与上方的层接触而没有隔着其它半导体层的情况。由于就碳化硅晶片100而言，外延层3直接外延生长于载流子浓度过渡层2之上，因此处于载流子浓度过渡层2的正上方的层为外延层3。
根据实验结果可知，外延层的载流子浓度与外延生长时的氮流量成正比，并且与外延生长速度成反比。利用这一点，本申请的发明人解出了下述的式(1)～(4)。
Nd-Na(t)＝N(t)/G(t)×Nc···(1)
N(t)＝Ni+N0-Ni/tbuf×t···(2)
G(t)＝(Gm-Gi)/tbuf×t+Gi···(3)
T＝∫G(t)dt···(4)
通过解出上述4个公式，得到下述的式(5)。
Nd-Na(T)＝(A’/(B’+C’×T)1/2-D’)×E’··(5)
这里，上述各种参数表示与载流子浓度过渡层2相关的下述参数。Nd-Na是指载流子浓度。t为从生长开始起的时间。N(t)为生长时间t时的氮流量。G(t)为生长时间t时的生长速度。Nc为对氮向外延层的掺入进行规定的常数。tbuf为载流子浓度过渡层2的生长时间。Ni为开始载流子浓度过渡层2的生长时(t＝0)时的氮流量。N0为载流子浓度过渡层2的生长结束时(t＝tbuf)的氮流量。Gi为开始载流子浓度过渡层2的生长时(t＝0)的生长速度。Gm为载流子浓度过渡层2的生长结束时(t＝tbuf)的生长速度。T为载流子浓度过渡层2的厚度。
t＝tbuf时的载流子浓度过渡层2的厚度由下述的式(6)表示。
Tbuf＝Gi×tbuf+(Gm+Gi)×tbuf/2···(6)
如果将Nd-Na设为载流子浓度过渡层2的比率T/Tbuf的变量，则得到下述的式(7)。
Nd-Na(T/Tbuf)＝(A/(B+C×T/Tbuf)1/2-D)×E···(7)
将开始载流子浓度过渡层2的生长时的载流子浓度过渡层2的载流子浓度也成为“载流子浓度初始值”。将载流子浓度过渡层2的载流子浓度初始值记载为Nd-Na(T/Tbuf＝0)。由于Nd-Na(T/Tbuf＝0)为常数，因此能够导出下述的式(8)。
Nd-Na(T/Tbuf)/Nd-Na(T/Tbuf＝0)＝A/(B+C×T/Tbuf)1/2-D···(8)
Ni、N0、Gi、Gm、及Nc为常数。A’、B’、C’、D’、E’、A、B、C、及D也为常数。常数A’～D由常数Ni～Nc构成。
下面，使用文字Y及X，将“膜厚度比率”及“载流子浓度比率”定义为下述的式(9)及式(10)。
Y＝(Nd-Na(T/Tbuf)/Nd-Na(T/Tbuf＝0)···(9)
X＝T/Tbuf···(10)
X为载流子浓度过渡层2内的“膜厚度比率”。膜厚度比率为将从开始载流子浓度过渡层2的生长时起的载流子浓度过渡层2的生长中途的厚度除以载流子浓度过渡层2的膜厚度设计值而得到的值。该膜厚度设计值为制造工序中的载流子浓度过渡层2的目标膜厚度。碳化硅晶片100完成后的载流子浓度过渡层2的膜厚度被视为与载流子浓度过渡层2的膜厚度设计值相同。X为变量，X的定义域为0≤X≤1。在X＝1时，是指完成碳化硅晶片100时的载流子浓度过渡层2的厚度，即100％的厚度。在X＝0.5时，是指载流子浓度过渡层2恰好一半的厚度，即50％的厚度。就作为完成品提供的碳化硅晶片100而言，X为将载流子浓度过渡层2的沿厚度方向的任意位置除以载流子浓度过渡层2的膜厚度设计值而得到的值。
Y为载流子浓度过渡层2内的“载流子浓度比率”。载流子浓度比率为将载流子浓度过渡层2的0<X≤1的膜厚度范围中的载流子浓度除以载流子浓度过渡层2的X＝0的载流子浓度而得到的值。
在下述的式(11)中，如果代入A＝1.05、B＝1.74×10-3、C＝1.00及D＝1.04，则得到第一浓度梯度条件C1。并且，如果将A＝1.95、B＝1.11×10-1、C＝0.89及D＝1.50代入式(11)，则得到第二浓度梯度条件C2。在由该第一浓度梯度条件C1和第二浓度梯度条件C2夹着的预先设定的规定浓度范围S内，设定载流子浓度过渡层2所具有的载流子浓度NTR的梯度。规定浓度范围S为图3的阴影区域。
[数学式5]
具体而言，在被由式(12)决定的第一浓度梯度条件C1和由式(13)决定的第二浓度梯度条件C2夹着的规定浓度范围S内，设定载流子浓度过渡层2的载流子浓度梯度。
[数学式6]
[数学式7]
通过设置本实施方式涉及的载流子浓度过渡层2，得到下述各种效果。特别地，在本实施方式中，在规定浓度范围S内设定载流子浓度过渡层2的浓度梯度。规定浓度范围S是以满足第一浓度梯度条件C1和第二浓度梯度条件C2这两者的方式决定的。第一浓度梯度条件C1为通过良好地保持结晶性而抑制器件特性的劣化所需要的条件。第二浓度梯度条件C2为进行通过FT-IR法实现的膜厚度测量所需要的条件。
作为有利的效果，首先，能够与载流子浓度过渡层2的膜厚度增大对应地逐渐缓和晶格常数小的高载流子浓度区域和晶格常数大的低载流子浓度区域的晶格常数差。假设没有设置载流子浓度过渡层2，则大的应力会作用于高载流子浓度区域与低载流子浓度区域的界面。通过由载流子浓度过渡层2缓和该应力，能够抑制外延生长所产生的位错及晶体缺陷。特别地，在实施方式中设置有第一浓度梯度条件C1。其结果，能够使载流子浓度过渡层2的浓度梯度具有抑制位错及晶体缺陷最低限度所需要的程度的平缓度。
作为其它效果，在对使用碳化硅晶片100制造出的电力用半导体装置，例如后述的半导体装置40、42等进行通电使用时存在优点。由于将载流子浓度过渡层2与碳化硅衬底1的界面30的应力缓和，因此会抑制界面30处的位错的产生。假设在没有设置载流子浓度过渡层2的情况下，由于制造电力用半导体装置后的通电时的能量，在高载流子浓度的碳化硅衬底1与低载流子浓度的外延层3的界面产生应力，存在由该应力引起的位错及晶体缺陷而导致晶体品质降低的风险。关于这一点，本申请的发明人确认出在设置有载流子浓度过渡层2的情况下，即使在对电力用半导体装置进行了通电的情况下，在高载流子浓度的碳化硅衬底1与低载流子浓度的载流子浓度过渡层2的界面30处位错及晶体缺陷也得到抑制。此外，如后述的变形例那样，在处于载流子浓度过渡层2的正下方的层为其它外延层的情况下，能够在载流子浓度过渡层2与其它外延层的界面得到应力缓和效果。
而且，作为其它效果，能够在碳化硅衬底1与载流子浓度过渡层2的界面30产生充分大的载流子浓度差。其结果，能够进行基于FT-IR法的界面检测。因此，能够通过FT-IR法高精度地进行外延膜厚度测定。即，能够通过FT-IR法对图3的厚度T准确地进行测量。也可以进行将外延层3分离后的外延膜厚度测定。
而且，作为其它效果，能够抑制在载流子浓度过渡层2的形成工序中掺杂剂气体的流量变化变得急剧。因此，能够一边抑制产生晶体缺陷一边形成载流子浓度过渡层2。关于这一点，在后述的“实施方式的制造方法”中进行详细说明。
图4是用于说明本发明的实施方式涉及的载流子浓度过渡层2的规定浓度范围S的曲线图。如图4所示，如果是落在规定浓度范围S内的连续的浓度梯度，则能够设定各种形状及梯度的浓度梯度。也可以替代图3的载流子浓度NTR，例如使用图4的载流子浓度NTR1或载流子浓度NTR2。
关于载流子浓度过渡层2的载流子浓度范围，也可以如下述那样对范围进行变形。就规定浓度范围S而言，也可以取代上述第一浓度梯度条件及第二浓度梯度条件而通过下述第三浓度梯度条件及第四浓度梯度条件来规定。第三浓度梯度条件是将A＝1.08、B＝4.45×10-3、C＝1.00及D＝1.07代入式(11)而得到的。下述的式(14)示出第三浓度梯度条件。第四浓度梯度条件是将A＝1.60、B＝2.78×10-2、C＝0.97及D＝1.20代入式(11)而得到的。下述的式(15)示出第三浓度梯度条件。由此，能够进一步提高界面处的应力缓和效果、FT-RF法的界面检测效果、及制造上的优越性。
[数学式8]
[数学式9]
关于载流子浓度过渡层2的厚度，也可以如下述那样对范围进行设定。在载流子浓度过渡层2的厚度Tbuf比10μm厚的情况下，能够充分得到晶体缺陷减少效果。但是，如果载流子浓度的梯度不足，则界面30处的红外反射光少，存在难以进行外延膜厚度的FT-IR测定的风险。另一方面，在载流子浓度过渡层2比0.3μm薄的情况下，应力缓和效果变低。因此，载流子浓度过渡层2的优选的膜厚度落在0.3μm～10μm的范围内。并且，进一步优选为将载流子浓度过渡层2的膜厚度设在0.5μm～3μm的范围内，进一步优选设在1μm～3μm的范围内。
关于载流子浓度过渡层2的载流子浓度初始值，也可以设定在如下范围。
首先，对载流子浓度初始值的下限值进行研究。碳化硅的晶格常数依赖于载流子浓度，载流子浓度越高，晶格常数越小。在载流子浓度过渡层2的载流子浓度初始值比1×1017cm-3小的情况下，由于外延层3与载流子浓度过渡层2的晶格常数差小，因此晶体缺陷增加的问题没有那么大。如果载流子浓度过渡层2的载流子浓度初始值大于或等于1×1017cm-3，则外延层3与载流子浓度过渡层2的晶格常数差变大，本实施方式涉及的碳化硅晶片100的技术优点高。并且，如果载流子浓度过渡层2的载流子浓度初始值比2×1019cm-3高，则外延层3与载流子浓度过渡层2的晶格常数差变得过大，本实施方式涉及的碳化硅晶片100的技术优点更高。
接着，对载流子浓度初始值的上限值进行研究。在碳化硅衬底1的载流子浓度大于或等于2×1019cm-3的情况下，存在于碳化硅衬底1内的位错及晶体缺陷急剧增加。因此，实际上，将碳化硅衬底1的载流子浓度限制为小于或等于2×1019cm-3。其结果，在碳化硅晶片100的情况下，与碳化硅衬底1的载流子浓度相同，将在碳化硅衬底1之上生长的载流子浓度过渡层2的载流子浓度初始值也限制为小于或等于2×1019cm-3。
根据上述上下限值的研究，为了享有本实施方式涉及的碳化硅晶片100的技术优点，优选载流子浓度过渡层2的载流子浓度初始值落在1×1017cm-3～2×1019cm-3的范围内。并且，如果考虑通常的作为碳化硅功率半导体器件用的碳化硅衬底1的载流子浓度，则更优选将载流子浓度过渡层2的载流子浓度初始值设定在1×1918cm-3～7×1018cm-3的范围内。
对于碳化硅晶片100的构造，进一步，能够实施如下所述的变形。图5～图8是本发明的实施方式的变形例涉及的碳化硅晶片101～104的局部放大图及表示载流子浓度分布的曲线图。此外，图5～图8所示的载流子浓度分布图为用于参考而示出的示意性的曲线图，是了解有无浓度梯度的程度的简略的图。因此，图5～图8所示的曲线图的实际斜率及曲率等不对载流子浓度分布的具体数值作出限定。
如图5所示的碳化硅晶片101那样，也可以在碳化硅衬底1与载流子浓度过渡层2之间设置有外延层13a。外延层13a在厚度方向具有均匀的载流子浓度N1。载流子浓度N1比碳化硅衬底1的第一载流子浓度NSUB低，比外延层3的第二载流子浓度NEP高。就载流子浓度N1与第一载流子浓度NSUB之差而言，作为一个例子，也可以设为第一载流子浓度NSUB比载流子浓度N1高，为后者的2～5倍左右那样的浓度差。但是，作为变形例，也可以是载流子浓度N1与第一载流子浓度NSUB相同。另外，作为变形例，外延层13a也可以具有比第一载流子浓度NSUB大的载流子浓度N2。在图5的变形例中，在处于载流子浓度过渡层2的正下方的外延层13a与载流子浓度过渡层2的界面31处，也能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。此外，优选处于载流子浓度过渡层2的正下方的外延层13a的载流子浓度N1比处于载流子浓度过渡层2的正上方的外延层3的第二载流子浓度NEP高，为后者的10～1000倍。这是因为能够进一步发挥载流子浓度过渡层2的技术优点。
如图6所示的碳化硅晶片102那样，也可以在载流子浓度过渡层2与外延层3之间设置有外延层13b。外延层13b在厚度方向具有均匀的载流子浓度N6。载流子浓度N6比载流子浓度过渡层2的载流子浓度NTR的最小值N7低，比外延层3的第二载流子浓度NEP高。就第二载流子浓度NEP与载流子浓度N6的浓度差而言，作为一个例子，也可以设为载流子浓度N6比第二载流子浓度NEP高，为后者的2～5倍左右那样的浓度差。就载流子浓度NTR的最小值N7与载流子浓度N6的浓度差而言，作为一个例子，也可以设为最小值N7比载流子浓度N6高，为后者的2～5倍左右那样的浓度差。但是，作为变形例，载流子浓度N6也可以是与第二载流子浓度NEP相同，或还可以是与载流子浓度NTR的最小值N7相同。在图6的变形例中，在载流子浓度过渡层2与碳化硅衬底1的界面30处，也能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。此外，优选处于载流子浓度过渡层2的正下方的碳化硅衬底1的第一载流子浓度NSUB比处于载流子浓度过渡层2的正上方的外延层13b的载流子浓度N6高，为后者的10～1000倍。这是因为能够进一步发挥载流子浓度过渡层2的技术优点。
如图7所示的碳化硅晶片103那样，也可以在碳化硅衬底1与外延层3之间设置多个载流子浓度过渡层2a、2b。具体而言，就碳化硅晶片103来说，将第一载流子浓度过渡层2a与第二载流子浓度过渡层2b重叠。第一载流子浓度过渡层2a为在碳化硅衬底1之上外延生长出的层，能够与载流子浓度过渡层2同样地进行设计及制造。但是，第一载流子浓度过渡层2a的载流子浓度最小值N3比外延层3的第二载流子浓度NEP高。第二载流子浓度过渡层2b的载流子浓度初始值与第一载流子浓度过渡层2a的载流子浓度最小值N3一致。就第二载流子浓度过渡层2b而言，伴随着膜厚度增大而载流子浓度降低，在最大膜厚度处与外延层3相同，为第二载流子浓度NEP。
也可以与实施方式涉及的载流子浓度过渡层2相同地，将第一载流子浓度过渡层2a及第二载流子浓度过渡层2b这两者的浓度梯度设定为落在规定浓度范围S。但是，只要落在规定浓度范围S，第一载流子浓度过渡层2a的浓度梯度、第二载流子浓度过渡层2b的浓度梯度也可以具有不同的梯度。就图7的碳化硅晶片103而言，在第一载流子浓度过渡层2a与碳化硅衬底1的界面30处，也能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。另外，在第二载流子浓度过渡层2b与第一载流子浓度过渡层2a的界面32，也能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。
作为进一步优选的变形例，也可以针对第一载流子浓度过渡层2a及第二载流子浓度过渡层2b的至少一者，对浓度梯度进行设定以使得落在由第三浓度梯度条件及第四浓度梯度条件规定的规定浓度范围。
此外，也可以与实施方式涉及的载流子浓度过渡层2相同地，仅将第一载流子浓度过渡层2a和第二载流子浓度过渡层2b中的一个载流子浓度过渡层的浓度梯度设定为落在规定浓度范围S。在该一个载流子浓度过渡层的正下方的层与该一个载流子浓度过渡层的界面处，能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。第一载流子浓度过渡层2a和第二载流子浓度过渡层2b中的另一个层也可以具有没有落在规定浓度范围S的浓度梯度。
如图8所示的碳化硅晶片104那样，也可以在第一载流子浓度过渡层2a与第二载流子浓度过渡层2b之间设置中间外延层14。中间外延层14在厚度方向具有均匀的中间载流子浓度N4。中间载流子浓度N4比第一载流子浓度过渡层2a的载流子浓度最小值N5低，与第二载流子浓度过渡层2b的载流子浓度初始值相等。作为一个例子，也可以将中间载流子浓度N4与最小值N5的浓度差设为2～5倍左右。在图8的变形例中，在第一载流子浓度过渡层2a与碳化硅衬底1的界面31及第二载流子浓度过渡层2b与中间外延层14的界面33处，也能够得到上述实施方式中说明过的兼顾结晶性和膜厚度测量的效果。
此外，在图8的变形例中，优选处于第一载流子浓度过渡层2a的正下方的碳化硅衬底1的第一载流子浓度NSUB比处于第一载流子浓度过渡层2a的正上方的中间外延层14的中间载流子浓度N4高，为后者的10～1000倍。优选在上述条件的基础上或取代上述条件，处于第二载流子浓度过渡层2b的正下方的中间外延层14的中间载流子浓度N4比处于第二载流子浓度过渡层2b的正上方的外延层3的第二载流子浓度NEP高，为后者的10～1000倍。这是因为能够进一步发挥第一载流子浓度过渡层2a及第二载流子浓度过渡层2b的技术优点。
此外，虽然未图示，但也可以在图5所示的碳化硅晶片101，进一步追加图6的外延层13b。也可以在图7所示的碳化硅晶片103，追加图5及图6的外延层13a、13b的至少一者。也可以在图8所示的碳化硅晶片104，追加图5及图6的外延层13a、13b的至少一者。
实施方式的器件构造.
图9是表示本发明的实施方式涉及的半导体装置40的图。半导体装置40为MOSFET(metal-oxide-semiconductor field-effect transistor)。半导体装置40是在半导体芯片150的表面形成晶体管表面构造50，在半导体芯片150的背面设置了背面电极即漏极电极9的半导体装置。半导体芯片150具有与实施方式涉及的碳化硅晶片100相同的层构造。这是因为半导体芯片150是在形成了晶体管表面构造50等后的所谓的后段工序处理中通过对碳化硅晶片100进行切割而得到的。因此，半导体芯片150具备碳化硅衬底1、载流子浓度过渡层2、漂移层3。这里，由于将外延层3用作漂移层3，因此对两者标注相同标号。
晶体管表面构造50是在漂移层3的表面形成的。具体而言，晶体管表面构造50具备：一组基极区域4，其是在漂移层3通过杂质注入而形成的；源极区域5，其各自形成于该一组基极区域内；栅极绝缘膜6，其形成为横跨一套基极区域4及源极区域5和另一套基极区域4及源极区域5；栅极电极7，其形成于栅极绝缘膜6之上；以及源极电极8，其形成于源极区域5之上。
对半导体装置40的制造方法进行说明。准备碳化硅晶片100，在漂移层3的表面，在彼此分离的预先确定的规定部位通过抗蚀层等形成掩模。在掩模形成后对杂质进行离子注入。其结果，形成一对P型基极区域4。作为在漂移层3中呈P型的杂质，举出例如硼(B)或铝(Al)等。然后，在上述各P型基极区域4中通过抗蚀层等形成掩模，形成N型源极区域5后，除去掩模。作为N型杂质举出例如磷(P)或氮(N)等。接着，如果在离子注入后通过热处理装置在高温下对晶片进行热处理，则N型及P型注入离子在电气上被激活。通过热氧化、或堆积而形成栅极绝缘膜6。在栅极绝缘膜6之上对栅极电极7进行成膜及图案化。栅极电极7设置为横跨一对基极区域4及源极区域5。以栅极电极7的中央位于在基极区域4之间露出的漂移层3的中央之上的方式，对栅极电极7进行图案化。然后，通过光刻技术和蚀刻技术将各源极区域5之上的栅极绝缘膜6的剩余部分除去。在除去后，在露出了源极区域5的部分对源极电极8进行成膜，对源极电极8进行图案化。由此，完成晶体管表面构造50。之后，在碳化硅衬底1的背面侧形成漏极电极9。在这些工艺之后，对碳化硅晶片100进行切割而芯片化。其结果，提供具有图4所示的MOSFET元件构造的主要部分的半导体装置40。
此外，半导体装置40为具备所谓的平面栅极型绝缘栅极构造的MOSFET。但是，半导体装置40的绝缘栅极构造也可以是所谓的沟槽栅极型。另外，也可以在半导体装置40追加P型集电极层而变形为绝缘栅型双极晶体管(IGBT)，也可以将该IGBT设为沟槽栅极型。由于这些变形是已经公知的技术而不是新事项，因此省略详细说明。
图10是表示本发明的实施方式涉及的其它半导体装置42的图。半导体装置42为碳化硅肖特基势垒二极管(SiC-SBD)。半导体装置42是在半导体芯片152的表面形成SBD表面构造52，在半导体芯片152的背面设置了背面电极即欧姆电极12的半导体装置。半导体芯片152具有与实施方式涉及的碳化硅晶片100相同的层构造。这是因为半导体芯片152是在形成了SBD表面构造52等后的所谓的后段工序处理中通过对碳化硅晶片100进行切割而得到的。因此，半导体芯片152具备碳化硅衬底1、载流子浓度过渡层2、漂移层3。这里，由于将外延层3用作漂移层3，因此对两者标注相同标号。
SBD表面构造52是在漂移层3的表面形成的。具体而言，SBD表面构造52具备：一组离子注入层10，其是在漂移层3通过杂质注入而形成的；以及肖特基电极11，其是以横跨该一组离子注入层10的方式形成的。此外，离子注入层10也称为末端构造10。
对半导体装置42的制造方法进行说明。准备碳化硅晶片100，在漂移层3的表面之上形成所期望的图案的光致抗蚀剂图案化掩模。从该掩模之上注入杂质离子，在N型漂移层3的表面形成离子注入层10。之后，除去掩模及牺牲氧化膜。为了使注入后的杂质原子激活而进行激活退火，由此形成P型末端构造10。在碳化硅衬底1的背面形成欧姆电极12，进行热处理。然后，在碳化硅衬底1的表面形成肖特基电极11。在这些工艺之后，对碳化硅晶片100进行切割而芯片化。其结果，提供具有图5所示的元件构造主要部分的半导体装置42。
此外，半导体装置42为肖特基势垒二极管，但也可以将半导体装置42设为PN二极管。
此外，上述本实施方式涉及的碳化硅晶片100的变形例全部能够应用于半导体装置40、42的半导体芯片150、152。即，也可以在实施了上述各种变形的碳化硅晶片100形成晶体管表面构造50等或SBD表面构造52等后进行切割而芯片化。另外，也可以替代碳化硅晶片100，使用碳化硅晶片101～104。
实施方式的制造方法.
图11是表示本发明的实施方式涉及的半导体装置的制造方法的流程图。
(步骤S100)
准备具有4°偏离角的N型碳化硅衬底1。在碳化硅外延装置内配置上述碳化硅衬底1。
(步骤S102)
作为载气使氢气流入碳化硅外延装置内。使碳化硅外延装置的炉内温度上升至预先确定的规定温度。作为一个例子，规定温度为1450℃～1650℃。
(步骤S104)
在炉内温度达到预先确定的规定温度后，以规定时间保持该规定温度而在外延生长前通过气体进行蚀刻。
(步骤S106)
在通过气体进行蚀刻后，导入生长气体和掺杂剂气体而开始载流子浓度过渡层2的生长。作为生长气体，能够使用例如单硅烷等硅烷类气体、和例如丙烷等烃类气体。作为掺杂剂气体能够使用例如氮。此外，也可以在蚀刻及晶体生长时，将氯化氢等氯类气体导入碳化硅外延装置。
(步骤S108)
在载流子浓度过渡层2生长时，对单硅烷及丙烷的流量及比率和氮流量进行调整，以使得成为所期望的载流子浓度。作为一个例子，也可以设为单硅烷流量＝20ccm、丙烷流量＝7ccm、C/Si比＝1.05、及氮流量＝100ccm等。在本实施方式中，通过气体流量的连续变化而实现载流子浓度过渡层2的浓度变化。在载流子浓度过渡层2生长时，通过在使单硅烷流量与时间的经过对应地连续增加的同时，使氮流量与时间的经过对应地连续减少，从而得到载流子浓度过渡层2。作为一个例子，也可以各自花300秒使单硅烷从20ccm增加到160ccm，使丙烷从7ccm增加到56ccm。在该增加的同时，花300秒使氮流量从100ccm减少至10ccm。生长气体的流量增加及掺杂剂气体的流量降低可以是线性即一次函数式的变化，也可以不完全是线性而是平缓地改变流量变化率。
(步骤S110)
在本实施方式中，在步骤S108中使载流子浓度过渡层2生长后，连续地使外延层3生长。外延层3的生长条件也可以是例如单硅烷160ccm、丙烷56ccm、氮10ccm。由于外延层3在厚度方向具有均匀的第二载流子浓度NEP，因此不需要形成浓度梯度。因此，不需要如步骤S108那样与时间的经过对应的气体流量等的积极变更。此外，也能够在载流子浓度过渡层2与外延层3之间将外延生长中断。但是，在将生长中断的情况下，有可能产生与气体切换相伴的晶体缺陷。因此，从晶体缺陷的抑制的观点出发优选如实施方式那样不进行生长中断而是连续生长。
(步骤S111)
在使外延层3生长后，使用FT-IR法对膜厚度进行测量。通过设置载流子浓度过渡层2，在载流子浓度过渡层2与碳化硅衬底1的界面30处，能够得到基于FT-IR法的膜厚度测量所需要的红外反射光。
此时，提供以能够兼顾准确的膜厚度管理和良好的结晶性的方式改善后的碳化硅晶片100。该碳化硅晶片100也可以被单体出售。
(步骤S112)
在实施方式中，在步骤S111之后进一步在碳化硅晶片100进行表面工艺。表面工艺为用于形成晶体管表面构造50或SBD表面构造52的工序。由于已经使用图9及图10叙述了表面工艺的详细内容，因此这里省略说明。
(步骤S114)
接着，在碳化硅晶片100的背面形成通过图9及图10说明过的背面电极即漏极电极9或欧姆电极12。
(步骤S116)
之后，对碳化硅晶片100实施切割。这是后段工序之一。由此被芯片化后的是图9所示的半导体装置40或图10所示的半导体装置42。
由此，提供实施方式涉及的半导体装置40、42。之后，也可以通过进行半导体装置40、42的封装、向电路基板等的部件安装、及壳体组装后树脂封装或模塑树脂封装等，提供功率半导体模块。
根据实施方式涉及的半导体装置的制造方法，存在如下优点。
在碳化硅外延生长装置的生长炉内表面及生长炉内部件处存在许多堆积物。还具有与生长炉内表面及生长炉内部件的密合性低的堆积物。如果由于急剧的气体切换而将这些堆积物卷起，粘着于碳化硅晶片100，则存在引起晶体缺陷的风险。除此之外，如果产生与气体流量控制相伴的掺杂剂气体流量的过冲或下冲，则难以稳定地得到所期望的掺杂剂浓度。由于产生气体流量的过冲或下冲，因此存在在碳化硅晶片100表面之上局部地破坏气体流量平衡的风险。特别地，硅烷类气体及烃类气体的比率在碳化硅外延生长中是重要的条件之一。由于在碳化硅晶片100表面之上气体流量平衡局部地产生变化，因此存在引起晶体缺陷增加及载流子浓度不均衡的风险。关于这一点，在本实施方式中，通过气体流量的连续变化而实现载流子浓度过渡层2的浓度变化。因此，在载流子浓度过渡层2生长中，无需中断外延生长，不需要生长气体等的急剧的流量增减及切换。
在制作电力用半导体装置的过程中，包含注入工序、用于施主激活的退火工序、及用于形成电极及绝缘膜的成膜工序。通过经过这些工序，在碳化硅衬底1施加各种热力及机械力。关于这一点，根据本申请的发明人的研究结果，确认出在设置有载流子浓度过渡层2的情况下，在电力用半导体装置的制造过程中得到上述那样的位错及晶体缺陷的抑制效果。
此外，也可以对上述制造方法实施各种变形。例如，在实施方式中使用氮作为掺杂剂气体。可以替代氮而使用包含氮及其它元素的混合气体，也可以使用包含相对于碳化硅成为N型掺杂剂的元素的其它混合气体。另外，也可以使用P型半导体形成用的掺杂剂气体。在实施方式中将碳化硅衬底1及外延层3设为N型半导体，但碳化硅衬底1及外延层3也可以是P型半导体。
此外，也可以通过对图11所示的流程图实施变形，分别制造上述本实施方式涉及的碳化硅晶片100的变形例。例如，也可以对载流子浓度过渡层2的载流子浓度及膜厚度的设定进行各种变更。例如，如下地进行图5～图8涉及的碳化硅晶片101～104的制造即可。为了制造图5所示的碳化硅晶片101，在图11的步骤S106和步骤S108之间追加设置外延层13a的工序即可。为了制造图6所示的碳化硅晶片102，在图11的步骤S108和步骤S110之间追加设置外延层13b的工序即可。为了制造图7所示的碳化硅晶片103，多次重复图11的步骤S108即可。但是，载流子浓度及膜厚度的设定值需要与第一载流子浓度过渡层2a及第二载流子浓度过渡层2b各自相匹配地进行设计。为了制造图8所示的碳化硅晶片104，在图11的步骤S108后，追加设置中间外延层14的工序，并且在重复步骤S108后，进入下一个步骤即可。
标号的说明
1 碳化硅衬底，2 载流子浓度过渡层，2a 第一载流子浓度过渡层，2b 第二载流子浓度过渡层，3 外延层(漂移层)，13a、13b 外延层，4 基极区域，5 源极区域，6 栅极绝缘膜，7 栅极电极，8 源极电极，9 漏极电极，10 离子注入层(末端构造)，11 肖特基电极，12欧姆电极，14 中间外延层，30～33 界面，40、42 半导体装置，50 晶体管表面构造，52 SBD表面构造，100～104 碳化硅晶片，150、152 半导体芯片，C1 第一浓度梯度条件，C2 第二浓度梯度条件

Claims (13)

1.一种半导体晶片，其具备：
碳化硅衬底，其在厚度方向具有均匀的第一载流子浓度；
载流子浓度过渡层，其设置于所述碳化硅衬底之上；以及
外延层，其设置于所述载流子浓度过渡层之上，在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低，
所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度，
所述浓度梯度为如下梯度，即，从处于所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低，
将X设为所述载流子浓度过渡层内的膜厚度比率，
所述膜厚度比率为将所述载流子浓度过渡层的厚度方向位置除以所述载流子浓度过渡层的膜厚度而得到的值，
X为具有0≤X≤1的定义域的变量，
将Y设为所述载流子浓度过渡层内的载流子浓度比率，
所述载流子浓度比率为将0<X≤1的范围的所述载流子浓度过渡层的载流子浓度除以X＝0的所述载流子浓度过渡层的载流子浓度而得到的值，
在预先确定了由下述的式(a1)和式(a2)夹着的浓度范围的情况下，
[数学式1]
[数学式2]
所述载流子浓度过渡层的所述载流子浓度具有落在所述浓度范围内的所述浓度梯度。
2.根据权利要求1所述的半导体晶片，其中，
在预先确定了由下述的式(a3)和式(a4)夹着的浓度范围的情况下，
[数学式3]
[数学式4]
所述载流子浓度过渡层的所述载流子浓度具有落在由所述式(a3)和所述式(a4)夹着的浓度范围内的浓度梯度。
3.根据权利要求1或2所述的半导体晶片，其中，
所述载流子浓度过渡层的厚度落在0.3μm～10.0μm的范围内。
4.根据权利要求1至3中任一项所述的半导体晶片，其中，
处于所述载流子浓度过渡层的正上方的层为所述外延层，
处于所述载流子浓度过渡层的所述正下方的层为所述碳化硅衬底，
所述第一载流子浓度比所述第二载流子浓度高，为所述第二载流子浓度的10～1000倍。
5.根据权利要求1至3中任一项所述的半导体晶片，其中，
处于所述载流子浓度过渡层的正上方的层为所述外延层，
在所述碳化硅衬底与所述载流子浓度过渡层之间设置其它外延层，该其它外延层在厚度方向具有均匀的第三载流子浓度，
处于所述载流子浓度过渡层的所述正下方的层为所述其它外延层，
所述第三载流子浓度比所述第二载流子浓度高，为所述第二载流子浓度的10～1000倍。
6.根据权利要求1至3中任一项所述的半导体晶片，其中，
在所述载流子浓度过渡层与所述外延层之间设置其它外延层，该其它外延层在厚度方向具有均匀的第三载流子浓度，
处于所述载流子浓度过渡层的正上方的层为所述其它外延层，
处于所述载流子浓度过渡层的所述正下方的层为所述碳化硅衬底，
所述第一载流子浓度比所述第三载流子浓度高，为所述第三载流子浓度的10～1000倍。
7.根据权利要求1或2所述的半导体晶片，其中，
所述载流子浓度过渡层为第一载流子浓度过渡层，
在所述碳化硅衬底与所述第一载流子浓度过渡层之间及所述第一载流子浓度过渡层与所述外延层之间中的至少一处设置第二载流子浓度过渡层，
所述第二载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度，
所述浓度梯度为如下梯度，即，从处于所述第二载流子浓度过渡层的正下方的层与所述第二载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述第二载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低。
8.一种半导体芯片，其具备：
碳化硅衬底，其在厚度方向具有均匀的第一载流子浓度；
载流子浓度过渡层，其设置于所述碳化硅衬底之上；以及
外延层，其设置于所述载流子浓度过渡层之上，在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低，
所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度，
所述浓度梯度为如下梯度，即，从处于所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低，
将X设为所述载流子浓度过渡层内的膜厚度比率，
所述膜厚度比率为将所述载流子浓度过渡层的厚度方向位置除以所述载流子浓度过渡层的膜厚度而得到的值，
X为具有0≤X≤1的定义域的变量，
将Y设为所述载流子浓度过渡层内的载流子浓度比率，
所述载流子浓度比率为将0<X≤1的范围的所述载流子浓度过渡层的载流子浓度除以X＝0的所述载流子浓度过渡层的载流子浓度而得到的值，
在预先确定了由下述的式(b1)和式(b2)夹着的浓度范围的情况下，
[数学式5]
[数学式6]
所述载流子浓度过渡层的所述载流子浓度具有落在所述浓度范围内的浓度梯度。
9.一种半导体装置，其具备：
权利要求8所记载的半导体芯片；
晶体管表面构造，其设置于所述半导体芯片的所述外延层的表面；以及
背面电极，其设置于所述半导体芯片的背面。
10.一种半导体装置，其具备：
权利要求8所记载的半导体芯片；
肖特基势垒二极管表面构造，其设置于所述半导体芯片的所述外延层的表面；以及
背面电极，其设置于所述半导体芯片的背面。
11.一种半导体装置的制造方法，其具备：
第1工序，准备在厚度方向具有均匀的第一载流子浓度的碳化硅衬底；
第2工序，通过供给生长气体及掺杂剂气体，从而在所述碳化硅衬底之上设置载流子浓度过渡层；以及
第3工序，在所述载流子浓度过渡层之上设置外延层，该外延层在厚度方向具有均匀的第二载流子浓度，所述第二载流子浓度比所述第一载流子浓度低，
所述第2工序为，对所述生长气体及所述掺杂剂气体的流量进行控制，以使得所述载流子浓度过渡层的载流子浓度在厚度方向具有浓度梯度，
所述浓度梯度为如下梯度，即，从处于所述载流子浓度过渡层的正下方的层与所述载流子浓度过渡层的界面起，随着膜厚度增加，载流子浓度连续地降低，并且所述载流子浓度过渡层的所述膜厚度越增加，载流子浓度越以小的降低率降低，
将X设为所述载流子浓度过渡层内的膜厚度比率，
所述膜厚度比率为将所述载流子浓度过渡层的生长开始以后的所述载流子浓度过渡层的生长中途的厚度除以所述载流子浓度过渡层的膜厚度设计值而得到的值，
X为具有0≤X≤1的定义域的变量，
将Y设为所述载流子浓度过渡层内的载流子浓度比率，
所述载流子浓度比率为将0<X≤1的范围的所述载流子浓度过渡层的载流子浓度除以X＝0的所述载流子浓度过渡层的载流子浓度而得到的值，
在预先确定了由下述的式(c1)和式(c2)夹着的浓度范围的情况下，
[数学式7]
[数学式8]
所述第2工序为，对所述生长气体及所述掺杂剂气体的流量进行控制，以使得所述载流子浓度过渡层的所述载流子浓度具有落在所述浓度范围内的浓度梯度。
12.根据权利要求11所述的半导体装置的制造方法，其中，
在所述第2工序中，在使所述生长气体与时间的经过对应地连续增加的同时，使所述掺杂剂气体与时间的经过对应地连续减少。
13.根据权利要求11或12所述的半导体装置的制造方法，其中，
通过在所述第2工序和所述第3工序中持续进行所述生长气体及所述掺杂剂气体的导入，从而使所述载流子浓度过渡层和所述外延层连续地生长。
CN201680091075.2A 2016-11-28 2016-11-28 碳化硅半导体晶片、碳化硅半导体芯片及碳化硅半导体装置的制造方法 Active CN109996908B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/085223 WO2018096684A1 (ja) 2016-11-28 2016-11-28 半導体ウエハ、半導体チップ、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109996908A true CN109996908A (zh) 2019-07-09
CN109996908B CN109996908B (zh) 2021-06-11

Family

ID=62195929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091075.2A Active CN109996908B (zh) 2016-11-28 2016-11-28 碳化硅半导体晶片、碳化硅半导体芯片及碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10707075B2 (zh)
JP (1) JP6743905B2 (zh)
CN (1) CN109996908B (zh)
DE (1) DE112016007482B4 (zh)
WO (1) WO2018096684A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP1624353S (zh) * 2018-07-19 2019-02-12
WO2020115950A1 (ja) * 2018-12-05 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
CN113272480B (zh) * 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
JP7415831B2 (ja) 2020-07-08 2024-01-17 株式会社プロテリアル 炭化ケイ素半導体エピタキシャル基板の製造方法
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2011140429A (ja) * 2010-01-08 2011-07-21 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2014192163A (ja) * 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2016195226A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
CN106158943A (zh) * 2016-06-28 2016-11-23 长安大学 N沟碳化硅静电感应晶闸管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430677B2 (ja) 2010-01-08 2014-03-05 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
JP2012164790A (ja) * 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
CN107768427A (zh) * 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
CN108292686B (zh) * 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JPWO2017138247A1 (ja) * 2016-02-10 2018-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2011140429A (ja) * 2010-01-08 2011-07-21 Mitsubishi Electric Corp エピタキシャルウエハ及び半導体素子
JP2014192163A (ja) * 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2016195226A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
CN106158943A (zh) * 2016-06-28 2016-11-23 长安大学 N沟碳化硅静电感应晶闸管及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法

Also Published As

Publication number Publication date
US20200144053A1 (en) 2020-05-07
US10707075B2 (en) 2020-07-07
JP6743905B2 (ja) 2020-08-19
WO2018096684A1 (ja) 2018-05-31
JPWO2018096684A1 (ja) 2019-06-24
DE112016007482T5 (de) 2019-08-08
DE112016007482B4 (de) 2022-03-17
CN109996908B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN109996908A (zh) 半导体晶片、半导体芯片及半导体装置的制造方法
JP4358622B2 (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
CN105957887B (zh) 使用离子注入制造半导体器件的方法以及半导体器件
CN102341893A (zh) 碳化硅半导体装置的制造方法
US20150123247A1 (en) Semiconductor component having a dopant region formed by a dopant composed of an oxygen / vacancy complex
JP2003273355A (ja) 半導体素子およびその製造方法
JP2005505913A (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
JP7188539B2 (ja) 半導体装置
CN115241270A (zh) 针对碳化硅超结功率装置的有源区设计
CN108352407A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
TWI550143B (zh) Production method of epitaxial silicon wafer and epitaxial silicon wafer
JP5082853B2 (ja) Ｍｏｓｆｅｔ
US8343841B2 (en) Method for fabricating a semiconductor device
US7144797B2 (en) Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
CN103996623B (zh) 具有过补偿区的超级结半导体器件
TW201237968A (en) Production method for semiconductor device
WO2006016965A2 (en) Improved process for resurf diffusion for high voltage mosfet
US9570570B2 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JP2006521706A (ja) 超接合デバイス及びその製造方法
US20010021574A1 (en) Method of manufacturing silicon epitaxial wafer
KR20130141339A (ko) 반도체 장치의 제조 방법
US10141422B2 (en) Method of manufacturing a semiconductor device integrating a vertical conduction transistor, and semiconductor device
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
CN106206724B (zh) 一种高频水平双扩散氧化物半导体器件及其制作方法
JP6819174B2 (ja) ダイオードの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant