JP2006521706A - 超接合デバイス及びその製造方法 - Google Patents
超接合デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2006521706A JP2006521706A JP2006509288A JP2006509288A JP2006521706A JP 2006521706 A JP2006521706 A JP 2006521706A JP 2006509288 A JP2006509288 A JP 2006509288A JP 2006509288 A JP2006509288 A JP 2006509288A JP 2006521706 A JP2006521706 A JP 2006521706A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor layer
- region
- mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000007943 implant Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000002513 implantation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 230000015556 catabolic process Effects 0.000 description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009377 nuclear transmutation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Abstract
超接合デバイスを形成するプロセスは、短い熱ステップによって互いに連結された間隔の狭い注入領域を形成するために一連の注入を含み、それによって、深く狭い領域が半導体本体内に形成される。
Description
[0001]本願は、２００３年３月２５日に出願された、発明の名称がＳｕｐｅｒｊｕｎｃｔｉｏｎ Ｄｅｖｉｃｅ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｍａｎｕｆａｃｔｕｒｅ Ｔｈｅｒｅｆｏｒｅである米国仮特許出願第６０／４５７，６４０号に基づいて優先日の利益を主張し、優先権主張が本出願に対してなされる。
[0002]本発明は、ＭＯＳゲートデバイスに関し、特に、超接合デバイス及びその製造方法に関する。
[0003]周知であり、一般的に使用されるパワー半導体デバイスはパワーＭＯＳＦＥＴである。図１は従来技術によるパワーＭＯＳＦＥＴの能動領域の一部の断面図を示す。図１に示されたデバイスはトレンチの多様性がある。トレンチ型パワーＭＯＳＦＥＴは縦型ゲート構造を含む。
[0004]図２は従来技術のパワーＭＯＳＦＥＴの能動領域の一部の断面図を示す。図２に示されたデバイスはプレーナー型デバイスである。このようなデバイスは横方向ゲート構造を含む。
[0005]図１及び２の両方を参照すると、各デバイスは、それぞれがチャネル領域１２に形成されたソース領域１０を含む。ゲート構造は、ソース領域１０と、ソース領域１０が形成されたチャネル領域１２とに隣接して形成される。各ゲート構造は、典型的に導電性ポリシリコンから形成されたゲート電極１４と、典型的に二酸化珪素から構成されるゲート絶縁層１６とを含む。各ゲート絶縁層１６は、その関連したゲート電極１４を隣接したチャネル領域１２から絶縁する。
[0006]当分野において周知のように、縦型導電性ＭＯＳＦＥＴにおいて、チャネル領域１２はドリフト領域１８に隣接して配置される。ドリフト領域１８及びソース領域１０は一方の導電型であり、チャネル領域１２は逆の導電型である。したがって、印加電圧のレンジの下で、ソース領域１０及びドリフト領域１８はチャネル１２によって互いに絶縁される。適切な電圧がゲート電極１４に印加されるとき、関連したゲート絶縁層１６に隣接したチャネル領域１２内の領域（可逆チャネル領域又はチャネル）はいわゆる反転によって導電型を変える。その結果として、ソース領域１０とドリフト領域１８は電気的に接続される。このようにして、電圧がソース領域１０とドリフト領域１８との間に印加されるとき、電流が導通する。
[0007]典型的なパワーＭＯＳＦＥＴにおいて、ドレイン領域１８は、同じ導電型の半導体基板２０上にエピタキシャル形成されるが、ドーパント濃度は高濃度である。外部電気接続を可能にするため、ドレインコンタクト２２が基板２０に電気的に接続され、ソースコンタクト２４がソース領域１０に電気的に接続される。寄生デバイスの形成を抑止するため、ソースコンタクト２４をチャネル領域１２と同じ導電型の高導電性コンタクト領域２６に接続することも周知である。
[0008]図１及び２は、ソース領域１０及びドリフト領域１８がＮ型の導電型を有し、チャネル領域１２がＰ型の導電型を有するＮチャネルデバイスを示す。これらの導電型はＰチャネルデバイスを得るために逆転させてもよい。
[0009]パワーＭＯＳＦＥＴにおいて、伝導中のデバイスの抵抗（Ｒｄｓｏｎ）を低下させることが望ましい。Ｒｄｓｏｎは、主としてチャネルの抵抗とドレイン領域１８の抵抗とによって決まる。ドリフト領域の抵抗率はエピタキシャル層の抵抗率及び厚さによって決まり、デバイスの絶縁破壊電圧定格に比例する。デバイスの絶縁破壊電圧定格は、デバイスが逆電圧条件下で絶縁破壊に耐える能力を示す。したがって、Ｒｄｓｏｎを低下させるため、エピタキシャル層の導電率は高くされ、このことがデバイスの絶縁破壊電圧定格に悪影響を与える。逆に、絶縁破壊電圧定格を改良するため、エピタキシャル層の導電率は低くされ、このことがＲｄｓｏｎを増加させる。Ｒｄｓｏｎと絶縁破壊電圧定格との間の反比例関係は、デバイスのＲｄｓｏｎ及び絶縁破壊電圧定格に関して設計者に理想的ではない値を受け入れさせることがよくある。
[0010]超接合構造は、設計者がデバイスの絶縁破壊電圧に悪影響を与えることなくデバイスのＲｄｓｏｎを減少させることを可能にする。従来の超接合デバイスは、デバイスの能動セルの下側にＰ型とＮ型の交互の領域を含む。交互のＰ型領域とＮ型領域は実質的に電荷がバランスするので、逆電圧条件下で、これらの領域は互いを空乏化させ、それによって、デバイスが絶縁破壊に耐えることを可能にする。したがって、超接合配置は、デバイスの絶縁破壊電圧定格に影響を与えることなくＲｄｓｏｎを改良するためにドレイン領域の導電率の増加を可能にさせる。
[0011]図２は超接合配置を含むデバイスを示す。特に、図２は、ドリフト領域１８とは逆の導電型をもつ領域２８を含むプレーナー型パワーＭＯＳＦＥＴを示す。領域２８は超接合を形成するためドリフト領域１８と実質的に電荷がバランスする。
[0012]所定の絶縁破壊電圧の超接合デバイスでは、単位面積当たりのＲｄｓｏｎは、領域２８の幅（Ｗｐ）が減少するのに伴って減少することが知られている。表１はＲｄｓｏｎと領域２８の幅との間の関係の一例である。このデータは、たとえば、２００Ｖにおいて、Ｗ（ｐ）＝１．５μｍであるデバイスは、Ｗ（ｐ）＝６μｍであるデバイスよりも７１％低いＲｄｓｏｎを有することを示す。
したがって、図２に示されたようなデバイスの場合、ピッチ（隣接したトレンチの中心間の距離によって決まるセルとセルの間隔）を狭くすることが望ましい。
したがって、図２に示されたようなデバイスの場合、ピッチ（隣接したトレンチの中心間の距離によって決まるセルとセルの間隔）を狭くすることが望ましい。
[0013]図２に示された装置では、約５−１０μｍかつ第１の導電型（たとえば、Ｎ型）の第１のエピタキシャルシリコン層１８’が、同じ導電型の、より高濃度のシリコン基板２０上で成長する。第１のエピタキシャルシリコン１８’は次にマスクされる。マスクは、約１２０ｋｅＶのエネルギーで第２の導電型（たとえば、Ｐ型）の注入を受けるために第１のエピタキシャルシリコン１８’の部分を露出させる窓を含む。オプションとして、注入物は、次に、マスク用材料が除去された後に熱活性化される。
[0014]次に、第２のエピタキシャルシリコン１８’’の層が第１のエピタキシャルシリコン１８’の層の上で成長する。第２のエピタキシャルシリコン１８’’は第１のエピタキシャルシリコン１８’’と同様にマスクされ、注入される。必要に応じて、第３のエピタキシャルシリコン１８’’’が見つけられ、第１のエピタキシャルシリコン１８’及び第２のエピタキシャルシリコン１８’’と同様にマスクされ、注入される。このプロセスは、希望の厚さのドリフト領域１８が得られるまで繰り返される。その後、領域２８を形成するように、縦方向に注入物をマージするため拡散促進が適用される。
[0015]図２に示されるようなデバイスを形成するプロセスは、注入物を縦方向へ動かすだけでなく、注入物を横方向へも動かす。上記のプロセスの結果として、領域２８の幅は、典型的に５μｍよりも大きい。その結果、上記のプロセスを使用して製造されたデバイスのピッチは高い。幅広い領域２８は高電圧デバイスのため適切であるが、Ｒｄｓｏｎが許容できない程度に大きいので低電圧デバイスには適さない。
[0016]超接合デバイスを形成するその他の方法も提案されている。たとえば、図２のデバイス内の領域２８は、溝をエッチングし、たとえば、エピタキシャル堆積によって同じ幅のｐ型材料を注入することにより形成されることが提案されている。しかし、このようなプロセスは、複雑なディープトレンチエッチングプロセスを必要とし、望ましい狭いピッチのデバイスを作成できない。トレンチ内のエピタキシャル成長プロセスはまた欠陥を導入し、デバイスの信頼性を悪くする可能性がある。
[0017]別の提案された方法は、選択的な中性子転換ドーピングを用いて領域２８を形成する。しかし、このプロセスは、パワーＭＯＳＦＥＴ製造のため一般的に使用されないか、又は利用できない。
[0018]更に別の提案された方法は、ディープトレンチを形成し、領域２８を形成するためトレンチの側壁をドーピングし、次に、誘電体材料でトレンチを満たすことが必要である。このプロセスは、狭いピッチのデバイスを与える可能性があるが、依然として、シリコンにディープトレンチをエッチングし、側壁を規定された方式でドーピングすることが必要である。
[0019]本発明によれば、超接合デバイスを形成するため、第２の導電型の領域が一連の注入物によってドリフト領域に形成され、間隔の狭い、縦向きに隣接した注入領域が得られる。注入領域は、次に、連結し、ドリフト領域と電荷がバランスした第２の導電型の縦向き領域を形成するように短い拡散促進で動かされ、超接合デバイスを形成する。縦向きに隣接した注入領域間の隙間は、制御され、狭い状態に保たれるので、デバイスのドリフト領域に第２の導電型の縦向き領域を形成するために注入領域を連結するには短い拡散促進だけが必要になる。その結果として、第２の導電型の縦向き領域の幅は、注入領域を形成するために用いられる注入窓の幅に近い状態に保たれる。したがって、本発明によるプロセスは、第２の導電型の縦向き領域の幅を大幅に制御することを可能にし、これによって、ドリフト領域に第２の導電型の狭い柱を製造することが可能にされ、より狭いピッチを有するデバイスが得られる。したがって、低電圧アプリケーションに適したより高い絶縁破壊とより低いＲｄｓｏｎを備えた超接合デバイスが製造可能である。
[0024]次に、類似した番号が類似した特徴を特定する図３を参照すると、本発明によって製造された超接合型パワーＭＯＳＦＥＴは領域２８を含む。領域２８は、ドリフト領域１８内でチャネル領域１２の下に配置され、５μｍ未満の幅である。その結果、本発明によるパワーＭＯＳＦＥＴは、低電圧アプリケーションに適した狭いピッチと許容できる程度に低いＲｄｓｏｎとを有する。
[0025]本発明によるＭＯＳＦＥＴ内の領域２８は、ドリフト領域１８と逆の導電型を有する多数の高エネルギーで低ドーズ量の注入物を使用して形成される。たとえば、Ｎ型ドリフト領域１８のための適当な注入物は、Ｐ型ドーパントであるホウ素（Ｂ＋、又はＢ＋＋又はＢ＋＋＋のいずれか）である。
[0026]図４ａ〜４ｅは、本発明によるＭＯＳＦＥＴの製造のプロセスを例示する。
[0027]図４ａを参照すると、第１の導電型（たとえば、Ｎ型）の第１のエピタキシャルシリコン１８’の層が第１の導電型のシリコン基板２０上で成長する。第１のエピタキシャルシリコン１８’の層の厚さ及び抵抗率は、デバイスの望ましい絶縁破壊電圧、並びに、領域２８を形成する注入の深さに応じて選定される。本発明の好ましい実施形態において、第１のエピタキシャルシリコン層１８’の厚さは１〜６μｍである。
[0028]その後、マスク３０が第１のエピタキシャルシリコン１８’の層の上に形成される。マスク３０は、高エネルギー注入を阻止する能力を備えた材料から形成され、第２の導電型（たとえば、Ｐ型）の注入物を受けるエピタキシャルシリコン１８’内の領域の上面を露出させる注入窓３２を含む。マスク３０を形成する適当な材料は、フォトレジスト、酸化物、窒化物、又はそれらの組み合わせである。
[0029]注入窓３２の幅は、望ましい絶縁破壊電圧と、その中を通って受けられる注入の深さとに応じて選択される。好ましくは、注入窓３２の幅は０．２５〜２．０μｍである。注入窓３２は、縞状でもよく、又はセル型、たとえば、六角形でもよい。
[0030]次に、一連の高エネルギーホウ素の注入が第１のエピタキシャルシリコン１８’で実行される。一連の注入中の各注入物はエネルギーが異なり、オプションとして、ドーズ量が異なり、それによって、それぞれが少なくとも別の注入領域３４に隣接した注入領域３４を生ずる。注入エネルギー及びドーズ量は、望ましい絶縁破壊電圧及び望ましいセルピッチに応じて選択される。
[0031]一連の注入を実行するため、高エネルギー注入装置が利用される。高エネルギー注入装置は、典型的に、１０ｋｅＶ〜３．０ＭｅＶのエネルギーで、４ミクロンの深さまでホウ素を注入することが可能である。一連の注入中の各注入物のドーズ量の典型的な値は、１．０×１０１１〜１．０×１０１３イオン／ｃｍ２である。
[0032]多数の注入の結果として、第２の導電型の狭く深いゾーン（各ゾーンは縦方向に隣接した注入領域３４のスタックを含む）が第１のエピタキシャルシリコン１８’に形成され、それらの上面付近からシリコン基板２０に隣接した底面付近まで広がる。その後、マスク３０が除去される。
[0033]本発明の第１の実施形態において、マスク３０が除去された後、第２のエピタキシャルシリコン１８’’層が図４ｂに示されるように第１のエピタキシャルシリコン１８’層上に成長する。第２のエピタキシャル１８’’層の厚さ及び抵抗率は、望ましい絶縁破壊電圧とその中に受け入れられる注入の深さとに応じて選択される。第２のエピタキシャルシリコン１８’’は同様に、高エネルギー注入を素子する能力を備えたマスク３１によって覆われる。マスク３１内の注入窓３３は第１のエピタキシャルシリコン１８’層の注入領域３４と揃えられることに注意すべきである。
[0034]その後、一連の高エネルギーのホウ素注入が複数の縦方向に隣接した注入領域３４を、第１のエピタキシャルシリコン１８’層の注入領域３４の上方の第２のエピタキシャルシリコン１８’’層に形成するため実行される。マスク３１が次に除去され、拡散促進が注入物を動かすために適用され、それによって、注入領域３４はドリフト領域１８に領域２８を形成するように接合される。本発明の結果として、注入領域３４は、狭く深い領域２８を形成するように間隔が狭くされ、望ましくはＭＯＳＦＥＴの絶縁破壊電圧とＲｄｓｏｎを改良する。
[0035]次に図４ｃを参照すると、第２の導電型（たとえば、Ｐ型）の第３のエピタキシャルシリコン層がチャネル領域１２を形成するため適当なドーパント濃度で成長する。第１の導電型のドーパントが次にチャネル領域１２に注入され、ソース領域１０を形成するため望ましい深さまで拡散促進によって動かされる。
[0036]代替案として、チャネル領域１２は、第２の導電型のドーパントを第２のエピタキシャルシリコン１８’’に適切に注入し、次に、チャネル領域２０を形成するため拡散促進が続けられることによって形成される。ソース領域１０は、上述のように、又はパワーＭＯＳＦＥＴ製造において普及しているその他の方法を用いて形成される。
[0037]その後、トレンチが図４ｄに示されるように公知のトレンチ形成プロセスを利用して形成される。トレンチの形成に続いて、ゲート酸化膜１６を形成するためゲート酸化が行われ、その後に導電性ポリシリコンがトレンチに堆積させられる。次に、ポリシリコンは従来の方式でゲート電極１４を形成するためエッチングされ、低温酸化膜３５が形成される。
[0038]次に図４ｅを参照すると、窓３７が下にあるシリコンを露出させるため適切なエッチングステップによって低温酸化膜３５に開けられる。その後、リセス３８がチャネル領域１２に達するように各窓３７の底でシリコンに形成される。次に、第２の導電型のドーパントが高導電性コンタクト領域２６を形成するため各リセス３８の底でチャネル領域１２に注入される。ソースコンタクト２４及びドレインコンタクト２２が次に形成され、本発明によるＭＯＳＦＥＴが完成する。
[0039]本発明によるデバイスを形成するために２層のエピタキシャルシリコン層が必要ではないことに注意すべきである。たとえば、より低電圧のデバイスでは、チャネル領域１２が形成される前に第１のエピタキシャル層１８’だけを準備することが可能である。更に、より高電圧のデバイスが望まれるならば、３層以上のエピタキシャルシリコン層を形成し、本発明に従って処理してもよい。
[0040]上記の説明はＮ型トレンチＭＯＳＦＥＴについての説明である。一連の注入物はＰ型トレンチＭＯＳＦＥＴの場合には逆にされる。
[0041]更に、深く狭い領域２８が本発明によるプロセスを使用して形成されると、プレーナー型ＭＯＳＦＥＴを含む従来のＭＯＳＦＥＴが本発明の利点を組み込むように形成される。
[0042]本発明はその特定の実施形態に関して説明されているが、多数のその他の変形及び変更とその他の使用が当業者には明らかになるであろう。したがって、好ましくは、本発明は本明細書中の具体的な開示内容によって限定されない。
Claims (17)
- パワーデバイスを製造する方法であって、
半導体基板を準備するステップと、
前記半導体基板の空いている表面上に第１の導電型の第１の半導体層をエピタキシャル成長させるステップと、
前記第１の半導体層の空いている表面上に、前記半導体層の一部を露出させる複数の窓を含み、注入を阻止する能力を備えたマスクを形成するステップと、
前記注入窓の下にある前記第１の半導体層に複数の縦方向に隣接した第２の導電型の領域を形成するため、前記注入窓を介して一連の注入を実行するステップと、
前記第１の半導体層に前記第２の導電型の縦向き領域を形成するため、前記第２の導電型の前記領域を連結する拡散促進を適用するステップと、
前記第１の半導体層の上に前記第２の導電型のチャネル領域を形成するステップと、
前記チャネル領域によって複数のＭＯＳゲート構造を形成するステップと、
各ＭＯＳゲート構造に隣接して前記第１の導電型の導電性領域を形成するステップと、
前記基板の空いている表面上に第１の電気的コンタクトを形成するステップと、
少なくとも前記第１の導電型の前記導電性領域と電気的に接触した第２の電気的コンタクトを形成するステップと、
を含み、
前記第２の導電型の前記縦向き領域が前記第１の半導体層と実質的に電荷がバランスするようにした、方法。 - 前記注入窓の幅が０．２５〜２．０ミクロンである、請求項１記載の方法。
- 前記第２の導電型の前記縦向き領域の幅が５ミクロン未満である、請求項１記載の方法。
- 前記チャネル領域が前記第２の導電型のエピタキシャル半導体層を成長させることによって形成される、請求項１記載の方法。
- 前記チャネル領域が前記第２の導電型のドーパントを前記エピタキシャル半導体層へ注入することにより形成される、請求項１記載の方法。
- 前記第１の導電型の前記第１の半導体層上で前記第１の導電型の第２の半導体層をエピタキシャル成長させるステップと、
前記第２の半導体層の空いている表面上に、前記第２の半導体層の一部を露出させる複数の窓を含み、注入を阻止する能力を備えた第２のマスクを形成するステップと、
前記注入窓の下にあり前記第１の半導体層内の前記第２の導電型の前記縦向き領域の上にある前記第２の半導体層に、複数の縦方向に隣接した前記第２の導電型の領域を形成するため、前記第２のマスク内の前記注入窓を介して一連の注入を実行するステップと、
を更に含む、請求項１記載の方法。 - 前記注入窓の幅が０．２５〜２．０ミクロンである、請求項６記載の方法。
- 前記第２の導電型の前記縦向き領域の幅が５ミクロン未満である、請求項６記載の方法。
- 前記チャネル領域が前記第２の導電型のエピタキシャル半導体層を成長させることによって形成される、請求項６記載の方法。
- 前記チャネル領域が前記第２の導電型のドーパントを前記第２の半導体層へ注入することにより形成される、請求項６記載の方法。
- 前記第１の導電型の前記導電性領域がソース領域である、請求項１記載の方法。
- 前記第１の電気的コンタクトがドレインコンタクトであり、前記第２の電気的コンタクトがソースコンタクトである、請求項１記載の方法。
- 前記半導体基板が第１の導電型である、請求項１記載の方法。
- 前記マスクが酸化物から構成される、請求項１記載の方法。
- 前記マスクがフォトレジストから構成される、請求項１記載の方法。
- 前記マスクが窒化物から構成される、請求項１記載の方法。
- 前記エピタキシャル半導体層の成長、前記マスクの形成、前記一連の注入の実行、及び前記拡散促進の適用が３回以上繰り返される、請求項１記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45764003P | 2003-03-25 | 2003-03-25 | |
| US10/808,049 US6969657B2 (en) | 2003-03-25 | 2004-03-24 | Superjunction device and method of manufacture therefor |
| PCT/US2004/009164 WO2004088717A2 (en) | 2003-03-25 | 2004-03-25 | Superjunction device and method of manufacture therefore |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006521706A true JP2006521706A (ja) | 2006-09-21 |
Family
ID=33135062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006509288A Ceased JP2006521706A (ja) | 2003-03-25 | 2004-03-25 | 超接合デバイス及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6969657B2 (ja) |
| JP (1) | JP2006521706A (ja) |
| DE (1) | DE112004000495B4 (ja) |
| WO (1) | WO2004088717A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2016076729A (ja) * | 2015-12-28 | 2016-05-12 | 株式会社東芝 | 半導体装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10346838A1 (de) * | 2002-10-08 | 2004-05-13 | International Rectifier Corp., El Segundo | Superjunction-Bauteil |
| JP4907862B2 (ja) * | 2004-12-10 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| EP1696490A1 (en) * | 2005-02-25 | 2006-08-30 | STMicroelectronics S.r.l. | Charge compensation semiconductor device and relative manufacturing process |
| DE102005009000B4 (de) * | 2005-02-28 | 2009-04-02 | Infineon Technologies Austria Ag | Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren |
| JP2007027193A (ja) * | 2005-07-12 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ |
| JP4744958B2 (ja) * | 2005-07-13 | 2011-08-10 | 株式会社東芝 | 半導体素子及びその製造方法 |
| US20110068397A1 (en) * | 2009-09-24 | 2011-03-24 | Disney Donald R | Power devices and associated methods of manufacturing |
| JP2012064706A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 双方向定電圧ダイオード |
| DE102015116040A1 (de) | 2015-09-23 | 2017-03-23 | Infineon Technologies Austria Ag | Halbleiterbauelemente und ein Verfahren zum Bilden von Halbleiterbauelementen |
| CN112909075A (zh) * | 2021-01-28 | 2021-06-04 | 滁州华瑞微电子科技有限公司 | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 |
| CN114759081B (zh) * | 2022-06-14 | 2022-11-04 | 绍兴中芯集成电路制造股份有限公司 | 半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040822A (ja) * | 1998-07-24 | 2000-02-08 | Fuji Electric Co Ltd | 超接合半導体素子およびその製造方法 |
| JP2000183348A (ja) * | 1998-12-09 | 2000-06-30 | Stmicroelectronics Srl | Ｍｏｓゲ―ト電力装置 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0772244B1 (en) * | 1995-11-06 | 2000-03-22 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS technology power device with low output resistance and low capacity and related manufacturing process |
| US6639276B2 (en) * | 2001-07-05 | 2003-10-28 | International Rectifier Corporation | Power MOSFET with ultra-deep base and reduced on resistance |
-
2004
- 2004-03-24 US US10/808,049 patent/US6969657B2/en not_active Expired - Lifetime
- 2004-03-25 DE DE112004000495T patent/DE112004000495B4/de not_active Expired - Fee Related
- 2004-03-25 JP JP2006509288A patent/JP2006521706A/ja not_active Ceased
- 2004-03-25 WO PCT/US2004/009164 patent/WO2004088717A2/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040822A (ja) * | 1998-07-24 | 2000-02-08 | Fuji Electric Co Ltd | 超接合半導体素子およびその製造方法 |
| JP2000183348A (ja) * | 1998-12-09 | 2000-06-30 | Stmicroelectronics Srl | Ｍｏｓゲ―ト電力装置 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2003324196A (ja) * | 2002-04-30 | 2003-11-14 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2016076729A (ja) * | 2015-12-28 | 2016-05-12 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112004000495B4 (de) | 2010-07-22 |
| US6969657B2 (en) | 2005-11-29 |
| WO2004088717A2 (en) | 2004-10-14 |
| US20040224455A1 (en) | 2004-11-11 |
| WO2004088717A3 (en) | 2005-06-16 |
| DE112004000495T5 (de) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7301202B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6979862B2 (en) | Trench MOSFET superjunction structure and method to manufacture | |
| JP4833517B2 (ja) | 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法 | |
| JP4786872B2 (ja) | 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法 | |
| JP3938964B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| US6479352B2 (en) | Method of fabricating high voltage power MOSFET having low on-resistance | |
| US9865727B2 (en) | Device architecture and method for improved packing of vertical field effect devices | |
| US7161208B2 (en) | Trench mosfet with field relief feature | |
| JP4741187B2 (ja) | ドープカラムを含む高電圧電力ｍｏｓｆｅｔ | |
| JP4615217B2 (ja) | フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法 | |
| JP2005505921A (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| JP2003524291A (ja) | 低オン抵抗の高電圧パワーｍｏｓｆｅｔ | |
| TW201032278A (en) | Trench device structure and fabrication | |
| JP4511190B2 (ja) | 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ | |
| JP2006521706A (ja) | 超接合デバイス及びその製造方法 | |
| JP5048214B2 (ja) | 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ | |
| US11158705B2 (en) | Method for forming a superjunction transistor device | |
| JP2002124675A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091020 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091030 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20110926 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111021 |