JP5048214B2 - 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ - Google Patents

低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ Download PDF

Info

Publication number
JP5048214B2
JP5048214B2 JP2004502331A JP2004502331A JP5048214B2 JP 5048214 B2 JP5048214 B2 JP 5048214B2 JP 2004502331 A JP2004502331 A JP 2004502331A JP 2004502331 A JP2004502331 A JP 2004502331A JP 5048214 B2 JP5048214 B2 JP 5048214B2
Authority
JP
Japan
Prior art keywords
region
dopant
dose
source
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004502331A
Other languages
English (en)
Other versions
JP2005524976A (ja
Inventor
ツァオ チィアンチィウン
スプリング カイル
コーエン デヴァナ
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2005524976A publication Critical patent/JP2005524976A/ja
Application granted granted Critical
Publication of JP5048214B2 publication Critical patent/JP5048214B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本出願は、２００２年５月３日に出願された米国特許仮出願第６０／３７８，１８９号「Ｓｈｏｒｔ Ｃｈａｎｎｅｌ Ｔｒｅｎｃｈ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｗｉｔｈ Ｌｏｗ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ」（低閾値電圧を有する短チャンネルトレンチパワーＭＯＳＦＥＴ）に基づく優先権を主張するものである。
本発明は、半導体デバイス、詳細にはＭＯＳゲートデバイスに関する。
図１を参照すると、一般にトレンチＭＯＳＦＥＴと呼ばれる公知のＭＯＳゲートデバイスは、ダイ８の基板１４上に形成されたエピタキシャル層１２に形成された複数のトレンチ１０を備えている。トレンチ１０の垂直側壁は、通常、ＳｉＯ2から成るゲート絶縁層１６で裏打ちされる。各トレンチの底部は、通常、ゲート絶縁材料と同じ材料である絶縁層をも備えている。各トレンチ１０には、ドープポリシリコンなどのゲート電極材料１８が、少なくとも部分的に充填される。
従来のトレンチＭＯＳＦＥＴは、エピタキシャル層１２内に形成されたベース領域２０をさらに備えている。ベース領域２０は、基板１４の極性、およびエピタキシャル層１２の他の部分の極性と反対の極性のドーパントをドープされる。たとえば、図１に示すデバイスでは、ベース領域２０は、Ｐタイプのドーパントを含み、エピタキシャル層１２および基板１４は、Ｎタイプのドーパントを含む。従来のＭＯＳＦＥＴも、ベース領域２０の上に形成されたソース領域２２を含む。
各トレンチ１０は、ベース領域２０の下の深さまで延在し、ベース領域２０の全長を横断する。一定の最小電圧をゲート導体材料１８に印加した後（閾値電圧）、ゲート絶縁層１６に隣接するベース領域２０の部分は、チャンネル領域の形態に転化され、このチャンネル領域は、チャンネル領域に隣接するソース領域２２が、ベース領域２０の下にあるエピタキシャル層１２の部分（ドリフト領域）に電気的に接続することを可能にする。
従来のトレンチＭＯＳＦＥＴは、ソース領域２２にオーム接続されたソースコンタクト２４と、ベース領域２０内に形成された高導電領域２６とを備えている。ソースコンタクト２４は、絶縁プラグ２８により、各トレンチ内の導電ゲート材料１８から絶縁される。図１に示すような従来のトレンチＭＯＳＦＥＴは、ドレインコンタクト３０も備えている。
トレンチＭＯＳＦＥＴのソースコンタクト２４と、ドレインコンタクト３０との間の抵抗であるトレンチＭＯＳＦＥＴのオン抵抗（Ｒｄｓｏｎ）は、ベース領域２０の厚さに対応するチャンネル領域の長さに応じて増加する。
チャンネル抵抗を低下させるため、より短いチャンネルが望ましい。チャンネルの長さが減少すると、トレンチの深さも減少する。しかし、比較的短いチャンネルを有するデバイスは、ドレインソース間（Ｉｄｓｓ）から漏れる傾向がある。絶縁破壊に耐える能力を有するデバイスの場合、所望のドレインソース間絶縁破壊電圧定格を支持するのに十分な電荷が、ベース領域２０になければならない。したがって、比較的短いチャンネルを有するデバイスの場合、ベース領域におけるドーパントのピーク濃度は比較的高い。
チャンネル内のピーク濃度が比較的高い場合、閾値電圧が比較的高くなる原因になり、特に低ゲートドライブ条件におけるチャンネル抵抗が増加するため、望ましくない。つまり、従来の短チャンネルデバイスの場合、閾値電圧（Ｖｔｈ）が高くなるように、チャンネルのピーク濃度を高くしなければならない。
短チャンネルトレンチＭＯＳＦＥＴは、ドーパントのピーク濃度が比較的低く、ドーパント濃度プロファイルが従来の短チャンネルトレンチＭＯＳＦＥＴに比べてより狭く、より均一であるチャンネル領域を含む。したがって、本発明による短チャンネルトレンチＭＯＳＦＥＴは、閾値電圧が、絶縁破壊電圧定格が同じである従来の短チャンネルトレンチＭＯＳＦＥＴより低く、オン抵抗が、電圧定格が同じである従来のトレンチＭＯＳＦＥＴより低い。
閾値電圧が低いと、特に低ゲートドライブ条件におけるＲｄｓｏｎが低くなる。チャンネル領域におけるピーク濃度が比較的低い場合、閾値電圧を過度に高レベルまで上昇させることなく、比較的厚いゲートドライブを使用することができる。比較的厚い酸化物は、ゲートの完全性を改善し、ゲート電荷を低下させる。
本発明による短チャンネルトレンチＭＯＳＦＥＴは、従来の短チャンネル過程に類似するチャンネルインプラントおよびドライブにより製造されるが、チャンネルインプラント用量は比較的少なく、またはチャンネルドライブ熱予算は減少し、１つまたは複数の追加の高エネルギー、低用量のインプラント、次に拡散ドライブを使用して、チャンネル領域におけるドーパント濃度をより均一にする。結果として得られるチャンネル領域は短く、より均一なドーププロファイルを有し、一般に、比較的短い「方形」チャンネルである。
図２を参照すると、従来のトレンチＭＯＳＦＥＴ（たとえば、チャンネルの長さ＝１．０〜１．５μｍ）に関する図１の線「ａ」に沿ったドーパント濃度プロファイルは、第１の点線３２により示され、短チャンネル（たとえば、チャンネルの長さ＝０．３〜１．０μｍ）を有する従来のトレンチＭＯＳＦＥＴに関する図１の線「ａ」に沿ったドーパント濃度プロファイルは、第２の点線３４により示され、図１の線「ａ」に沿った本発明によるトレンチＭＯＳＦＥＴに関するドーパント濃度プロファイルは、線３６により示されている。
図２に示すドーパント濃度プロファイルは、同じ絶縁破壊電圧定格のトレンチＭＯＳＦＥＴに関するものである。図２に示すように、短チャンネルを有する従来のトレンチＭＯＳＦＥＴのチャンネル領域におけるドーパントのピーク濃度３８は、従来のトレンチＭＯＳＦＥＴのチャンネル領域におけるドーパントのピーク濃度４０よりも高い。
従来、短チャンネルデバイスのドーパントの比較的高いピーク濃度は、比較的長チャンネルを有する従来のトレンチＭＯＳＦＥＴと同じ絶縁破壊電圧に耐えるために必要であった。チャンネル領域のドーパント濃度が比較的高い場合の欠点は、閾値電圧の増加、およびチャンネル領域の抵抗の増加であり、これらの増加はデバイスのＲｄｓｏｎ全体を増加させる。
図２を参照すると、本発明によるトレンチＭＯＳＦＥＴは、従来のトレンチＭＯＳＦＥＴと実質的に同じピークドーパント濃度４０を有するが、短チャンネルを有する従来のトレンチＭＯＳＦＥＴと実質的に同じチャンネル長、および耐絶縁破壊能力を有することができる。
すなわち、本発明によるデバイスは、そのチャンネル領域において、比較的低いピークドーパント濃度を有するが、従来の短チャンネルトレンチＭＯＳＦＥＴと実質的に同じ絶縁破壊定格を達成することができる。本発明によるトレンチＭＯＳＦＥＴにおけるドーパントの比較的低いピーク濃度は、閾値電圧を低下させて、先行技術の短チャンネルトレンチＭＯＳＦＥＴの欠点を克服し、同時に、チャンネルが比較的短いため、従来のトレンチＭＯＳＦＥＴに比べて、低いオン抵抗を示す。
本発明によるトレンチＭＯＳＦＥＴは、従来の短チャンネルトレンチＭＯＳＦＥＴと同じ絶縁破壊電圧定格を有することができる。それは、本発明によるトレンチＭＯＳＦＥＴのチャンネル領域におけるドーパント濃度が、先行技術の短チャンネルトレンチＭＯＳＦＥＴに比べて、はるかに低い割合で低下するからである。
特に、図２に示すように、ピークドーパント濃度４０と、ドリフト領域付近（ベース領域が、ドリフト領域と共にＰＮジャンクションを形成するチャンネル領域の端部付近）にある領域との間のドーパント濃度プロファイル全体の傾斜は、先行技術による短チャンネルトレンチＭＯＳＦＥＴ内の同じ領域に関するドーパント濃度全体の傾斜に比べて実質的に浅い。
全体の浅い傾斜は、本発明によるトレンチＭＯＳＦＥＴのチャンネル領域における比較的均一なドーパント濃度の示度である。つまり、本発明によるトレンチＭＯＳＦＥＴチャンネル領域の大部分のドーパント濃度は、チャンネル領域におけるピークドーパント濃度と実質的に同じである。
本発明のトレンチＭＯＳＦＥＴのチャンネル領域におけるドーパント濃度は、ドリフト領域付近において、急速に変化することに注目するべきである。ドーパント濃度の急速な変化は、図２に示されている。図２では、チャンネル領域のドーパント濃度プロファイルは、ドリフト領域に近接するほぼ垂直な傾斜でドリフト領域に接近する。
ある領域のドーパントのタイプが、別のタイプのドーパントに急激に変化する理想的なＰＮジャンクションと違って、実際的なＰＮジャンクションでは、ある領域における主要な極性のドーパントの濃度が、徐々に変化して最小値に達し、反対の極性のドーパント濃度が優勢になる領域が存在する。
本発明のチャンネル領域のドーパント濃度のほぼ垂直な傾斜は、チャンネル領域におけるドーパントの濃度が、急速に低下して最小値に達することを示す。その後、ソース領域のドーパント濃度に対向するドーパント濃度は、均一なドーパント濃度に達するまで増加する。ドーパント濃度の優位性の変化が生じる位置は、実際的なＰＮジャンクションにおけるジャンクション領域と考えることができる。
ドーパント濃度が、実際的なＰＮジャンクションにおいて急激に変化するのではなく、徐々に変化するのは、処理時、特にインプラント、および拡散時におけるＰ領域とＮ領域との間のドーパントの相互拡散によるところが大きい。ドーパントの相互拡散が生じる領域は、相互拡散領域４２として示してある。
図２で分かるように、本発明によるチャンネル領域のドーパント濃度は、ジャンクション４１に達するまで、相互拡散領域において急速に低下する。その結果、本発明によるトレンチＭＯＳＦＥＴのチャンネル領域の濃度プロファイルは、方形の角部に類似する。これとは対照的に、先行技術による短チャンネルトレンチＭＯＳＦＥＴのチャンネル領域におけるドーパント濃度は、ジャンクション４１に達するまで、実質的に同じ割合でそのピーク濃度３８から変化する。
図３〜図５は、本発明によるデバイスを形成する過程の結果を示す。図３を参照すると、先ず、従来のチャンネルインプラントおよびドライブが行われ、図３に示すドーパント濃度プロファイルが生じる。次に、追加の高エネルギー、低用量インプラントステップを行なって、図４に点線２１で示すチャンネル領域の選択部分のドーパント濃度を変化させる。インプラントステップは、たとえば適切なマスキングおよびインプラントステップにより実施することができる。
次に、インプラントは、拡散ドライブで拡散し、図５に示すドーパント濃度プロファイルが得られる。
図６〜図９を参照すると、短チャンネルトレンチＭＯＳＦＥＴの過程は、次のとおりである。
先ず図６を参照すると、フィールド酸化膜４４は、ダイ８のエピタキシャル層１２の上に成長する。フォトリソグラフィを使用して、フィールド酸化膜４４にウィンドウ４６を開き、デバイスの活性領域が形成されるエピタキシャル層上の領域を露出させる。その後、ウィンドウ４６をマスクとして使用し、約２０ＫｅＶ〜１２０ＫｅＶにおいて、３Ｅ１３〜２Ｅ１４イオン／ｃｍ2の用量でホウ素原子をインプラントすることにより、カウンタードープ領域４８をエピタキシャル層１２に形成する。
次に、図７を参照すると、カウンタードープ領域におけるインプラントは、拡散ドライブ中で、約３０〜２４０分間にわたって約１０５０℃〜１１２５℃でドライブされて、０．８〜１．５μｍの深さまで、ベース領域２０を形成する。この段階におけるダイチャンネル領域の結果として得られる濃度プロファイルを、図３に示す。短チャンネルデバイスを形成するには、ベース領域の深さは、約０．３〜１．０μｍ厚のチャンネル領域を可能にするように調節することができる。
次に、図８を参照すると、深いインプラント領域５０は、約３００ＫｅＶ〜１ＭｅＶにおいて、５Ｅ１１〜１Ｅ１３イオン／ｃｍ2の用量で、ホウ素原子をインプラントすることにより、ベース領域に形成される。この段階で得られるチャンネル領域の濃度プロファイルを、図４に示す。
次に、図９を参照すると、ベース領域２のドーパントと反対の導電性のソースドーパントをインプラントして、ベース領域２０にソースインプラント領域５２を形成する。その後、深いインプラント領域５０およびソースインプラント領域５２のドーパントは、拡散ドライブでドライブされ、図１０に示す構造が得られる。この段階で得られるチャンネル領域の濃度プロファイルを図５に示す。
その後、従来の技術を用いて、図１に示すデバイスのその他の要素を形成し、本発明によるデバイスを得る。
本発明について、その特定の実施態様をあげて説明して来たが、その他多数の変形および変更、並びにその他の用途は、当業者にとっては明白である。したがって、本発明は、この明細書の特定の開示事項により制限されるのではなく、添付の請求の範囲によってのみ限定されるものである。
先行技術によるトレンチＭＯＳＦＥＴの活性領域の小部分の断面である。 従来のトレンチＭＯＳＦＥＴ、短チャンネルを有する従来のトレンチＭＯＳＦＥＴ、および本発明によるトレンチＭＯＳＦＥＴの点線［ａ］（チャンネル領域）に沿って切ったドーププロファイルを示す。 最初のチャンネルインプラントおよびドライブステップ後の図１の線「ａ」を横断するドーププロファイルを示す。 追加の高エネルギー、低用量ホウ素インプラントおよび活性後の線「ａ」を横断するドーププロファイルを示す。 ソースインプラント、および拡散ドライブ後の線「ａ」を横断するドーププロファイルを示す。 本発明によるデバイスの製造における関連ステップを示す。 本発明によるデバイスの製造における関連ステップを示す。 本発明によるデバイスの製造における関連ステップを示す。 本発明によるデバイスの製造における関連ステップを示す。 本発明によるデバイスの製造における関連ステップを示す。
符号の説明
２ ベース領域
８ ダイ、導電ゲート材料
１０ トレンチ
１２ エピタキシャル層
１４ 基板
１６ ゲート絶縁層
１８ ゲート導体材料、ゲート電極材料
２０ ベース領域
２１ 点線
２２ ソース領域
２４ ソースコンタクト
２６ 高導電領域
２８ 絶縁プラグ
３０ ドレインコンタクト
３２ 第１の点線
３４ 第２の点線
３６ ドーパント濃度プロファイルの線
３８ ピーク濃度
４０ ピークドーパント濃度、ピーク濃度
４１ ジャンクション
４２ 相互拡散領域
４４ フィールド酸化膜
４６ ウィンドウ
４８ カウンタードープ領域
５０ インプラント領域
５２ ソースインプラント領域

Claims (9)

  1. 半導体デバイスであって、
    拡散ドライブでドライブされた第１導電性タイプの第１の用量のドーパントと、前記第１の容量のドーパントより下の深さまでインプラントされた前記第１導電性タイプの第２用量のドーパントとを有するベース領域と、
    少なくとも１つのゲート絶縁層を備えるゲート構造体と、
    前記ベース領域内に形成されたソース領域と、
    前記ソース領域および前記ゲート絶縁層に隣接する、前記ベース領域内のチャンネル領域と、
    前記ベース領域に近接する第２導電性タイプのドリフト領域とを備え、
    前記第１導電性タイプの前記第１の用量のドーパントを、前記第２導電性タイプの半導体材料からなる層内に第１の深さまでインプラントするステップと、前記第１用量のドーパントを拡散ドライブでドライブして、前記ベース領域を形成するステップと、前記第１導電性タイプの前記第２用量のドーパントを、前記ベース領域内に、前記第１の深さより下の第２の深さまでインプラントするステップと、ソースインプラントを行い、前記ベース領域にソースインプラント領域を得るステップと、前記ソースインプラント領域と前記第２用量のドーパントとをドライブして、前記ソース領域と、前記ベース領域内の実質的に一様なドーパント濃度プロファイルとを得るステップとを含む方法により製造されることを特徴とする半導体デバイス。
  2. 前記チャンネルの長さが、約０．３〜１．０μｍである、請求項１に記載の半導体デバイス。
  3. 前記チャンネル領域が、ソースコンタクトと、前記第１導電性タイプの高導電領域とをさらに備え、前記高導電領域が、前記ベース領域内に形成され、前記ソースコンタクトが、前記ソース領域および前記高導電領域とオーム接触している、請求項１に記載の半導体デバイス。
  4. 前記ゲート構造体が、半導体基板上に支持された半導体材料のエピタキシャル層内に形成された側壁を有するトレンチであり、前記側壁の各々が、少なくとも前記ゲート酸化物層で裏打ちされている、請求項１に記載の半導体デバイス。
  5. 前記ソースコンタクトが凹部内に延在し、前記高導電領域が凹部の底に位置し、前記ソース領域が前記凹部の側壁に位置している、請求項３に記載の半導体デバイス。
  6. 閾値電圧が低下した短チャンネルトレンチＭＯＳＦＥＴを得るための方法であって、
    第１導電性タイプの第１の用量のドーパントを、第２導電性タイプの半導体材料からなる層内に第１の深さまでインプラントするステップと、
    前記第１用量のドーパントを拡散ドライブでドライブして、ベース領域を形成するステップと、
    前記第１導電性タイプの第２用量のドーパントを、前記ベース領域内に、前記第１の深さより下の第２の深さまでインプラントするステップと、
    ソースインプラントを行い、前記ベース領域にソースインプラント領域を得るステップと、
    前記ソースインプラント領域と前記第２用量のドーパントとを同時にドライブして、ソース領域と、前記ベース領域内の実質的に一様なドーパント濃度プロファイルとを得るステップとを含む方法。
  7. 前記第１用量のドーパントを、前記第２用量のドーパントより低いエネルギーでインプラントする、請求項６に記載の方法。
  8. 前記第１用量が、前記第２用量より多い、請求項６に記載の方法。
  9. 前記ベース領域が、約０．８〜約１．５μｍの深さである、請求項６に記載の方法。
JP2004502331A 2002-05-03 2003-05-02 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ Expired - Lifetime JP5048214B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37818902P 2002-05-03 2002-05-03
US60/378,189 2002-05-03
US10/427,469 2003-05-01
US10/427,469 US7701001B2 (en) 2002-05-03 2003-05-01 Short channel trench power MOSFET with low threshold voltage
PCT/US2003/013856 WO2003094204A2 (en) 2002-05-03 2003-05-02 Short channel trench power mosfet with low threshold voltage

Publications (2)

Publication Number Publication Date
JP2005524976A JP2005524976A (ja) 2005-08-18
JP5048214B2 true JP5048214B2 (ja) 2012-10-17

Family

ID=29406821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502331A Expired - Lifetime JP5048214B2 (ja) 2002-05-03 2003-05-02 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ

Country Status (5)

Country Link
US (1) US7701001B2 (ja)
JP (1) JP5048214B2 (ja)
AU (1) AU2003241353A1 (ja)
DE (1) DE10392615T5 (ja)
WO (1) WO2003094204A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214175B4 (de) * 2002-03-28 2006-06-29 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3939195B2 (ja) * 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US6943426B2 (en) * 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
US8188539B2 (en) * 2005-08-10 2012-05-29 Freescale Semiconductor, Inc. Field-effect semiconductor device and method of forming the same
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
US9048118B2 (en) 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US9293357B2 (en) * 2012-07-02 2016-03-22 Texas Instruments Incorporated Sinker with a reduced width
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9123805B2 (en) * 2013-11-14 2015-09-01 Alpha And Omega Semiconductor Incorporated Method to manufacture short channel trench MOSFET
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
DE69429913T2 (de) * 1994-06-23 2002-10-31 St Microelectronics Srl Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik
US5998837A (en) 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
KR0175276B1 (ko) 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법
US5897967A (en) * 1996-08-01 1999-04-27 Sumitomo Metal Industries, Ltd. Galvannealed steel sheet and manufacturing method thereof
US5986304A (en) * 1997-01-13 1999-11-16 Megamos Corporation Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners
JP3262014B2 (ja) * 1997-02-13 2002-03-04 日本電気株式会社 圧電トランスインバータ装置
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US6764906B2 (en) 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region

Also Published As

Publication number Publication date
DE10392615T5 (de) 2005-06-30
WO2003094204A3 (en) 2004-04-08
AU2003241353A8 (en) 2003-11-17
US7701001B2 (en) 2010-04-20
WO2003094204A2 (en) 2003-11-13
AU2003241353A1 (en) 2003-11-17
US20030214011A1 (en) 2003-11-20
JP2005524976A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
JP4388017B2 (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
JP4771694B2 (ja) トレンチゲート電力デバイス及びそのエッジ終端技術
US8314000B2 (en) LDMOS with double LDD and trenched drain
US7795675B2 (en) Termination for trench MIS device
US7326995B2 (en) Trench MIS device having implanted drain-drift region and thick bottom oxide
JP5048214B2 (ja) 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ
US7161208B2 (en) Trench mosfet with field relief feature
US20030060013A1 (en) Method of manufacturing trench field effect transistors with trenched heavy body
KR101332590B1 (ko) 개선된 성능을 갖는 파워 반도체 장치 및 방법
JP2001127292A (ja) 高密度トレンチゲートパワーｍｏｓｆｅｔ
US8310006B2 (en) Devices, structures, and methods using self-aligned resistive source extensions
US20110062489A1 (en) Power device with self-aligned silicide contact
US6919599B2 (en) Short channel trench MOSFET with reduced gate charge
US20070034895A1 (en) Folded-gate MOS transistor
JP2000188391A (ja) 半導体集積回路装置の製造方法
US6969657B2 (en) Superjunction device and method of manufacture therefor
US7682889B2 (en) Trench field effect transistor and method of making it
JP2006332231A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080521

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080822

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101001

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101006

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101019

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101022

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5048214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term