JPH05275441A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05275441A JPH05275441A JP6610892A JP6610892A JPH05275441A JP H05275441 A JPH05275441 A JP H05275441A JP 6610892 A JP6610892 A JP 6610892A JP 6610892 A JP6610892 A JP 6610892A JP H05275441 A JPH05275441 A JP H05275441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- silicon carbide
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 良好な耐環境性を持つ半導体装置を提供す
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１
５０，ｎ+ −ＳｉＣ層１４０，ｐ−ダイアモンド層１３
０，ｐ+ −ダイアモンド層１２０が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ダイアモ
ンド層１２０にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造を有し、ｐ型ダイアモンド
とｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジ
スタである。
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１
５０，ｎ+ −ＳｉＣ層１４０，ｐ−ダイアモンド層１３
０，ｐ+ −ダイアモンド層１２０が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ダイアモ
ンド層１２０にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造を有し、ｐ型ダイアモンド
とｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジ
スタである。
Description
【０００１】
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
【０００３】例えば、衛生通信などマイクロ波という非
常に高い周波数の通信分野においては、シリコンの持つ
キャリア移動度が素子開発上のネックになっている。こ
の対策として、素子を非常に微細に製作するという方法
があるが、微細に製作すると耐熱性を含む許容電力上の
問題が生じることになる。そのため、このような用途に
は、材料にシリコンにかえてより大きなキャリア移動度
をもつＧａＡｓを用いたものが使われるようになってき
ている。高速のディジタル回路（例えば、スーパーコン
ピュータなど）についても同様な問題があり、ＧａＡｓ
を材料に用いたディジタルＩＣが開発され利用されてい
る。
常に高い周波数の通信分野においては、シリコンの持つ
キャリア移動度が素子開発上のネックになっている。こ
の対策として、素子を非常に微細に製作するという方法
があるが、微細に製作すると耐熱性を含む許容電力上の
問題が生じることになる。そのため、このような用途に
は、材料にシリコンにかえてより大きなキャリア移動度
をもつＧａＡｓを用いたものが使われるようになってき
ている。高速のディジタル回路（例えば、スーパーコン
ピュータなど）についても同様な問題があり、ＧａＡｓ
を材料に用いたディジタルＩＣが開発され利用されてい
る。
【０００４】
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。そのためより大きな電流増幅率を得るように又は、
より大きなコレクタ耐圧を得るように構造上、回路構成
上のくふうをしているが現状である。また、シリコン半
導体では、温度が上昇すると、ジャンクションのリーク
電流が増加するため、使用温度に限界がある。これらの
ことは、大電力の用途に用いるのに限界があることを示
しており、特に大電力、高周波においては、低いホール
移動度によって用いるのには無理がある。さらに、シリ
コンは、放射線によってから殻外電子が励起され、これ
が素子の動作に悪影響を及ぼすため、放射線の強いとこ
ろでは、動作が保証されない。
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。そのためより大きな電流増幅率を得るように又は、
より大きなコレクタ耐圧を得るように構造上、回路構成
上のくふうをしているが現状である。また、シリコン半
導体では、温度が上昇すると、ジャンクションのリーク
電流が増加するため、使用温度に限界がある。これらの
ことは、大電力の用途に用いるのに限界があることを示
しており、特に大電力、高周波においては、低いホール
移動度によって用いるのには無理がある。さらに、シリ
コンは、放射線によってから殻外電子が励起され、これ
が素子の動作に悪影響を及ぼすため、放射線の強いとこ
ろでは、動作が保証されない。
【０００５】このような用途には、バンドギャップの大
きな材料が望ましい。従来のシリコンバイポーラ半導体
に代わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。ダイアモン
ド，炭化シリコンといった材料は、現在知られている材
料ではバンドギャップの大きなものであるため、このよ
うな用途においても良好な動作が得られることが予想さ
れる。また、これらは地球上に多く存在する元素でなる
ことも魅力的な点の一つである。しかし、これらの材料
は、研磨，切削といったその大きな硬度を利用した機械
加工の分野で利用されているにすぎないのが現状であ
る。かってはシリコン半導体を用い得る分野でのニーズ
が大きく、このような材料を用いなければならない分野
のニーズが大きくなかったため、シリコンほど精力的な
研究開発がなされなかったからである。しかし、シリコ
ン半導体では不可能な用途に対して、例えば、本件出願
人による「特開昭６４−５５８６２」記載の発明のよう
に、より良好な半導体材料として研究開発がなされつつ
ある。
きな材料が望ましい。従来のシリコンバイポーラ半導体
に代わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。ダイアモン
ド，炭化シリコンといった材料は、現在知られている材
料ではバンドギャップの大きなものであるため、このよ
うな用途においても良好な動作が得られることが予想さ
れる。また、これらは地球上に多く存在する元素でなる
ことも魅力的な点の一つである。しかし、これらの材料
は、研磨，切削といったその大きな硬度を利用した機械
加工の分野で利用されているにすぎないのが現状であ
る。かってはシリコン半導体を用い得る分野でのニーズ
が大きく、このような材料を用いなければならない分野
のニーズが大きくなかったため、シリコンほど精力的な
研究開発がなされなかったからである。しかし、シリコ
ン半導体では不可能な用途に対して、例えば、本件出願
人による「特開昭６４−５５８６２」記載の発明のよう
に、より良好な半導体材料として研究開発がなされつつ
ある。
【０００６】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、炭化ケイ素を主成分とし、
所定の多数キャリアを有する第１の半導体層と、炭化ケ
イ素を主成分とし、第１の半導体層とは反対極性の多数
キャリアを有する第２の半導体層と、ダイアモンド構造
の結晶構造を有する炭素（単結晶または多結晶）を主成
分とし、第１の半導体層と同極性の多数キャリアを有す
る第３の半導体層とを備え、第１の半導体層をコレクタ
領域に、第２の半導体層をベース領域に、第３の半導体
層をエミッタ領域に有し、第１，第２，第３の半導体層
が順次基板上に形成され、第３の半導体層が最上層にな
っていることを特徴としても良い。
に、本発明の半導体装置は、炭化ケイ素を主成分とし、
所定の多数キャリアを有する第１の半導体層と、炭化ケ
イ素を主成分とし、第１の半導体層とは反対極性の多数
キャリアを有する第２の半導体層と、ダイアモンド構造
の結晶構造を有する炭素（単結晶または多結晶）を主成
分とし、第１の半導体層と同極性の多数キャリアを有す
る第３の半導体層とを備え、第１の半導体層をコレクタ
領域に、第２の半導体層をベース領域に、第３の半導体
層をエミッタ領域に有し、第１，第２，第３の半導体層
が順次基板上に形成され、第３の半導体層が最上層にな
っていることを特徴としても良い。
【０００８】第１，第２の半導体層は、六方晶または立
方晶の炭化ケイ素で形成されていることを特徴としても
良い。
方晶の炭化ケイ素で形成されていることを特徴としても
良い。
【０００９】また、本発明の半導体装置の製造方法は、
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層とは反対極性の
多数キャリアを有する第２の半導体層を第１の半導体層
上に形成する第２の工程と、ダイアモンド結晶構造の炭
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を前記第２の半導体層上に形
成する第３の工程と、第１の半導体層に接続するコレク
タ電極、第２の半導体層に接続するベース電極及び第３
の半導体層に接続するエミッタ電極を形成する第４の工
程とを有することを特徴とする。
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層とは反対極性の
多数キャリアを有する第２の半導体層を第１の半導体層
上に形成する第２の工程と、ダイアモンド結晶構造の炭
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を前記第２の半導体層上に形
成する第３の工程と、第１の半導体層に接続するコレク
タ電極、第２の半導体層に接続するベース電極及び第３
の半導体層に接続するエミッタ電極を形成する第４の工
程とを有することを特徴とする。
【００１０】第３の工程は、選択的に成長させることで
第３の半導体層を形成することを特徴としても良い。
第３の半導体層を形成することを特徴としても良い。
【００１１】第４の工程では、第１，第２，第３の半導
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
【００１２】
【作用】本発明の半導体装置では、ダイアモンド結晶構
造の炭素，炭化ケイ素（六方晶または立方晶の結晶構造
をもつもの）を主成分としてエミッタ領域，ベース領
域，コレクタ領域が形成されている。特に、エミッタ−
ベース間には、ダイアモンド結晶構造の炭素−炭化ケイ
素のヘテロ接合が形成され、このヘテロ接合によるポテ
ンシャル障壁によって少ないベース電流で大きなコレク
タ電流を得られる。即ち大きな電流増幅率を持つ。これ
はダイアモンド結晶構造の炭素，炭化ケイ素によるもの
であるため、耐放射線性も有し、非常に高い温度におい
ても良好に動作する。また、コレクタのバンドギャップ
が大きいため、コレクタ耐圧が高い。また、ダイアモン
ド結晶構造の炭素を主成分とする第３の半導体層は形成
しにくいが、最上層に形成するようにしているため、比
較的容易なものになる。
造の炭素，炭化ケイ素（六方晶または立方晶の結晶構造
をもつもの）を主成分としてエミッタ領域，ベース領
域，コレクタ領域が形成されている。特に、エミッタ−
ベース間には、ダイアモンド結晶構造の炭素−炭化ケイ
素のヘテロ接合が形成され、このヘテロ接合によるポテ
ンシャル障壁によって少ないベース電流で大きなコレク
タ電流を得られる。即ち大きな電流増幅率を持つ。これ
はダイアモンド結晶構造の炭素，炭化ケイ素によるもの
であるため、耐放射線性も有し、非常に高い温度におい
ても良好に動作する。また、コレクタのバンドギャップ
が大きいため、コレクタ耐圧が高い。また、ダイアモン
ド結晶構造の炭素を主成分とする第３の半導体層は形成
しにくいが、最上層に形成するようにしているため、比
較的容易なものになる。
【００１３】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
【００１４】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
【００１５】
【実施例】本発明の実施例を図面を参照して説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのＳｉＣ基板
１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５
０，ｎ+ −ＳｉＣ層１４０，ｐ−ダイアモンド層１３
０，ｐ+ −ダイアモンド層１２０が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ダイアモ
ンド層１２０にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造になっている。ここではま
ず、ＳｉＣが立方晶の結晶構造（３Ｃ−ＳｉＣ又はβ−
ＳｉＣと呼ばれる）をもつものとして説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのＳｉＣ基板
１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５
０，ｎ+ −ＳｉＣ層１４０，ｐ−ダイアモンド層１３
０，ｐ+ −ダイアモンド層１２０が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ダイアモ
ンド層１２０にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造になっている。ここではま
ず、ＳｉＣが立方晶の結晶構造（３Ｃ−ＳｉＣ又はβ−
ＳｉＣと呼ばれる）をもつものとして説明する。
【００１６】このトランジスタは、つぎに示す工程で製
作される。
作される。
【００１７】まず、ＳｉＣ基板１１１上に、減圧ＣＶＤ
法にて、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，
ｎ+ −ＳｉＣ層１４０を順に形成する。このとき、原料
ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の１：２の混合ガスを用
い、また、Ｈ2 をキャリアガスとし、圧力２００Ｐａ，
セ氏９００〜１２００度の条件で成長させた。ここで、
ｎ+ −ＳｉＣ層１４０を成長させる際、原料ガスにＰＨ
3 を混入させてＰドープする。また、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる際、原料ガスに
Ｂ2 Ｈ6 を混入させてＢドープし、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる。この後、マイ
クロ波ＣＶＤ法にて、ｐ−ダイアモンド層１３０，ｐ+
−ダイアモンド層１２０を順に形成する。このとき、マ
イクロ波の周波数２．４５ＧＨｚ，出力４００Ｗで、原
料ガスにＣＨ4 ／Ｈ2 の４：１００の混合ガスを用い、
圧力５００Ｔｏｒｒ，セ氏６００〜９００度の条件で成
長させた。ここで、原料ガスには、Ｂ2 Ｈ6 を混入させ
てＢドープし、その混入量を変えてｐ+ −ダイアモンド
層１２０，ｐ−ダイアモンド層１３０を成長させている
（図２（ａ））。
法にて、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，
ｎ+ −ＳｉＣ層１４０を順に形成する。このとき、原料
ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の１：２の混合ガスを用
い、また、Ｈ2 をキャリアガスとし、圧力２００Ｐａ，
セ氏９００〜１２００度の条件で成長させた。ここで、
ｎ+ −ＳｉＣ層１４０を成長させる際、原料ガスにＰＨ
3 を混入させてＰドープする。また、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる際、原料ガスに
Ｂ2 Ｈ6 を混入させてＢドープし、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる。この後、マイ
クロ波ＣＶＤ法にて、ｐ−ダイアモンド層１３０，ｐ+
−ダイアモンド層１２０を順に形成する。このとき、マ
イクロ波の周波数２．４５ＧＨｚ，出力４００Ｗで、原
料ガスにＣＨ4 ／Ｈ2 の４：１００の混合ガスを用い、
圧力５００Ｔｏｒｒ，セ氏６００〜９００度の条件で成
長させた。ここで、原料ガスには、Ｂ2 Ｈ6 を混入させ
てＢドープし、その混入量を変えてｐ+ −ダイアモンド
層１２０，ｐ−ダイアモンド層１３０を成長させている
（図２（ａ））。
【００１８】つぎに、エミッタ領域，ベース領域となる
部分を残すようにマスクをし、ダイアモンド層１２０，
１３０を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩ
ＢＥ（反応性イオンビームエッチング）にて、エッチン
グする（図２（ｂ））。この後、ダイアモンド層１２
０，１３０上のレジスト等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−ＳｉＣ層１５０及びｎ
+ −ＳｉＣ層１４０をエッチングする（図２（ｃ））。
このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５％）の混合
ガスを用いる。そして、ＡｌＳｉのエミッタ電極２１
０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコレク
タ電極２３０を形成して配線する。この工程でサンプル
を作成し、特性を測定した結果、電流利得１２００，コ
レクタ耐圧２０Ｖが得られ、セ氏３００度においても良
好な動作が得られた。
部分を残すようにマスクをし、ダイアモンド層１２０，
１３０を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩ
ＢＥ（反応性イオンビームエッチング）にて、エッチン
グする（図２（ｂ））。この後、ダイアモンド層１２
０，１３０上のレジスト等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−ＳｉＣ層１５０及びｎ
+ −ＳｉＣ層１４０をエッチングする（図２（ｃ））。
このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５％）の混合
ガスを用いる。そして、ＡｌＳｉのエミッタ電極２１
０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコレク
タ電極２３０を形成して配線する。この工程でサンプル
を作成し、特性を測定した結果、電流利得１２００，コ
レクタ耐圧２０Ｖが得られ、セ氏３００度においても良
好な動作が得られた。
【００１９】このトランジスタは、ｐ型ダイアモンドと
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ−ダイアモンド層１３０が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−Ｓｉ
Ｃ層１５０が設けられている。このトランジスタは、ホ
ールを多数キャリアとして動作がなされ、図３（ａ）に
示すようなバンドダイアグラムを有するものと推定され
る。エミッタ領域のバンドギャップはおよそ５．５ｅ
Ｖ、ベース領域，コレクタ領域のバンドギャップはおよ
そ２．２ｅＶで、エミッタ−ベース間は、約３．３ｅＶ
のバンドギャップ差がある。
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ−ダイアモンド層１３０が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−Ｓｉ
Ｃ層１５０が設けられている。このトランジスタは、ホ
ールを多数キャリアとして動作がなされ、図３（ａ）に
示すようなバンドダイアグラムを有するものと推定され
る。エミッタ領域のバンドギャップはおよそ５．５ｅ
Ｖ、ベース領域，コレクタ領域のバンドギャップはおよ
そ２．２ｅＶで、エミッタ−ベース間は、約３．３ｅＶ
のバンドギャップ差がある。
【００２０】図３（ｂ）は、直流増幅させた状態のバン
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
【００２１】エミッタを正電圧、ベースを負電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。従来のＳｉｃ／Ｓｉのバンドギャップ差は１．１ｅ
Ｖであり、これに比べ著しく大きな電流増幅率が得られ
る。
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。従来のＳｉｃ／Ｓｉのバンドギャップ差は１．１ｅ
Ｖであり、これに比べ著しく大きな電流増幅率が得られ
る。
【００２２】Ｓｉと比較して大きなバンドギャップ（Ｓ
ｉは、約１．１ｅＶ）を持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。
ｉは、約１．１ｅＶ）を持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。
【００２３】また、基板に熱伝導率が高く、誘電率の低
いＳｉｃを使用していることから、放熱が良好になる。
また、配線の浮遊容量が減少する。これらは、大電力，
高周波で用いるのに大きな利点となっている。
いＳｉｃを使用していることから、放熱が良好になる。
また、配線の浮遊容量が減少する。これらは、大電力，
高周波で用いるのに大きな利点となっている。
【００２４】さらに、ｐ−ダイアモンド層１３０，ｐ+
−ダイアモンド層１２０が最上層に有するものであるの
で、製造工程上、これらを最後に形成することになる。
そのため、この層を形成する際に、エミッタサイズ程度
（１〜１０μｍ）のダイアモンド層を選択的に成長させ
るようにすることが可能になる。この点に付いては後述
する。
−ダイアモンド層１２０が最上層に有するものであるの
で、製造工程上、これらを最後に形成することになる。
そのため、この層を形成する際に、エミッタサイズ程度
（１〜１０μｍ）のダイアモンド層を選択的に成長させ
るようにすることが可能になる。この点に付いては後述
する。
【００２５】また、ダイアモンド層１３０，１２０は単
結晶が望ましいが多結晶でも良い。多結晶の場合では、
電流注入効率や電流増幅率が若干低下するが、製造上は
好適なものである。（１１０）面が９５％以上を占める
比較的配向性の揃った多結晶のダイアモンド層を成長さ
せて試作した結果、電流利得２５０のトランジスタが得
られた。
結晶が望ましいが多結晶でも良い。多結晶の場合では、
電流注入効率や電流増幅率が若干低下するが、製造上は
好適なものである。（１１０）面が９５％以上を占める
比較的配向性の揃った多結晶のダイアモンド層を成長さ
せて試作した結果、電流利得２５０のトランジスタが得
られた。
【００２６】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。
に製作した場合の構造を示したものである。
【００２７】このトランジスタは、ダイアモンド層１３
０，１２０の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
０，１２０の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
【００２８】前述の図２と同様に、ＳｉＣ基板１１１上
に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，ｎ+
−ＳｉＣ層１４０を順次形成する（図５（ａ））。その
後、エミッタ領域となる部分を残すようにマスクをし、
ｐ−ダイアモンド層１３０，ｐ+ −ダイアモンド層１２
０を前述の選択成長で形成し、保護膜１７０を形成する
（図５（ｂ））。次いで、ベース電極２２０，Ｓｉ０2
の保護膜１８０を形成し、これをマスクとしてｎ+ −Ｓ
ｉＣ層１４０、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１
６０，のエッチングを行う（図５（ｃ））。そして、エ
ミッタ電極２１０及びコレクタ電極２３０を形成する
（図５（ｄ））。これによって、このエピタキシャル成
長が比較的容易なものになり、全面に成長させるよりも
歩留まりが向上するようになる。この製造方法にて、ダ
イアモンド層を２μｍ形成したものにおいて、電流利得
９００という非常に電流増幅率の大きいのトランジスタ
が得られた。
に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，ｎ+
−ＳｉＣ層１４０を順次形成する（図５（ａ））。その
後、エミッタ領域となる部分を残すようにマスクをし、
ｐ−ダイアモンド層１３０，ｐ+ −ダイアモンド層１２
０を前述の選択成長で形成し、保護膜１７０を形成する
（図５（ｂ））。次いで、ベース電極２２０，Ｓｉ０2
の保護膜１８０を形成し、これをマスクとしてｎ+ −Ｓ
ｉＣ層１４０、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１
６０，のエッチングを行う（図５（ｃ））。そして、エ
ミッタ電極２１０及びコレクタ電極２３０を形成する
（図５（ｄ））。これによって、このエピタキシャル成
長が比較的容易なものになり、全面に成長させるよりも
歩留まりが向上するようになる。この製造方法にて、ダ
イアモンド層を２μｍ形成したものにおいて、電流利得
９００という非常に電流増幅率の大きいのトランジスタ
が得られた。
【００２９】また、保護膜１７０，１８０などをマスク
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
【００３０】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００３１】例えば、ＳｉＣが立方晶の結晶構造をもつ
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
ギャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
ギャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。
【００３２】
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
【００３３】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。
れば、良好な動作をする上記半導体装置を製作すること
ができる。
【００３４】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
【図１】一実施例の構成図。
【図２】図１のトランジスタの製造工程図。
【図３】図１のトランジスタのバンドダイアグラム。
【図４】他の実施例の構成図。
【図５】図４のトランジスタの製造工程図。
１１１…ＳｉＣ基板，１２０…ｐ+ −ダイアモンド層，
１３０…ｐ−ダイアモンド層，１４０…ｎ+ −ＳｉＣ
層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −ＳｉＣ層，
１７０，１８０…保護層，２１０…エミッタ電極，２２
０…ベース電極，２３０…コレクタ電極。
１３０…ｐ−ダイアモンド層，１４０…ｎ+ −ＳｉＣ
層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −ＳｉＣ層，
１７０，１８０…保護層，２１０…エミッタ電極，２２
０…ベース電極，２３０…コレクタ電極。
【手続補正書】
【提出日】平成４年１２月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】例えば、ＳｉＣが立方晶の結晶構造をもつ
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
キャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。本発明で示すＳｉＣ基板は、も
ちろんＳｉをさらに下に有する構造、すなわちヘテロエ
ピタキシャル成長したＳｉＣ／Ｓｉ基板である場合を含
む。
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
キャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。本発明で示すＳｉＣ基板は、も
ちろんＳｉをさらに下に有する構造、すなわちヘテロエ
ピタキシャル成長したＳｉＣ／Ｓｉ基板である場合を含
む。
Claims (7)
- 【請求項１】 炭化ケイ素を主成分とし、所定の多数キ
ャリアを有する第１の半導体層と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層と、 ダイアモンド構造の結晶構造を有する炭素を主成分と
し、前記第１の半導体層と同極性の多数キャリアを有す
る第３の半導体層とを備え、 前記第１の半導体層をコレクタ領域に、前記第２の半導
体層をベース領域に、前記第３の半導体層をエミッタ領
域に有し、 前記第１，第２，第３の半導体層が順次基板上に形成さ
れ、前記第３の半導体層が最上層になっていることを特
徴とする半導体装置。 - 【請求項２】 前記第１，第２の半導体層は、六方晶ま
たは立方晶の炭化ケイ素で形成されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 第３の半導体層は単結晶のダイアモンド
結晶構造の炭素であることを特徴とする請求項１記載の
半導体装置。 - 【請求項４】 第３の半導体層は多結晶のダイアモンド
結晶構造の炭素であることを特徴とする請求項１記載の
半導体装置。 - 【請求項５】 基板上に、炭化ケイ素を主成分とし、所
定の多数キャリアを有する第１の半導体層を形成する第
１の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層を前記第１
の半導体層上に形成する第２の工程と、 ダイアモンド結晶構造の炭素を主成分とし、前記第１の
半導体層と同極性の多数キャリアを有する第３の半導体
層を前記第２の半導体層上に形成する第３の工程と、 前記第１の半導体層に接続するコレクタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するエミッタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第３の工程は、選択的に成長させる
ことで第３の半導体層を形成することを特徴とする請求
項５記載の半導体装置の製造方法。 - 【請求項７】 前記第４の工程では、前記第１，第２，
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項５記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06610892A JP3339508B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
| DE69319360T DE69319360T2 (de) | 1992-03-24 | 1993-03-23 | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| EP93104757A EP0562549B1 (en) | 1992-03-24 | 1993-03-23 | Heterojunction bipolar transistor containing silicon carbide |
| CA002092215A CA2092215A1 (en) | 1992-03-24 | 1993-03-23 | Semiconductor device |
| US08/280,805 US5536952A (en) | 1992-03-24 | 1994-07-26 | Heterojunction bipolar transistor |
| US08/417,781 US5624853A (en) | 1992-03-24 | 1995-04-06 | Method for forming heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06610892A JP3339508B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275441A true JPH05275441A (ja) | 1993-10-22 |
| JP3339508B2 JP3339508B2 (ja) | 2002-10-28 |
Family
ID=13306368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06610892A Expired - Fee Related JP3339508B2 (ja) | 1992-03-24 | 1992-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339508B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| JP4959872B2 (ja) * | 1999-04-21 | 2012-06-27 | クリー インコーポレイテッド | バイポーラトランジスタ |
-
1992
- 1992-03-24 JP JP06610892A patent/JP3339508B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4959872B2 (ja) * | 1999-04-21 | 2012-06-27 | クリー インコーポレイテッド | バイポーラトランジスタ |
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7622398B2 (en) | 2001-05-28 | 2009-11-24 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339508B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| TW473844B (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| EP0562549B1 (en) | Heterojunction bipolar transistor containing silicon carbide | |
| US20070032053A1 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
| Pankove et al. | High-temperature GaN/SiC heterojunction bipolar transistor with high gain | |
| JPH077013A (ja) | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| WO1989006438A1 (en) | Silicon carbide:metal carbide alloy semiconductor and method of making the same | |
| US5442199A (en) | Diamond hetero-junction rectifying element | |
| JPH0394429A (ja) | Ｍｅｓ型電界効果トランジスタ | |
| JP2519740B2 (ja) | ヘテロ接合トランジスタ及びその製造法 | |
| JP2593898B2 (ja) | 半導体素子 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| JP3339508B2 (ja) | 半導体装置 | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05275440A (ja) | 半導体装置及びその製造方法 | |
| JPH05291278A (ja) | 半導体装置及びその製造方法 | |
| JP2004516655A (ja) | 炭化ケイ素中の自己整合バイポーラ接合トランジスタの製造方法およびそれにより作製されるデバイス | |
| WO2023058493A1 (ja) | エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| Hwang et al. | Improving breakdown voltage of SiC/Si heterojunction with graded structure by rapid thermal CVD technology | |
| JPH0653230A (ja) | 半導体装置及びその製造方法 | |
| Brandt et al. | SiC for applications in high-power electronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080816 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100816 |
|
| LAPS | Cancellation because of no payment of annual fees |