JPH05291278A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05291278A JPH05291278A JP8726892A JP8726892A JPH05291278A JP H05291278 A JPH05291278 A JP H05291278A JP 8726892 A JP8726892 A JP 8726892A JP 8726892 A JP8726892 A JP 8726892A JP H05291278 A JPH05291278 A JP H05291278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- sic
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 良好な耐環境性を持つ半導体装置を提供す
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１
５０，ｎ+ −ＳｉＣ層１４０，ｐ−ＢＰx Ｎ1-x層１３
２，ｐ+ −ＢＰx Ｎ1-x 層１２２が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ＢＰｘＮ
１−ｘ層１２１にはエミッタ電極２１０が、それぞれ形
成され電気的に接続された構造を有し、ｐ型ＢＰx Ｎ
1-x とｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトラ
ンジスタである。
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１
５０，ｎ+ −ＳｉＣ層１４０，ｐ−ＢＰx Ｎ1-x層１３
２，ｐ+ −ＢＰx Ｎ1-x 層１２２が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ＢＰｘＮ
１−ｘ層１２１にはエミッタ電極２１０が、それぞれ形
成され電気的に接続された構造を有し、ｐ型ＢＰx Ｎ
1-x とｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトラ
ンジスタである。
Description
【０００１】
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
【０００３】
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
【０００４】このような用途には、バンドギャップの大
きな材料が望ましい。従来のシリコンバイポーラ半導体
に変わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、前低耐圧性、低耐圧環
境性の問題に対して根本的な解決にならない。
きな材料が望ましい。従来のシリコンバイポーラ半導体
に変わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、前低耐圧性、低耐圧環
境性の問題に対して根本的な解決にならない。
【０００５】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、炭化ケイ素を主成分とし、
所定の多数キャリアを有する第１の半導体層と、炭化ケ
イ素を主成分とし、第１の半導体層とは反対極性の多数
キャリアを有する第２の半導体層と、ＢＰx Ｎ1- x （但
し、０≦ｘ≦１）を主成分とし、第１の半導体層と同極
性の多数キャリアを有する第３の半導体層とを備え、第
１の半導体層をコレクタ領域に、第２の半導体層をベー
ス領域に、第３の半導体層をエミッタ領域に有すること
を特徴とする。
に、本発明の半導体装置は、炭化ケイ素を主成分とし、
所定の多数キャリアを有する第１の半導体層と、炭化ケ
イ素を主成分とし、第１の半導体層とは反対極性の多数
キャリアを有する第２の半導体層と、ＢＰx Ｎ1- x （但
し、０≦ｘ≦１）を主成分とし、第１の半導体層と同極
性の多数キャリアを有する第３の半導体層とを備え、第
１の半導体層をコレクタ領域に、第２の半導体層をベー
ス領域に、第３の半導体層をエミッタ領域に有すること
を特徴とする。
【０００７】第１，第２，第３の半導体層が順次基板上
に形成され、第３の半導体層が最上層になっていること
を特徴としても良い。
に形成され、第３の半導体層が最上層になっていること
を特徴としても良い。
【０００８】また、本発明の半導体装置の製造方法は、
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層とは反対極性の
多数キャリアを有する第２の半導体層を第１の半導体層
上に形成する第２の工程と、ＢＰx Ｎ1-x （但し、０≦
ｘ≦１）を主成分とし、第１の半導体層と同極性の多数
キャリアを有する第３の半導体層を第２の半導体層上に
形成する第３の工程と、第１の半導体層に接続するコレ
クタ電極、第２の半導体層に接続するベース電極及び第
３の半導体層に接続するエミッタ電極を形成する第４の
工程とを有することを特徴とする。
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層とは反対極性の
多数キャリアを有する第２の半導体層を第１の半導体層
上に形成する第２の工程と、ＢＰx Ｎ1-x （但し、０≦
ｘ≦１）を主成分とし、第１の半導体層と同極性の多数
キャリアを有する第３の半導体層を第２の半導体層上に
形成する第３の工程と、第１の半導体層に接続するコレ
クタ電極、第２の半導体層に接続するベース電極及び第
３の半導体層に接続するエミッタ電極を形成する第４の
工程とを有することを特徴とする。
【０００９】第４の工程では、第１，第２，第３の半導
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
【００１０】
【作用】本発明の半導体装置では、ＢＰx Ｎ1-x ，炭化
ケイ素（六方晶または立方晶の結晶構造をもつもの）を
主成分としてエミッタ領域，ベース領域，コレクタ領域
が形成されている。特に、エミッタ−ベース間には、Ｂ
Ｐx Ｎ1-x −炭化ケイ素のヘテロ接合が形成され、この
ヘテロ接合によるポテンシャル障壁によって少ないベー
ス電流で大きなコレクタ電流を得られる。即ち大きな電
流増幅率を持つ。これはＰx Ｎ1-x ，炭化ケイ素による
ものであるため、非常に高い温度においても良好に動作
する。また、コレクタのバンドギャップが大きいため、
コレクタ耐圧が高い。また、ＢＰx Ｎ1-x を主成分とす
る第３の半導体層は形成しにくいが、最上層に形成する
ようにしているため、比較的容易なものになる。
ケイ素（六方晶または立方晶の結晶構造をもつもの）を
主成分としてエミッタ領域，ベース領域，コレクタ領域
が形成されている。特に、エミッタ−ベース間には、Ｂ
Ｐx Ｎ1-x −炭化ケイ素のヘテロ接合が形成され、この
ヘテロ接合によるポテンシャル障壁によって少ないベー
ス電流で大きなコレクタ電流を得られる。即ち大きな電
流増幅率を持つ。これはＰx Ｎ1-x ，炭化ケイ素による
ものであるため、非常に高い温度においても良好に動作
する。また、コレクタのバンドギャップが大きいため、
コレクタ耐圧が高い。また、ＢＰx Ｎ1-x を主成分とす
る第３の半導体層は形成しにくいが、最上層に形成する
ようにしているため、比較的容易なものになる。
【００１１】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
【００１２】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
【００１３】
【実施例】本発明の実施例を図面を参照して説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのＳｉＣ基板
１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５
０，ｎ+ −ＳｉＣ層１４０，ｐ−ＢＰx Ｎ1-x 層１３
１，ｐ+ −ＢＰx Ｎ1-x 層１２１が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ＢＰx Ｎ
1-x 層１２１にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造になっている。ここで、Ｂ
Ｐx Ｎ1-x はＳｉＣと格子定数が一致するように「ｘ」
をおよそ０．１としている。ここではまず、ＳｉＣが立
方晶の結晶構造（３Ｃ−ＳｉＣ又はβ−ＳｉＣと呼ばれ
る）をもつものとして説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのＳｉＣ基板
１１１上に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５
０，ｎ+ −ＳｉＣ層１４０，ｐ−ＢＰx Ｎ1-x 層１３
１，ｐ+ −ＢＰx Ｎ1-x 層１２１が順次形成され、ｐ+
−ＳｉＣ層１６０にはコレクタ電極２３０が、ｎ+ −Ｓ
ｉＣ層１４０にはベース電極２２０が、ｐ+ −ＢＰx Ｎ
1-x 層１２１にはエミッタ電極２１０が、それぞれ形成
され電気的に接続された構造になっている。ここで、Ｂ
Ｐx Ｎ1-x はＳｉＣと格子定数が一致するように「ｘ」
をおよそ０．１としている。ここではまず、ＳｉＣが立
方晶の結晶構造（３Ｃ−ＳｉＣ又はβ−ＳｉＣと呼ばれ
る）をもつものとして説明する。
【００１４】このトランジスタは、つぎに示す工程で製
作される。
作される。
【００１５】まず、ＳｉＣ基板１１１上に、減圧ＣＶＤ
法にて、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，
ｎ+ −ＳｉＣ層１４０を順に形成する。このとき、原料
ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の１：２の混合ガスを用
い、また、Ｈ2 をキャリアガスとし、圧力２００Ｐａ，
セ氏９００〜１２００度の条件で成長させた。ここで、
ｎ+ −ＳｉＣ層１４０を成長させる際、原料ガスにＰＨ
3 を混入させてＰドープする。また、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる際、原料ガスに
Ｂ2 Ｈ6 を混入させてＢドープし、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる。この後、熱Ｃ
ＶＤ法にて、ｐ−ＢＰx Ｎ1-x 層１３１，ｐ+ −ＢＰx
Ｎ1-x 層１２１を順に形成する。このとき、原料ガスに
は、Ｂ2 Ｈ6 （例えば、５％），ＰＨ3 （例えば、５
％），ＮＨ3 ，Ｈ2 の混合ガスを用い、セ氏８００〜１
１００度の条件で成長させた。ここで、ｐ型ドーパント
としてＺｎを用い、原料ガスにＺｎ（ＣＨ3 ）3 を混入
させる。そして、その混入量を変えてｐ+ −ＢＰx Ｎ
1-x 層１２１，ｐ−ＢＰx Ｎ1-x 層１３１を成長させて
いる（図２（ａ））。ｎ型とするには、例えば、ｐ型ド
ーパントとしてＳｉを用い、原料ガスにＳｉＨ4 を混入
させる。
法にて、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，
ｎ+ −ＳｉＣ層１４０を順に形成する。このとき、原料
ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の１：２の混合ガスを用
い、また、Ｈ2 をキャリアガスとし、圧力２００Ｐａ，
セ氏９００〜１２００度の条件で成長させた。ここで、
ｎ+ −ＳｉＣ層１４０を成長させる際、原料ガスにＰＨ
3 を混入させてＰドープする。また、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる際、原料ガスに
Ｂ2 Ｈ6 を混入させてＢドープし、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０を成長させる。この後、熱Ｃ
ＶＤ法にて、ｐ−ＢＰx Ｎ1-x 層１３１，ｐ+ −ＢＰx
Ｎ1-x 層１２１を順に形成する。このとき、原料ガスに
は、Ｂ2 Ｈ6 （例えば、５％），ＰＨ3 （例えば、５
％），ＮＨ3 ，Ｈ2 の混合ガスを用い、セ氏８００〜１
１００度の条件で成長させた。ここで、ｐ型ドーパント
としてＺｎを用い、原料ガスにＺｎ（ＣＨ3 ）3 を混入
させる。そして、その混入量を変えてｐ+ −ＢＰx Ｎ
1-x 層１２１，ｐ−ＢＰx Ｎ1-x 層１３１を成長させて
いる（図２（ａ））。ｎ型とするには、例えば、ｐ型ド
ーパントとしてＳｉを用い、原料ガスにＳｉＨ4 を混入
させる。
【００１６】つぎに、エミッタ領域，ベース領域となる
部分を残すようにマスクをし、ＢＰx Ｎ1-x 層１２１，
１３１を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩ
ＢＥ（反応性イオンビームエッチング）にて、エッチン
グする（図２（ｂ））。この後、ＢＰx Ｎ1-x 層１２
１，１３１上のレジスト等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−ＳｉＣ層１５０及びｎ
+ −ＳｉＣ層１４０をエッチングする（図２（ｃ））。
このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５％）の混合
ガスを用いる。そして、ＡｌＳｉのエミッタ電極２１
０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコレク
タ電極２３０を形成して配線する（図２（ｄ））。
部分を残すようにマスクをし、ＢＰx Ｎ1-x 層１２１，
１３１を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩ
ＢＥ（反応性イオンビームエッチング）にて、エッチン
グする（図２（ｂ））。この後、ＢＰx Ｎ1-x 層１２
１，１３１上のレジスト等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−ＳｉＣ層１５０及びｎ
+ −ＳｉＣ層１４０をエッチングする（図２（ｃ））。
このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５％）の混合
ガスを用いる。そして、ＡｌＳｉのエミッタ電極２１
０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコレク
タ電極２３０を形成して配線する（図２（ｄ））。
【００１７】このトランジスタは、ｐ型ＢＰx Ｎ1-x と
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ−ＢＰx Ｎ1-x 層１３１が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−Ｓｉ
Ｃ層１５０が設けられている。このトランジスタは、ホ
ールを多数キャリアとして動作がなされ、図３（ａ）に
示すようなバンドダイアグラムを有するものと推定され
る。エミッタ領域のバンドギャップはおよそ３．０ｅ
Ｖ、ベース領域，コレクタ領域のバンドギャップはおよ
そ２．２ｅＶで、エミッタ−ベース間は、約０．８ｅＶ
のバンドギャップ差がある。
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ−ＢＰx Ｎ1-x 層１３１が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−Ｓｉ
Ｃ層１５０が設けられている。このトランジスタは、ホ
ールを多数キャリアとして動作がなされ、図３（ａ）に
示すようなバンドダイアグラムを有するものと推定され
る。エミッタ領域のバンドギャップはおよそ３．０ｅ
Ｖ、ベース領域，コレクタ領域のバンドギャップはおよ
そ２．２ｅＶで、エミッタ−ベース間は、約０．８ｅＶ
のバンドギャップ差がある。
【００１８】図３（ｂ）は、直流増幅させた状態のバン
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
【００１９】エミッタを正電圧、ベースを負電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
【００２０】エミッタ領域，ベース領域，コレクタ領域
は大きなバンドギャップを持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。また、基板に熱伝導率が高いＳｉＣを使用
していることから、放熱が良好になる。これは、大電
力，高周波で用いるのに大きな利点となっている。
は大きなバンドギャップを持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。また、基板に熱伝導率が高いＳｉＣを使用
していることから、放熱が良好になる。これは、大電
力，高周波で用いるのに大きな利点となっている。
【００２１】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。
に製作した場合の構造を示したものである。
【００２２】このトランジスタは、ＢＰx Ｎ1-x 層１３
１，１２１の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
１，１２１の側壁に設けたＳｉ０2の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
【００２３】前述の図２と同様に、ＳｉＣ基板１１１上
に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，ｎ+
−ＳｉＣ層１４０を順次形成する（図５（ａ））。その
後、エミッタ領域となる部分を残すようにマスクをし、
ｐ−ＢＰx Ｎ1-x 層１３１，ｐ+ −ＢＰx Ｎ1-x 層１２
１を選択成長で形成し、保護膜１７０を形成する（図５
（ｂ））。次いで、ベース電極２２０，Ｓｉ０2 の保護
膜１８０を形成し、これをマスクとしてｎ+ −ＳｉＣ層
１４０、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０，
のエッチングを行う（図５（ｃ））。そして、エミッタ
電極２１０及びコレクタ電極２３０を形成する（図５
（ｄ））。これによって、このエピタキシャル成長が比
較的容易なものになり、全面に成長させるよりも歩留ま
りが向上するようになる。
に、ｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ層１５０，ｎ+
−ＳｉＣ層１４０を順次形成する（図５（ａ））。その
後、エミッタ領域となる部分を残すようにマスクをし、
ｐ−ＢＰx Ｎ1-x 層１３１，ｐ+ −ＢＰx Ｎ1-x 層１２
１を選択成長で形成し、保護膜１７０を形成する（図５
（ｂ））。次いで、ベース電極２２０，Ｓｉ０2 の保護
膜１８０を形成し、これをマスクとしてｎ+ −ＳｉＣ層
１４０、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０，
のエッチングを行う（図５（ｃ））。そして、エミッタ
電極２１０及びコレクタ電極２３０を形成する（図５
（ｄ））。これによって、このエピタキシャル成長が比
較的容易なものになり、全面に成長させるよりも歩留ま
りが向上するようになる。
【００２４】また、保護膜１７０，１８０などをマスク
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
として、エッチングを行い、電極の形成を行っているた
め、製造工程上フォトマスクが少なくて済む上にレジス
トを塗布するなどのフォトリソグラフィによる工程が簡
素化される。また、マスクのアラインメントなどによる
誤差要因が少なくなり、より微細に製作することができ
るようになる。
【００２５】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００２６】例えば、ＳｉＣが立方晶の結晶構造をもつ
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり、３Ｃ−
ＳｉＣの場合よりも高い電圧の動作が要求されるが、耐
熱性，コレクタ耐圧が向上したものになる。さらに、Ｐ
ＮＰ型のものについて示したが、ドーパントを変えるこ
とにより、ＮＰＮ型にすることができる。そして、ＢＰ
x Ｎ1-x のｘの値を変えることで、バンドギャップを変
化させることができる。
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり、３Ｃ−
ＳｉＣの場合よりも高い電圧の動作が要求されるが、耐
熱性，コレクタ耐圧が向上したものになる。さらに、Ｐ
ＮＰ型のものについて示したが、ドーパントを変えるこ
とにより、ＮＰＮ型にすることができる。そして、ＢＰ
x Ｎ1-x のｘの値を変えることで、バンドギャップを変
化させることができる。
【００２７】
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、これらが
非常に高い温度においても保たれ、良好な動作を得るこ
とができる。
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、これらが
非常に高い温度においても保たれ、良好な動作を得るこ
とができる。
【００２８】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。
れば、良好な動作をする上記半導体装置を製作すること
ができる。
【００２９】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
【図１】一実施例の構成図。
【図２】図１のトランジスタの製造工程図。
【図３】図１のトランジスタのバンドダイアグラム。
【図４】他の実施例の構成図。
【図５】図４のトランジスタの製造工程図。
１１１…ＳｉＣ基板，１２１…ｐ+ −ＢＰx Ｎ1-x 層，
１３１…ｐ−ＢＰx Ｎ1-x 層，１４０…ｎ+ −ＳｉＣ
層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −ＳｉＣ層，
１７０，１８０…保護層，２１０…エミッタ電極，２２
０…ベース電極，２３０…コレクタ電極。
１３１…ｐ−ＢＰx Ｎ1-x 層，１４０…ｎ+ −ＳｉＣ
層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −ＳｉＣ層，
１７０，１８０…保護層，２１０…エミッタ電極，２２
０…ベース電極，２３０…コレクタ電極。
Claims (4)
- 【請求項１】 炭化ケイ素を主成分とし、所定の多数キ
ャリアを有する第１の半導体層と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層と、 ＢＰx Ｎ1-x （但し、０≦ｘ≦１）を主成分とし、前記
第１の半導体層と同極性の多数キャリアを有する第３の
半導体層とを備え、 前記第１の半導体層をコレクタ領域に、前記第２の半導
体層をベース領域に、前記第３の半導体層をエミッタ領
域に有することを特徴とするの半導体装置。 - 【請求項２】 前記第１，第２，第３の半導体層が順次
基板上に形成され、前記第３の半導体層が最上層になっ
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 基板上に、炭化ケイ素を主成分とし、所
定の多数キャリアを有する第１の半導体層を形成する第
１の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層を前記第１
の半導体層上に形成する第２の工程と、 ＢＰx Ｎ1-x （但し、０≦ｘ≦１）を主成分とし、前記
第１の半導体層と同極性の多数キャリアを有する第３の
半導体層を前記第２の半導体層上に形成する第３の工程
と、 前記第１の半導体層に接続するコレクタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するエミッタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記第４の工程では、前記第１，第２，
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項３記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726892A JPH05291278A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置及びその製造方法 |
| CA002092215A CA2092215A1 (en) | 1992-03-24 | 1993-03-23 | Semiconductor device |
| DE69319360T DE69319360T2 (de) | 1992-03-24 | 1993-03-23 | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| EP93104757A EP0562549B1 (en) | 1992-03-24 | 1993-03-23 | Heterojunction bipolar transistor containing silicon carbide |
| US08/280,805 US5536952A (en) | 1992-03-24 | 1994-07-26 | Heterojunction bipolar transistor |
| US08/417,781 US5624853A (en) | 1992-03-24 | 1995-04-06 | Method for forming heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726892A JPH05291278A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291278A true JPH05291278A (ja) | 1993-11-05 |
Family
ID=13910023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8726892A Pending JPH05291278A (ja) | 1992-03-24 | 1992-04-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
-
1992
- 1992-04-08 JP JP8726892A patent/JPH05291278A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7622398B2 (en) | 2001-05-28 | 2009-11-24 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473844B (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| US7186624B2 (en) | Bipolar transistor with lattice matched base layer | |
| McCarthy et al. | GaN HBT: toward an RF device | |
| US5624853A (en) | Method for forming heterojunction bipolar transistors | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JP2006294700A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| JPH05291278A (ja) | 半導体装置及びその製造方法 | |
| US7485538B1 (en) | High performance SiGe HBT with arsenic atomic layer doping | |
| JP3339508B2 (ja) | 半導体装置 | |
| JP2003249502A (ja) | バイポーラトランジスタ | |
| JPH05275440A (ja) | 半導体装置及びその製造方法 | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0653230A (ja) | 半導体装置及びその製造方法 | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP2006032582A (ja) | 保護ダイオード及びその製造方法、並びに化合物半導体装置 | |
| JP3156279B2 (ja) | 半導体装置の製造方法 | |
| JP2002134524A (ja) | 化合物半導体薄膜結晶 | |
| JP2005150136A (ja) | 窒化物系化合物からなる半導体素子の製造方法 | |
| JPS62163370A (ja) | ヘテロバイポ−ラトランジスタ |