JPH05275440A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05275440A JPH05275440A JP6610792A JP6610792A JPH05275440A JP H05275440 A JPH05275440 A JP H05275440A JP 6610792 A JP6610792 A JP 6610792A JP 6610792 A JP6610792 A JP 6610792A JP H05275440 A JPH05275440 A JP H05275440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- diamond
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 良好な耐環境性を持つ半導体装置を提供す
る。 【構成】 このトランジスタは、ノンドープのダイアモ
ンドの基板１１０上に、ｐ+ −ダイアモンド層１２０，
ｐ−ダイアモンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ
−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０が順次形成さ
れ、ｐ+ −ダイアモンド層１２０にはエミッタ電極２１
０が、ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、
ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、それ
ぞれ形成され電気的に接続された構造を有し、ｐ型ダイ
アモンドとｎ型ＳｉＣによるヘテロ接合を有するＰＮＰ
トランジスタである。
る。 【構成】 このトランジスタは、ノンドープのダイアモ
ンドの基板１１０上に、ｐ+ −ダイアモンド層１２０，
ｐ−ダイアモンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ
−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０が順次形成さ
れ、ｐ+ −ダイアモンド層１２０にはエミッタ電極２１
０が、ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、
ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、それ
ぞれ形成され電気的に接続された構造を有し、ｐ型ダイ
アモンドとｎ型ＳｉＣによるヘテロ接合を有するＰＮＰ
トランジスタである。
Description
【０００１】
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
【０００３】例えば、衛生通信などマイクロ波という非
常に高い周波数の通信分野においては、シリコンの持つ
キャリア移動度が素子開発上のネックになっている。こ
の対策として、素子を非常に微細に製作するという方法
があるが、微細に製作すると耐熱性を含む許容電力上の
問題が生じることになる。そのため、このような用途に
は、材料にシリコンにかえてより大きなキャリア移動度
をもつＧａＡｓを用いたものが使われるようになってき
ている。高速のディジタル回路（例えば、スーパーコン
ピュータなど）についても同様な問題があり、ＧａＡｓ
を材料に用いたディジタルＩＣが開発され利用されてい
る。
常に高い周波数の通信分野においては、シリコンの持つ
キャリア移動度が素子開発上のネックになっている。こ
の対策として、素子を非常に微細に製作するという方法
があるが、微細に製作すると耐熱性を含む許容電力上の
問題が生じることになる。そのため、このような用途に
は、材料にシリコンにかえてより大きなキャリア移動度
をもつＧａＡｓを用いたものが使われるようになってき
ている。高速のディジタル回路（例えば、スーパーコン
ピュータなど）についても同様な問題があり、ＧａＡｓ
を材料に用いたディジタルＩＣが開発され利用されてい
る。
【０００４】
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものではない。また、コレクタ耐圧も大きくならない。
そのため、より大きな電流増幅率を得るようにまたは、
より大きなコレクタ耐圧を得るように構造上、回路構成
上のくふうをしているのが現状である。また、シリコン
半導体では、温度が上昇すると、ジャンクションのリー
ク電流が増加するため、使用温度に限界がある。これら
のことは、大電力の用途に用いるのに限界があることを
示しており、特に大電力、高周波においては、低いホー
ル移動度によって用いるのには無理がある。さらに、シ
リコンは、放射線によって殻外電子が励起され、これが
素子の動作に悪影響を及ぼすため、放射線の強いところ
では、動作が保証されない。
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものではない。また、コレクタ耐圧も大きくならない。
そのため、より大きな電流増幅率を得るようにまたは、
より大きなコレクタ耐圧を得るように構造上、回路構成
上のくふうをしているのが現状である。また、シリコン
半導体では、温度が上昇すると、ジャンクションのリー
ク電流が増加するため、使用温度に限界がある。これら
のことは、大電力の用途に用いるのに限界があることを
示しており、特に大電力、高周波においては、低いホー
ル移動度によって用いるのには無理がある。さらに、シ
リコンは、放射線によって殻外電子が励起され、これが
素子の動作に悪影響を及ぼすため、放射線の強いところ
では、動作が保証されない。
【０００５】このような用途には、バンドギャップの大
きな材料が望ましい。従来のシリコンバイポーラ半導体
に代わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。ダイアモン
ド，炭化シリコンといった材料は、現在知られている材
料ではバンドギャップの大きなものであるため、このよ
うな用途においても良好な動作が得られることが予想さ
れる。また、これらは地球上に多く存在する元素でなる
ことも魅力的な点の一つである。しかし、これらの材料
は、研磨，切削といったその大きな硬度を利用した機械
加工の分野で利用されているにすぎないのが現状であ
る。かってはシリコン半導体を用い得る分野でのニーズ
が大きく、このような材料を用いなければならない分野
のニーズが大きくなかったため、シリコンほど精力的な
研究開発がなされなかったからである。しかし、シリコ
ン半導体では不可能な用途に対して、例えば、本件出願
人による「特開昭６４−５５８６２」記載の発明のよう
に、より良好な半導体材料として研究開発がなされつつ
ある。
きな材料が望ましい。従来のシリコンバイポーラ半導体
に代わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、低耐圧性、低耐環境性
の問題に対して根本的な解決にならない。ダイアモン
ド，炭化シリコンといった材料は、現在知られている材
料ではバンドギャップの大きなものであるため、このよ
うな用途においても良好な動作が得られることが予想さ
れる。また、これらは地球上に多く存在する元素でなる
ことも魅力的な点の一つである。しかし、これらの材料
は、研磨，切削といったその大きな硬度を利用した機械
加工の分野で利用されているにすぎないのが現状であ
る。かってはシリコン半導体を用い得る分野でのニーズ
が大きく、このような材料を用いなければならない分野
のニーズが大きくなかったため、シリコンほど精力的な
研究開発がなされなかったからである。しかし、シリコ
ン半導体では不可能な用途に対して、例えば、本件出願
人による「特開昭６４−５５８６２」記載の発明のよう
に、より良好な半導体材料として研究開発がなされつつ
ある。
【０００６】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、ダイアモンド結晶構造の炭
素を主成分とし、所定の多数キャリアを有する第１の半
導体層と、炭化ケイ素を主成分とし、第１の半導体層と
は反対極性の多数キャリアを有する第２の半導体層と、
炭化ケイ素を主成分とし、第１の半導体層と同極性の多
数キャリアを有する第３の半導体層とを備え、第１の半
導体層をエミッタ領域に、第２の半導体層をベース領域
に、第３の半導体層をコレクタ領域に有することを特徴
とする。
に、本発明の半導体装置は、ダイアモンド結晶構造の炭
素を主成分とし、所定の多数キャリアを有する第１の半
導体層と、炭化ケイ素を主成分とし、第１の半導体層と
は反対極性の多数キャリアを有する第２の半導体層と、
炭化ケイ素を主成分とし、第１の半導体層と同極性の多
数キャリアを有する第３の半導体層とを備え、第１の半
導体層をエミッタ領域に、第２の半導体層をベース領域
に、第３の半導体層をコレクタ領域に有することを特徴
とする。
【０００８】第２，第３の半導体層は、六方晶または立
方晶の炭化ケイ素で形成されていることを特徴としても
良い。
方晶の炭化ケイ素で形成されていることを特徴としても
良い。
【０００９】第１，第２，第３の半導体層が順次基板上
に形成され、第３の半導体層が最上層になっていること
を特徴としても良い。
に形成され、第３の半導体層が最上層になっていること
を特徴としても良い。
【００１０】また、本発明の半導体装置の製造方法は、
基板上に、ダイアモンド結晶構造の炭素を主成分とし、
所定の多数キャリアを有する第１の半導体層を形成する
第１の工程と、炭化ケイ素を主成分とし、第１の半導体
層とは反対極性の多数キャリアを有する第２の半導体層
を第１の半導体層上に形成する第２の工程と、炭化ケイ
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を前記第２の半導体層上に形
成する第３の工程と、第１の半導体層に接続するエミッ
タ電極、第２の半導体層に接続するベース電極及び第３
の半導体層に接続するコレクタ電極を形成する第４の工
程とを有することを特徴とする。
基板上に、ダイアモンド結晶構造の炭素を主成分とし、
所定の多数キャリアを有する第１の半導体層を形成する
第１の工程と、炭化ケイ素を主成分とし、第１の半導体
層とは反対極性の多数キャリアを有する第２の半導体層
を第１の半導体層上に形成する第２の工程と、炭化ケイ
素を主成分とし、第１の半導体層と同極性の多数キャリ
アを有する第３の半導体層を前記第２の半導体層上に形
成する第３の工程と、第１の半導体層に接続するエミッ
タ電極、第２の半導体層に接続するベース電極及び第３
の半導体層に接続するコレクタ電極を形成する第４の工
程とを有することを特徴とする。
【００１１】第４の工程では、第１，第２，第３の半導
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
【００１２】
【作用】本発明の半導体装置では、ダイアモンド結晶構
造の炭素，炭化ケイ素（六方晶または立方晶の結晶構造
をもつもの）を主成分としてエミッタ領域，ベース領
域，コレクタ領域が形成されている。特に、エミッタ−
ベース間には、ダイアモンド結晶構造の炭素−炭化ケイ
素のヘテロ接合が形成され、このヘテロ接合によるポテ
ンシャル障壁によって少ないベース電流で大きなコレク
タ電流を得られる。即ち大きな電流増幅率を持つ。これ
はダイアモンド結晶構造の炭素，炭化ケイ素によるもの
であるため、耐放射線性も有し、非常に高い温度におい
ても良好に動作する。また、コレクタのバンドギャップ
が大きいためコレクタ耐圧が大きい。
造の炭素，炭化ケイ素（六方晶または立方晶の結晶構造
をもつもの）を主成分としてエミッタ領域，ベース領
域，コレクタ領域が形成されている。特に、エミッタ−
ベース間には、ダイアモンド結晶構造の炭素−炭化ケイ
素のヘテロ接合が形成され、このヘテロ接合によるポテ
ンシャル障壁によって少ないベース電流で大きなコレク
タ電流を得られる。即ち大きな電流増幅率を持つ。これ
はダイアモンド結晶構造の炭素，炭化ケイ素によるもの
であるため、耐放射線性も有し、非常に高い温度におい
ても良好に動作する。また、コレクタのバンドギャップ
が大きいためコレクタ耐圧が大きい。
【００１３】第３の半導体層が最上層になっている場
合、基板上に複数の上記半導体装置が形成されている
と、これらのエミッタは最下層に位置しており、第１の
半導体層を共通にすることなどにより、これらのエミッ
タを接続する配線を設けなくても、接続し得るようにな
る。
合、基板上に複数の上記半導体装置が形成されている
と、これらのエミッタは最下層に位置しており、第１の
半導体層を共通にすることなどにより、これらのエミッ
タを接続する配線を設けなくても、接続し得るようにな
る。
【００１４】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
【００１５】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、ベース、コレクタ
容量低減により素子の高性能化が図れる。
を形成する場合、ベース抵抗の低減、ベース、コレクタ
容量低減により素子の高性能化が図れる。
【００１６】
【実施例】本発明の実施例を図面を参照して説明する。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのダイアモン
ドの基板１１０上に、ｐ+ −ダイアモンド層１２０，ｐ
−ダイアモンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ−
ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０が順次形成さ
れ、ｐ+ −ダイアモンド層１２０にはエミッタ電極２１
０が、ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、
ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、それ
ぞれ形成され電気的に接続された構造になっている。こ
こではまず、ＳｉＣが正方晶の結晶構造（３Ｃ−ＳｉＣ
又はβ−ＳｉＣと呼ばれる）をもつものとして説明す
る。
図１には、一実施例であるトランジスタの構造が示され
ている。このトランジスタは、ノンドープのダイアモン
ドの基板１１０上に、ｐ+ −ダイアモンド層１２０，ｐ
−ダイアモンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ−
ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０が順次形成さ
れ、ｐ+ −ダイアモンド層１２０にはエミッタ電極２１
０が、ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、
ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、それ
ぞれ形成され電気的に接続された構造になっている。こ
こではまず、ＳｉＣが正方晶の結晶構造（３Ｃ−ＳｉＣ
又はβ−ＳｉＣと呼ばれる）をもつものとして説明す
る。
【００１７】このトランジスタは、つぎに示す工程で製
作される。
作される。
【００１８】まず、ダイアモンドの基板１１０上に、マ
イクロ波ＣＶＤ法にて、ｐ+ −ダイアモンド層１２０，
ｐ−ダイアモンド層１３０を順に形成する。このとき、
マイクロ波の周波数２．４５ＧＨｚ，出力４００Ｗで、
原料ガスにＣＨ4 ／Ｈ2 の４：１００の混合ガスを用
い、圧力５００Ｔｏｒｒ，セ氏６００〜９００度の条件
で成長させた。ここで、原料ガスには、Ｂ2 Ｈ6 を混入
させてＢドープし、その混入量を変えてｐ+ −ダイアモ
ンド層１２０，ｐ−ダイアモンド層１３０を成長させて
いる。この後、減圧ＣＶＤ法にて、ｎ+ −ＳｉＣ層１４
０，ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０を順に
形成する。このとき、原料ガスにＣ3 Ｈ8／ＳｉＨＣｌ
2 の１：２の混合ガスを用い、また、Ｈ2 をキャリアガ
スとし、圧力２００Ｐａ，セ氏９００〜１２００度の条
件で成長させた。ここで、ｎ+ −ＳｉＣ層１４０を成長
させる際、原料ガスにＰＨ3 を混入させてＰドープす
る。また、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０
を成長させる際、原料ガスにＢ2 Ｈ6 を混入させてＢド
ープし、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０を
成長させる（図２（ａ））。
イクロ波ＣＶＤ法にて、ｐ+ −ダイアモンド層１２０，
ｐ−ダイアモンド層１３０を順に形成する。このとき、
マイクロ波の周波数２．４５ＧＨｚ，出力４００Ｗで、
原料ガスにＣＨ4 ／Ｈ2 の４：１００の混合ガスを用
い、圧力５００Ｔｏｒｒ，セ氏６００〜９００度の条件
で成長させた。ここで、原料ガスには、Ｂ2 Ｈ6 を混入
させてＢドープし、その混入量を変えてｐ+ −ダイアモ
ンド層１２０，ｐ−ダイアモンド層１３０を成長させて
いる。この後、減圧ＣＶＤ法にて、ｎ+ −ＳｉＣ層１４
０，ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０を順に
形成する。このとき、原料ガスにＣ3 Ｈ8／ＳｉＨＣｌ
2 の１：２の混合ガスを用い、また、Ｈ2 をキャリアガ
スとし、圧力２００Ｐａ，セ氏９００〜１２００度の条
件で成長させた。ここで、ｎ+ −ＳｉＣ層１４０を成長
させる際、原料ガスにＰＨ3 を混入させてＰドープす
る。また、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０
を成長させる際、原料ガスにＢ2 Ｈ6 を混入させてＢド
ープし、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１６０を
成長させる（図２（ａ））。
【００１９】つぎに、コレクタ領域，ベース領域となる
部分を残すようにマスクをし、ＲＩＥ（反応性イオンエ
ッチング）にて、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層
１６０及びｎ+ −ＳｉＣ層１４０をエッチングする（図
２（ｂ））。このときの反応ガスには、ＣＦ4 ＋Ｏ
2 （５％）の混合ガスを用いる。この後、ｎ+ −ＳｉＣ
層１４０上のレジスト等をマスクとしてｐ- −ダイアモ
ンド層１３０を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガス
のＲＩＢＥ（反応性イオンビームエッチング）にて、エ
ッチングする（図２（ｃ））。ＡｌＳｉのエミッタ電極
２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコ
レクタ電極２３０を形成して配線する。この工程でサン
プルを作成し、特性を測定した結果、電流利得１２０
０，コレクタ耐圧２０Ｖが得られ、セ氏３００度におい
ても良好な動作が得られた。
部分を残すようにマスクをし、ＲＩＥ（反応性イオンエ
ッチング）にて、ｐ−ＳｉＣ層１５０，ｐ+ −ＳｉＣ層
１６０及びｎ+ −ＳｉＣ層１４０をエッチングする（図
２（ｂ））。このときの反応ガスには、ＣＦ4 ＋Ｏ
2 （５％）の混合ガスを用いる。この後、ｎ+ −ＳｉＣ
層１４０上のレジスト等をマスクとしてｐ- −ダイアモ
ンド層１３０を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガス
のＲＩＢＥ（反応性イオンビームエッチング）にて、エ
ッチングする（図２（ｃ））。ＡｌＳｉのエミッタ電極
２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕのコ
レクタ電極２３０を形成して配線する。この工程でサン
プルを作成し、特性を測定した結果、電流利得１２０
０，コレクタ耐圧２０Ｖが得られ、セ氏３００度におい
ても良好な動作が得られた。
【００２０】このトランジスタは、ｐ型ダイアモンドと
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ- −ダイアモンド層１３０が、
また、コレクタ−ベース間のキャリア濃度の低いｐ- −
ＳｉＣ層１５０が設けられている。このトランジスタ
は、ホールを多数キャリアとして動作がなされ、図３
（ａ）に示すようなバンドダイアグラムを有するものと
推定される。エミッタ領域のバンドギャップはおよそ
５．５ｅＶ、ベース領域，コレクタ領域のバンドギャッ
プはおよそ２．２ｅＶで、エミッタ−ベース間は、約
３．３ｅＶのバンドギャップ差がある。
ｎ型ＳｉＣによるヘテロ接合を有するＰＮＰトランジス
タであり、エミッタ−ベース間には、ヘテロ接合ととも
にキャリア濃度の低いｐ- −ダイアモンド層１３０が、
また、コレクタ−ベース間のキャリア濃度の低いｐ- −
ＳｉＣ層１５０が設けられている。このトランジスタ
は、ホールを多数キャリアとして動作がなされ、図３
（ａ）に示すようなバンドダイアグラムを有するものと
推定される。エミッタ領域のバンドギャップはおよそ
５．５ｅＶ、ベース領域，コレクタ領域のバンドギャッ
プはおよそ２．２ｅＶで、エミッタ−ベース間は、約
３．３ｅＶのバンドギャップ差がある。
【００２１】図３（ｂ）は、直流増幅させた状態のバン
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
ドダイアグラムである。この図において、ベース領域
（ｎ+ −ＳｉＣ層１４０）の伝導帯の下端のエネルギー
レベルより上の部分において電子がフェルミ−ディラッ
ク分布し、価電子帯の上端のエネルギーレベルＥV1，Ｅ
V2より上の部分においてホールがフェルミ−ディラック
分布して様子を示している。ここで、ホールについて
は、下向きの方向が高いエネルギーである。この図３
（ｂ）を用いて直流増幅動作を説明するとつぎのように
なる。
【００２２】エミッタを正電圧，ベースを負電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
【００２３】Ｓｉと比較して大きなバンドギャップ（Ｓ
ｉは、約１．１ｅＶ）を持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。
ｉは、約１．１ｅＶ）を持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。
【００２４】また、基板に熱伝導率が高く、誘電率の低
いダイアモンドを使用していることから、放熱が良好に
なる。また、配線の浮遊容量が減少する。これらは、大
電力，高周波で用いるのに大きな利点となっている。特
に、図１のトランジスタは基板側にエミッタが設けられ
ているので、複数のトランジスタのエミッタをｐ+ −ダ
イアモンド層１２０を介して接続することができ、高速
ロジックであるＥＣＬ（emitter coupled logic ）を組
むのに有利である。
いダイアモンドを使用していることから、放熱が良好に
なる。また、配線の浮遊容量が減少する。これらは、大
電力，高周波で用いるのに大きな利点となっている。特
に、図１のトランジスタは基板側にエミッタが設けられ
ているので、複数のトランジスタのエミッタをｐ+ −ダ
イアモンド層１２０を介して接続することができ、高速
ロジックであるＥＣＬ（emitter coupled logic ）を組
むのに有利である。
【００２５】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。
に製作した場合の構造を示したものである。
【００２６】このトランジスタは、ｐ−ＳｉＣ層１５
０，ｐ+ −ＳｉＣ層１６０の側壁に設けたＳｉ０2 の保
護膜１７０によってベース電極２２０を自己整合的に形
成するとともにこの形成されたベース電極２２０上のＳ
ｉ０2 の保護膜１８０を使ってエミッタ領域のエッチン
グ，エミッタ電極２１０の形成を行ったものである。図
５にはその製造工程が示されている。
０，ｐ+ −ＳｉＣ層１６０の側壁に設けたＳｉ０2 の保
護膜１７０によってベース電極２２０を自己整合的に形
成するとともにこの形成されたベース電極２２０上のＳ
ｉ０2 の保護膜１８０を使ってエミッタ領域のエッチン
グ，エミッタ電極２１０の形成を行ったものである。図
５にはその製造工程が示されている。
【００２７】前述の図２と同様に、ダイアモンド基板１
１０上に、ｐ+ −ダイアモンド層１２０，ｐ−ダイアモ
ンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ−ＳｉＣ層１
５０，ｐ+ −ＳｉＣ層１６０を順次形成する（図５
（ａ））。その後、コレクタ領域となる部分を残すよう
にマスクをしｐ- −ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１
６０を除去し、保護膜１７０を形成する（図５
（ｂ））。次いで、ベース電極２２０，Ｓｉ０2 の保護
膜１８０を形成し、これをマスクとしてｐ−ダイアモン
ド層１３０，ｎ+ −ＳｉＣ層１４０のエッチングを行う
（図５（ｃ））。そして、エミッタ電極２１０及びコレ
クタ電極２３０を形成する（図５（ｄ））。
１０上に、ｐ+ −ダイアモンド層１２０，ｐ−ダイアモ
ンド層１３０，ｎ+ −ＳｉＣ層１４０，ｐ−ＳｉＣ層１
５０，ｐ+ −ＳｉＣ層１６０を順次形成する（図５
（ａ））。その後、コレクタ領域となる部分を残すよう
にマスクをしｐ- −ＳｉＣ層１５０，ｐ+ −ＳｉＣ層１
６０を除去し、保護膜１７０を形成する（図５
（ｂ））。次いで、ベース電極２２０，Ｓｉ０2 の保護
膜１８０を形成し、これをマスクとしてｐ−ダイアモン
ド層１３０，ｎ+ −ＳｉＣ層１４０のエッチングを行う
（図５（ｃ））。そして、エミッタ電極２１０及びコレ
クタ電極２３０を形成する（図５（ｄ））。
【００２８】このように、保護膜１７０，１８０などを
マスクとして、エッチングを行い、電極の形成を行って
いるため、製造工程上フォトマスクが少なくて済む上に
レジストを塗布するなどのフォトリソグラフィによる工
程が簡素化される。また、マスクのアラインメントなど
による誤差要因が少なくなり、より微細に製作すること
ができるようになる。
マスクとして、エッチングを行い、電極の形成を行って
いるため、製造工程上フォトマスクが少なくて済む上に
レジストを塗布するなどのフォトリソグラフィによる工
程が簡素化される。また、マスクのアラインメントなど
による誤差要因が少なくなり、より微細に製作すること
ができるようになる。
【００２９】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００３０】例えば、ＳｉＣが正方晶の結晶構造をもつ
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
ギャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。
ものとして説明したが、六方晶の結晶構造のもの（６Ｈ
−ＳｉＣ又はα−ＳｉＣと呼ばれる）でも良い。６Ｈ−
ＳｉＣは、バンドギャップが２．８６ｅＶあり（バンド
ギャップ差１．５４ｅＶ）、３Ｃ−ＳｉＣの場合よりも
高い電圧の動作が要求されるが、耐熱性，コレクタ耐圧
が向上したものになる。
【００３１】
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、耐放射線
性も有し、これらが非常に高い温度においても保たれ、
良好な動作を得ることができる。
【００３２】第３の半導体層が最上層になっている場
合、エミッタを接続する配線を設けなくても、複数のエ
ミッタを接続し得るようになるので、エミッタを共通に
配線する回路を簡単に構成することができる。
合、エミッタを接続する配線を設けなくても、複数のエ
ミッタを接続し得るようになるので、エミッタを共通に
配線する回路を簡単に構成することができる。
【００３３】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。
れば、良好な動作をする上記半導体装置を製作すること
ができる。
【００３４】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
【図１】一実施例の構成図。
【図２】図１のトランジスタの製造工程図。
【図３】図１のトランジスタのバンドダイアグラム。
【図４】他の実施例の構成図。
【図５】図５のトランジスタの製造工程図。
１１０…ダイアモンドの基板，１２０…ｐ+ −ダイアモ
ンド層，１３０…ｐ−ダイアモンド層，１４０…ｎ+ −
ＳｉＣ層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −Ｓｉ
Ｃ層，１７０，１８０…保護層，２１０…エミッタ電極
２１０，２２０…ベース電極，２３０…コレクタ電極。
ンド層，１３０…ｐ−ダイアモンド層，１４０…ｎ+ −
ＳｉＣ層，１５０…ｐ−ＳｉＣ層，１６０…ｐ+ −Ｓｉ
Ｃ層，１７０，１８０…保護層，２１０…エミッタ電極
２１０，２２０…ベース電極，２３０…コレクタ電極。
Claims (5)
- 【請求項１】 ダイアモンド結晶構造の炭素を主成分と
し、所定の多数キャリアを有する第１の半導体層と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層と、 炭化ケイ素を主成分とし、前記第１の半導体層と同極性
の多数キャリアを有する第３の半導体層とを備え、 前記第１の半導体層をエミッタ領域に、前記第２の半導
体層をベース領域に、前記第３の半導体層をコレクタ領
域に有することを特徴とする半導体装置。 - 【請求項２】 前記第２，第３の半導体層は、六方晶ま
たは立方晶の炭化ケイ素で形成されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記第１，第２，第３の半導体層が順次
基板上に形成され、前記第３の半導体層が最上層になっ
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 基板上に、ダイアモンド結晶構造の炭素
を主成分とし、所定の多数キャリアを有する第１の半導
体層を形成する第１の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層とは反対
極性の多数キャリアを有する第２の半導体層を前記第１
の半導体層上に形成する第２の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層と同極性
の多数キャリアを有する第３の半導体層を前記第２の半
導体層上に形成する第３の工程と、 前記第１の半導体層に接続するエミッタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するコレクタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第４の工程では、前記第１，第２，
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6610792A JPH05275440A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置及びその製造方法 |
| DE69319360T DE69319360T2 (de) | 1992-03-24 | 1993-03-23 | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| CA002092215A CA2092215A1 (en) | 1992-03-24 | 1993-03-23 | Semiconductor device |
| EP93104757A EP0562549B1 (en) | 1992-03-24 | 1993-03-23 | Heterojunction bipolar transistor containing silicon carbide |
| US08/280,805 US5536952A (en) | 1992-03-24 | 1994-07-26 | Heterojunction bipolar transistor |
| US08/417,781 US5624853A (en) | 1992-03-24 | 1995-04-06 | Method for forming heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6610792A JPH05275440A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275440A true JPH05275440A (ja) | 1993-10-22 |
Family
ID=13306339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6610792A Pending JPH05275440A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275440A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002517096A (ja) * | 1998-05-28 | 2002-06-11 | エービービー エービー | スイッチング素子 |
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
-
1992
- 1992-03-24 JP JP6610792A patent/JPH05275440A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002517096A (ja) * | 1998-05-28 | 2002-06-11 | エービービー エービー | スイッチング素子 |
| JP4925508B2 (ja) * | 1998-05-28 | 2012-04-25 | エレメント シックス リミテッド | スイッチング素子 |
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7622398B2 (en) | 2001-05-28 | 2009-11-24 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US5624853A (en) | Method for forming heterojunction bipolar transistors | |
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| CN100544023C (zh) | 双极半导体器件及其制造方法 | |
| McCarthy et al. | GaN HBT: toward an RF device | |
| US20070235757A1 (en) | Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same | |
| Pankove et al. | High-temperature GaN/SiC heterojunction bipolar transistor with high gain | |
| JPH077013A (ja) | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 | |
| JP5727475B2 (ja) | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| JPH05275440A (ja) | 半導体装置及びその製造方法 | |
| JP3339508B2 (ja) | 半導体装置 | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH05291278A (ja) | 半導体装置及びその製造方法 | |
| WO2002049115A1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| CN112968053B (zh) | 场效应晶体管及其制备方法 | |
| JPH0653230A (ja) | 半導体装置及びその製造方法 | |
| Stanchina et al. | Process and integration technologies for InP ICs | |
| Letourneau et al. | Si permeable-base transistor realization using a MOS-compatible technology | |
| JPH05235378A (ja) | Ｓｉ半導体装置とその製造方法 | |
| CA1312148C (en) | Metal-semiconductor field-effect transistor formed in silicon carbide |