JPH05291277A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05291277A JPH05291277A JP8726092A JP8726092A JPH05291277A JP H05291277 A JPH05291277 A JP H05291277A JP 8726092 A JP8726092 A JP 8726092A JP 8726092 A JP8726092 A JP 8726092A JP H05291277 A JPH05291277 A JP H05291277A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- sic
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 良好な耐環境性を持つ半導体装置を提供す
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳ
ｉＣ層１５０，ｎ+ −３ＣＳｉＣ層１４０，ｐ−６ＨＳ
ｉＣ層１３１，ｐ+ −６ＨＳｉＣ層１２１が順次形成さ
れ、ｐ+ −３ＣＳｉＣ層１６０にはコレクタ電極２３０
が、ｎ+ −３ＣＳｉＣ層１４０にはベース電極２２０
が、ｐ+ −６ＨＳｉＣ層１２２にはエミッタ電極２１０
が、それぞれ形成され電気的に接続された構造を有し、
ｐ型６ＨＳｉＣとｎ型３ＣＳｉＣによるヘテロ接合を有
するＰＮＰトランジスタである。
る。 【構成】 このトランジスタは、ノンドープのＳｉＣ基
板１１１上に、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳ
ｉＣ層１５０，ｎ+ −３ＣＳｉＣ層１４０，ｐ−６ＨＳ
ｉＣ層１３１，ｐ+ −６ＨＳｉＣ層１２１が順次形成さ
れ、ｐ+ −３ＣＳｉＣ層１６０にはコレクタ電極２３０
が、ｎ+ −３ＣＳｉＣ層１４０にはベース電極２２０
が、ｐ+ −６ＨＳｉＣ層１２２にはエミッタ電極２１０
が、それぞれ形成され電気的に接続された構造を有し、
ｐ型６ＨＳｉＣとｎ型３ＣＳｉＣによるヘテロ接合を有
するＰＮＰトランジスタである。
Description
【０００１】
【産業上の利用分野】本発明は、良好な耐環境性を持つ
半導体装置に関する。
半導体装置に関する。
【０００２】
【従来の技術】１９４７年のトランジスタの発明以来、
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
トランジスタからＩＣ，ＬＳＩなどが開発され、半導体
技術は大きな進歩を遂げている。特に、シリコン半導体
技術は確立されたものになっており、様々な回路が集積
化され広く利用されている。しかし、シリコンの物性に
起因する素子の動作上の限界があり、また、一部の用途
についてはシリコン以外の材料による半導体が用いられ
るようになっている。
【０００３】
【発明が解決しようとする課題】シリコンを用いてバイ
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
ポーラトランジスタを構成した場合、単にＰＮＰの層構
造をもたせただけでは電流増幅率即ち利得は余り大きな
ものにならない。また、コレクタ耐圧も大きくならな
い。
【０００４】このような用途には、バンドギャップの大
きな材料が望ましい。従来のシリコンバイポーラ半導体
に変わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、前低耐圧性、低耐圧環
境性の問題に対して根本的な解決にならない。
きな材料が望ましい。従来のシリコンバイポーラ半導体
に変わるものの一つとしてヘテロ接合トランジスタが考
えられており、例えば、特開昭６２−２１６３６４，特
開昭６２−２６５７７６２，特開昭６２−１６０７６
０，特開昭６２−１５９４６３などがある。これらは、
シリコンと、炭化シリコンなどとの間にできるヘテロ接
合を利用したトランジスタである。しかし、シリコンを
材料として用いていることから、前低耐圧性、低耐圧環
境性の問題に対して根本的な解決にならない。
【０００５】本発明は、前述の問題点に鑑み、既存の半
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
導体の限界を越え得る性能を持つ半導体装置を提案する
ものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、立方晶の炭化ケイ素を主成
分とし、所定の多数キャリアを有する第１の半導体層
と、立方晶の炭化ケイ素を主成分とし、第１の半導体層
とは反対極性の多数キャリアを有する第２の半導体層
と、六方晶の炭化ケイ素を主成分とし、第１の半導体層
と同極性の多数キャリアを有する第３の半導体層とを備
え、第１の半導体層をコレクタ領域に、第２の半導体層
をベース領域に、第３の半導体層をエミッタ領域に有す
ることを特徴とする。
に、本発明の半導体装置は、立方晶の炭化ケイ素を主成
分とし、所定の多数キャリアを有する第１の半導体層
と、立方晶の炭化ケイ素を主成分とし、第１の半導体層
とは反対極性の多数キャリアを有する第２の半導体層
と、六方晶の炭化ケイ素を主成分とし、第１の半導体層
と同極性の多数キャリアを有する第３の半導体層とを備
え、第１の半導体層をコレクタ領域に、第２の半導体層
をベース領域に、第３の半導体層をエミッタ領域に有す
ることを特徴とする。
【０００７】第１，第２，第３の半導体層は、立方晶の
炭化ケイ素を主成分とする基板上に順次形成されている
ことを特徴としても良い。
炭化ケイ素を主成分とする基板上に順次形成されている
ことを特徴としても良い。
【０００８】第３，第２，第１の半導体層は、六方晶の
炭化ケイ素を主成分とする基板上に順次形成されている
ことを特徴としても良い。
炭化ケイ素を主成分とする基板上に順次形成されている
ことを特徴としても良い。
【０００９】また、本発明の半導体装置の製造方法は、
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層と反対極性の多
数キャリアを有する第２の半導体層を第１の半導体層上
に形成する第２の工程と、炭化ケイ素を主成分とし、第
１の半導体層と同極性の多数キャリアを有する第３の半
導体層を第２の半導体層上に形成する第３の工程と、第
１の半導体層に接続するコレクタ電極、第２の半導体層
に接続するベース電極及び第３の半導体層に接続するエ
ミッタ電極を形成する第４の工程とを有することを特徴
とする。
基板上に、炭化ケイ素を主成分とし、所定の多数キャリ
アを有する第１の半導体層を形成する第１の工程と、炭
化ケイ素を主成分とし、第１の半導体層と反対極性の多
数キャリアを有する第２の半導体層を第１の半導体層上
に形成する第２の工程と、炭化ケイ素を主成分とし、第
１の半導体層と同極性の多数キャリアを有する第３の半
導体層を第２の半導体層上に形成する第３の工程と、第
１の半導体層に接続するコレクタ電極、第２の半導体層
に接続するベース電極及び第３の半導体層に接続するエ
ミッタ電極を形成する第４の工程とを有することを特徴
とする。
【００１０】第４の工程では、第１，第２，第３の半導
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
体層が、これらの層上のエミッタ電極、ベース電極及び
コレクタ電極を形成する部分の近傍を残して除去され、
第１，第２，第３の半導体層のうち残された層の側壁に
絶縁膜を形成し、残された層および絶縁膜を用いて自己
整合的にベース電極及びコレクタ電極を形成することを
特徴としても良い。
【００１１】
【作用】本発明の半導体装置では、六方晶の炭化ケイ
素，立方晶の炭化ケイ素を主成分としてエミッタ領域，
ベース領域，コレクタ領域が形成されている。特に、エ
ミッタ−ベース間には、六方晶の炭化ケイ素−立方晶の
炭化ケイ素のヘテロ接合が形成され、このヘテロ接合に
よるポテンシャル障壁によって少ないベース電流で大き
なコレクタ電流を得られる。即ち大きな電流増幅率を持
つ。これは六方晶，立方晶の炭化ケイ素によるものであ
るため、非常に高い温度においても良好に動作する。ま
た、コレクタのバンドギャップが大きいため、コレクタ
耐圧が高い。
素，立方晶の炭化ケイ素を主成分としてエミッタ領域，
ベース領域，コレクタ領域が形成されている。特に、エ
ミッタ−ベース間には、六方晶の炭化ケイ素−立方晶の
炭化ケイ素のヘテロ接合が形成され、このヘテロ接合に
よるポテンシャル障壁によって少ないベース電流で大き
なコレクタ電流を得られる。即ち大きな電流増幅率を持
つ。これは六方晶，立方晶の炭化ケイ素によるものであ
るため、非常に高い温度においても良好に動作する。ま
た、コレクタのバンドギャップが大きいため、コレクタ
耐圧が高い。
【００１２】また、本発明の半導体装置の製造方法によ
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
れば、第１，第２，第３の半導体層が順次基板上に形成
され、良好な動作をする上記半導体装置を製作すること
ができる。
【００１３】自己整合的にベース電極及びコレクタ電極
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
を形成する場合、ベース抵抗の低減、べース、コレクタ
容量低減により素子の高性能化が図れる。
【００１４】
【実施例】本発明の実施例を図面を参照して説明する。
図１には、立方晶のＳｉＣ（３Ｃ−ＳｉＣ又はβ−Ｓｉ
Ｃと呼ばれる）基板上に形成した場合の一実施例である
トランジスタの構造が示されている。このトランジスタ
は、ノンドープの立方晶のＳｉＣ基板１１１上に、立方
晶の結晶構造を持つｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ
層１５０，ｎ+ −ＳｉＣ層１４０と、六方晶（６Ｈ−Ｓ
ｉＣ又はα−ＳｉＣと呼ばれる）の結晶構造を持つｐ−
ＳｉＣ層１３２，ｐ+ −ＳｉＣ層１２２が順次形成さ
れ、ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、
ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、ｐ+ −
６ＨＳｉＣx Ｎ1-x 層１２２にはエミッタ電極２１０
が、それぞれ形成され電気的に接続された構造になって
いる。ここでは、立方晶と六方晶を区別するため、以
下、立方晶のＳｉＣを３ＣＳｉＣ、六方晶のＳｉＣを６
ＨＳｉＣと表す。
図１には、立方晶のＳｉＣ（３Ｃ−ＳｉＣ又はβ−Ｓｉ
Ｃと呼ばれる）基板上に形成した場合の一実施例である
トランジスタの構造が示されている。このトランジスタ
は、ノンドープの立方晶のＳｉＣ基板１１１上に、立方
晶の結晶構造を持つｐ+ −ＳｉＣ層１６０，ｐ−ＳｉＣ
層１５０，ｎ+ −ＳｉＣ層１４０と、六方晶（６Ｈ−Ｓ
ｉＣ又はα−ＳｉＣと呼ばれる）の結晶構造を持つｐ−
ＳｉＣ層１３２，ｐ+ −ＳｉＣ層１２２が順次形成さ
れ、ｐ+ −ＳｉＣ層１６０にはコレクタ電極２３０が、
ｎ+ −ＳｉＣ層１４０にはベース電極２２０が、ｐ+ −
６ＨＳｉＣx Ｎ1-x 層１２２にはエミッタ電極２１０
が、それぞれ形成され電気的に接続された構造になって
いる。ここでは、立方晶と六方晶を区別するため、以
下、立方晶のＳｉＣを３ＣＳｉＣ、六方晶のＳｉＣを６
ＨＳｉＣと表す。
【００１５】このトランジスタは、つぎに示す工程で製
作される。
作される。
【００１６】まず、３ＣＳｉＣ基板１１１上に、減圧Ｃ
ＶＤ法にて、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳｉ
Ｃ層１５０，ｎ+ −３ＣＳｉＣ層１４０を順に形成す
る。このとき、原料ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の
１：２の混合ガスを用い、また、Ｈ2 をキャリアガスと
し、圧力２００Ｐａ，セ氏９００〜１２００度の条件で
成長させた。ここで、ｎ+ −３ＣＳｉＣ層１４０を成長
させる際、原料ガスにＰＨ3 を混入させてＰドープす
る。また、ｐ−３ＣＳｉＣ層１５０，ｐ+ −３ＣＳｉＣ
層１６０を成長させる際、原料ガスにＢ2 Ｈ6 を混入さ
せてＢドープし、ｐ−３ＣＳｉＣ層１５０，ｐ+ −３Ｃ
ＳｉＣ層１６０を成長させる。この後、熱ＣＶＤ法に
て、ｐ−６ＨＳｉＣ層１３２，ｐ+ −６ＨＳｉＣ層１２
２を順に形成する。このとき、ｐ+ −３ＣＳｉＣ層１６
０，ｐ−３ＣＳｉＣ層１５０と同様にして成長させる。
ＶＤ法にて、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳｉ
Ｃ層１５０，ｎ+ −３ＣＳｉＣ層１４０を順に形成す
る。このとき、原料ガスにＣ3 Ｈ8 ／ＳｉＨＣｌ2 の
１：２の混合ガスを用い、また、Ｈ2 をキャリアガスと
し、圧力２００Ｐａ，セ氏９００〜１２００度の条件で
成長させた。ここで、ｎ+ −３ＣＳｉＣ層１４０を成長
させる際、原料ガスにＰＨ3 を混入させてＰドープす
る。また、ｐ−３ＣＳｉＣ層１５０，ｐ+ −３ＣＳｉＣ
層１６０を成長させる際、原料ガスにＢ2 Ｈ6 を混入さ
せてＢドープし、ｐ−３ＣＳｉＣ層１５０，ｐ+ −３Ｃ
ＳｉＣ層１６０を成長させる。この後、熱ＣＶＤ法に
て、ｐ−６ＨＳｉＣ層１３２，ｐ+ −６ＨＳｉＣ層１２
２を順に形成する。このとき、ｐ+ −３ＣＳｉＣ層１６
０，ｐ−３ＣＳｉＣ層１５０と同様にして成長させる。
【００１７】つぎに、エミッタ領域，ベース領域となる
部分を残すようにマスクをし、６ＨＳｉＣ層１２２，１
３２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢ
Ｅ（反応性イオンビームエッチング）にて、エッチング
する（図２（ｂ））。この後、６ＨＳｉＣx Ｎ1-x 層１
２２，１３２上のレジスト等をマスクとしてＲＩＥ（反
応性イオンエッチング）にて、ｐ−３ＣＳｉＣ層１５０
及びｎ+ −３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
部分を残すようにマスクをし、６ＨＳｉＣ層１２２，１
３２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢ
Ｅ（反応性イオンビームエッチング）にて、エッチング
する（図２（ｂ））。この後、６ＨＳｉＣx Ｎ1-x 層１
２２，１３２上のレジスト等をマスクとしてＲＩＥ（反
応性イオンエッチング）にて、ｐ−３ＣＳｉＣ層１５０
及びｎ+ −３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
【００１８】このトランジスタは、ｐ型６ＨＳｉＣとｎ
型３ＣＳｉＣによるヘテロ接合を有するＰＮＰトランジ
スタであり、エミッタ−ベース間には、ヘテロ接合とと
もにキャリア濃度の低いｐ−６ＨＳｉＣ層１３２が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−３Ｃ
ＳｉＣ層１５０が設けられている。このトランジスタ
は、ホールを多数キャリアとして動作がなされ、図３
（ａ）に示すようなバンドダイアグラムを有するものと
推定される。エミッタ領域のバンドギャップはおよそ
２．８８ｅＶ、ベース領域，コレクタ領域のバンドギャ
ップはおよそ２．２ｅＶで、エミッタ−ベース間は、約
０．６６ｅＶのバンドギャップ差がある。
型３ＣＳｉＣによるヘテロ接合を有するＰＮＰトランジ
スタであり、エミッタ−ベース間には、ヘテロ接合とと
もにキャリア濃度の低いｐ−６ＨＳｉＣ層１３２が、ま
た、コレクタ−ベース間のキャリア濃度の低いｐ−３Ｃ
ＳｉＣ層１５０が設けられている。このトランジスタ
は、ホールを多数キャリアとして動作がなされ、図３
（ａ）に示すようなバンドダイアグラムを有するものと
推定される。エミッタ領域のバンドギャップはおよそ
２．８８ｅＶ、ベース領域，コレクタ領域のバンドギャ
ップはおよそ２．２ｅＶで、エミッタ−ベース間は、約
０．６６ｅＶのバンドギャップ差がある。
【００１９】図３（ｂ）は、直流増幅させた状態のバン
ドダイアグラムである。この図において、ベース領域
（ｎ+ −３ＣＳｉＣ層１４０）の伝導帯の下端のエネル
ギーレベルより上の部分において電子がフェルミ−ディ
ラック分布し、価電子帯の上端のエネルギーレベル
ＥV1，ＥV2より上の部分においてホールがフェルミ−デ
ィラック分布して様子を示している。ここで、ホールに
ついては、下向きの方向が高いエネルギーである。この
図３（ｂ）を用いて直流増幅動作を説明するとつぎのよ
うになる。
ドダイアグラムである。この図において、ベース領域
（ｎ+ −３ＣＳｉＣ層１４０）の伝導帯の下端のエネル
ギーレベルより上の部分において電子がフェルミ−ディ
ラック分布し、価電子帯の上端のエネルギーレベル
ＥV1，ＥV2より上の部分においてホールがフェルミ−デ
ィラック分布して様子を示している。ここで、ホールに
ついては、下向きの方向が高いエネルギーである。この
図３（ｂ）を用いて直流増幅動作を説明するとつぎのよ
うになる。
【００２０】エミッタを正電圧、ベースを負電圧とする
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
順バイアスがかけられて、エミッタ領域に対しベース領
域が持ち上げられる。また、コレクタを負電圧とするバ
イアスによりコレクタ領域が持ち上げられる。ベースか
らは少数キャリアである電子が注入されるが、エミッタ
領域のポテンシャル障壁により、この障壁よりも高い僅
かな電子しかエミッタ領域に流れない。一方、ホールに
ついては、ヘテロ接合により価電子帯のポテンシャル障
壁が小さくなっており、また、バイアスによりポテンシ
ャル障壁がより小さくなる。そのため、エミッタ領域の
ホールの多くが、ベース領域を越えてコレクタ領域に流
れる。これにより、少ないベース電流で大きなコレクタ
電流が流れることになり、大きな電流増幅率が得られ
る。
【００２１】エミッタ領域，ベース領域，コレクタ領域
は大きなバンドギャップを持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。また、基板に熱伝導率が高く、比較的誘電
率の低い３ＣＳｉＣを使用していることから、放熱が良
好になる。これは、大電力，高周波で用いるのに大きな
利点となっている。
は大きなバンドギャップを持つため、高い温度において
も、若干バンドギャップは小さくなるが、上述の動作は
良好に保たれる。これに加えて、高いコレクタ電圧にお
いても動作をする。層厚などのパラメータを適切に保つ
ことなどによって現状のシリコントランジスタを越える
ものになる。また、基板に熱伝導率が高く、比較的誘電
率の低い３ＣＳｉＣを使用していることから、放熱が良
好になる。これは、大電力，高周波で用いるのに大きな
利点となっている。
【００２２】特に、このトランジスタは、ＳｉＣという
同一の物質を用いたヘテロ接合をもつトランジスタとな
っている。そのため、ほかのヘテロ接合トランジスタと
比較して余分な原材料を必要とせず、簡素な工程で製造
できる。また、ＰＮＰ型だけでなく、ＮＰＮ型も製作す
ることができる上、ドーパントの組成もコントロールで
きるため、様々な不純物プロファイルを持つトランジス
タとすることが可能である。これによって様々なようと
に応じた性能を持つトランジスタを提供することができ
る。
同一の物質を用いたヘテロ接合をもつトランジスタとな
っている。そのため、ほかのヘテロ接合トランジスタと
比較して余分な原材料を必要とせず、簡素な工程で製造
できる。また、ＰＮＰ型だけでなく、ＮＰＮ型も製作す
ることができる上、ドーパントの組成もコントロールで
きるため、様々な不純物プロファイルを持つトランジス
タとすることが可能である。これによって様々なようと
に応じた性能を持つトランジスタを提供することができ
る。
【００２３】図４は、前述のトランジスタを自己整合的
に製作した場合の構造を示したものである。
に製作した場合の構造を示したものである。
【００２４】このトランジスタは、６ＨＳｉＣ層１３
２，１２２の側壁に設けたＳｉ０2 の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
２，１２２の側壁に設けたＳｉ０2 の保護膜１７０によ
ってベース電極２２０を自己整合的に形成するとともに
この形成されたベース電極２２０上のＳｉ０2 の保護膜
１８０を使ってコレクタ領域のエッチング，コレクタ電
極２３０の形成を行ったものである。図５にはその製造
工程が示されている。
【００２５】前述の図２と同様に、３ＣＳｉＣ基板１１
１上に、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳｉＣ層
１５０，ｎ+ −３ＣＳｉＣ層１４０を順次形成する（図
５（ａ））。その後、エミッタ領域となる部分を残すよ
うにマスクをし、ｐ−６ＨＳｉＣ層１３２，ｐ+ −６Ｈ
ＳｉＣ層１２２を選択成長で形成し、保護膜１７０を形
成する（図５（ｂ））。次いで、ベース電極２２０，Ｓ
ｉ０2 の保護膜１８０を形成し、これをマスクとしてｎ
+ −３ＣＳｉＣ層１４０、ｐ−３ＣＳｉＣ層１５０，ｐ
+ −３ＣＳｉＣ層１６０，のエッチングを行う（図５
（ｃ））。そして、エミッタ電極２１０及びコレクタ電
極２３０を形成する（図５（ｄ））。
１上に、ｐ+ −３ＣＳｉＣ層１６０，ｐ−３ＣＳｉＣ層
１５０，ｎ+ −３ＣＳｉＣ層１４０を順次形成する（図
５（ａ））。その後、エミッタ領域となる部分を残すよ
うにマスクをし、ｐ−６ＨＳｉＣ層１３２，ｐ+ −６Ｈ
ＳｉＣ層１２２を選択成長で形成し、保護膜１７０を形
成する（図５（ｂ））。次いで、ベース電極２２０，Ｓ
ｉ０2 の保護膜１８０を形成し、これをマスクとしてｎ
+ −３ＣＳｉＣ層１４０、ｐ−３ＣＳｉＣ層１５０，ｐ
+ −３ＣＳｉＣ層１６０，のエッチングを行う（図５
（ｃ））。そして、エミッタ電極２１０及びコレクタ電
極２３０を形成する（図５（ｄ））。
【００２６】これによって、保護膜１７０，１８０など
をマスクとして、エッチングを行い、電極の形成を行っ
ているため、製造工程上フォトマスクが少なくて済む上
にレジストを塗布するなどのフォトリソグラフィによる
工程が簡素化される。また、マスクのアラインメントな
どによる誤差要因が少なくなり、より微細に製作するこ
とができるようになる。
をマスクとして、エッチングを行い、電極の形成を行っ
ているため、製造工程上フォトマスクが少なくて済む上
にレジストを塗布するなどのフォトリソグラフィによる
工程が簡素化される。また、マスクのアラインメントな
どによる誤差要因が少なくなり、より微細に製作するこ
とができるようになる。
【００２７】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００２８】例えば、ＳｉＣ基板について立方晶の結晶
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
【００２９】
【発明の効果】以上の通り本発明の半導体装置によれ
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、これらが
非常に高い温度においても保たれ、良好な動作を得るこ
とができる。
ば、コレクタのバンドギャップが大きいため、高い電圧
でも動作させることが可能になる。そのうえ、これらが
非常に高い温度においても保たれ、良好な動作を得るこ
とができる。
【００３０】また、本発明の半導体装置の製造方法によ
れば、良好な動作をする上記半導体装置を製作すること
ができる。
れば、良好な動作をする上記半導体装置を製作すること
ができる。
【００３１】自己整合的にベース電極及びコレクタ電極
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
を形成する場合、これらの配線などを形成するための工
程を簡略化することができる。
【図１】一実施例の構成図。
【図２】図１のトランジスタの製造工程図。
【図３】図１のトランジスタのバンドダイアグラム。
【図４】他の実施例の構成図。
【図５】図４のトランジスタの製造工程図。
１１１…ＳｉＣ基板，１２２…ｐ+ −６ＨＳｉＣ層，１
３２…ｐ−６ＨＳｉＣ層，１４０…ｎ+ −３ＣＳｉＣ
層，１５０…ｐ−３ＣＳｉＣ層，１６０…ｐ+ −３ＣＳ
ｉＣ層，１７０，１８０…保護層，２１０…エミッタ電
極，２２０…ベース電極，２３０…コレクタ電極。
３２…ｐ−６ＨＳｉＣ層，１４０…ｎ+ −３ＣＳｉＣ
層，１５０…ｐ−３ＣＳｉＣ層，１６０…ｐ+ −３ＣＳ
ｉＣ層，１７０，１８０…保護層，２１０…エミッタ電
極，２２０…ベース電極，２３０…コレクタ電極。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】つぎに、エミッタ領域，ベース領域となる
部分残すようにマスクをし、６ＨＳｉＣ層１２２，１３
２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢＥ
（反応性イオンビームエッチング）にて、エッチングす
る（図２（ｂ））。この後、６ＨＳｉＣ割愛する層１２
２，１３２上のレジスタ等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−３ＣＳｉＣ層１５０及
びｎ+ −３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
部分残すようにマスクをし、６ＨＳｉＣ層１２２，１３
２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢＥ
（反応性イオンビームエッチング）にて、エッチングす
る（図２（ｂ））。この後、６ＨＳｉＣ割愛する層１２
２，１３２上のレジスタ等をマスクとしてＲＩＥ（反応
性イオンエッチング）にて、ｐ−３ＣＳｉＣ層１５０及
びｎ+ −３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】例えば、ＳｉＣ基板について立方晶の結晶
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
また、立方晶のものでも、もちろんＳｉをさらに下に有
する構造、すなわちヘテロエピタキシャル成長したＳｉ
Ｃ／Ｓｉの基板を含む。 ─────────────────────────────────────────────────────
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
また、立方晶のものでも、もちろんＳｉをさらに下に有
する構造、すなわちヘテロエピタキシャル成長したＳｉ
Ｃ／Ｓｉの基板を含む。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】つぎに、エミッタ領域，ベース領域となる
部分を残すようにマスクをし、６ＨＳｉＣ層１２２，１
３２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢ
Ｅ（反応性イオンビームエッチング）にて、エッチング
する（図２（ｂ））。この後、６ＨＳｉＣ層１２２，１
３２上のレジスト等をマスクとしてＲＩＥ（反応性イオ
ンエッチング）にて、ｐ−３ＣＳｉＣ層１５０及びｎ+
−３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
部分を残すようにマスクをし、６ＨＳｉＣ層１２２，１
３２を「Ａｒ＋Ｎ2 Ｏ（２０％）」の混合ガスのＲＩＢ
Ｅ（反応性イオンビームエッチング）にて、エッチング
する（図２（ｂ））。この後、６ＨＳｉＣ層１２２，１
３２上のレジスト等をマスクとしてＲＩＥ（反応性イオ
ンエッチング）にて、ｐ−３ＣＳｉＣ層１５０及びｎ+
−３ＣＳｉＣ層１４０をエッチングする（図２
（ｃ））。このときの反応ガスには、ＣＦ4 ＋Ｏ2 （５
％）の混合ガスを用いる。そして、ＡｌＳｉのエミッタ
電極２１０，ＴａＳｉのベース電極２２０，Ｍｏ／Ａｕ
のコレクタ電極２３０を形成して配線する（図２
（ｄ））。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】例えば、ＳｉＣ基板について立方晶の結晶
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
また、立方晶のものでも、もちろんＳｉをさらに下に有
する構造、すなわちヘテロエピタキシャル成長したＳｉ
Ｃ／Ｓｉの基板を含む。
構造のものの場合を説明したが、六方晶の結晶構造のも
のでも良い。この場合、エミッタ領域（６ＨＳｉＣ層１
２２，１２２），ベース領域（３ＣＳｉＣ層１４０），
コレクタ領域（３ＣＳｉＣ層１５０，１６０）の順で形
成する。エミッタ領域が下層になって、ＥＣＬ（Emmite
r Coupled Logic ）を組んだ場合に配線しやすくなる。
また、立方晶のものでも、もちろんＳｉをさらに下に有
する構造、すなわちヘテロエピタキシャル成長したＳｉ
Ｃ／Ｓｉの基板を含む。
Claims (5)
- 【請求項１】 立方晶の炭化ケイ素を主成分とし、所定
の多数キャリアを有する第１の半導体層と、 立方晶の炭化ケイ素を主成分とし、前記第１の半導体層
とは反対極性の多数キャリアを有する第２の半導体層
と、 六方晶の炭化ケイ素を主成分とし、前記第１の半導体層
と同極性の多数キャリアを有する第３の半導体層とを備
え、 前記第１の半導体層をコレクタ領域に、前記第２の半導
体層をベース領域に、前記第３の半導体層をエミッタ領
域に有することを特徴とする半導体装置。 - 【請求項２】 前記第１，第２，第３の半導体層は、立
方晶の炭化ケイ素を主成分とする基板上に順次形成され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第３，第２，第１の半導体層は、六
方晶の炭化ケイ素を主成分とする基板上に順次形成され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 基板上に、炭化ケイ素を主成分とし、所
定の多数キャリアを有する第１の半導体層を形成する第
１の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層と反対極
性の多数キャリアを有する第２の半導体層を前記第１の
半導体層上に形成する第２の工程と、 炭化ケイ素を主成分とし、前記第１の半導体層と同極性
の多数キャリアを有する第３の半導体層を前記第２の半
導体層上に形成する第３の工程と、 前記第１の半導体層に接続するコレクタ電極、前記第２
の半導体層に接続するベース電極及び前記第３の半導体
層に接続するエミッタ電極を形成する第４の工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第４の工程では、前記第１，第２，
第３の半導体層が、これらの層上の前記エミッタ電極、
前記ベース電極及び前記コレクタ電極を形成する部分の
近傍を残して除去され、前記第１，第２，第３の半導体
層のうち残された層の側壁に絶縁膜を形成し、前記残さ
れた層および前記絶縁膜を用いて自己整合的に前記ベー
ス電極及び前記コレクタ電極を形成することを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726092A JPH05291277A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置及びその製造方法 |
| DE69319360T DE69319360T2 (de) | 1992-03-24 | 1993-03-23 | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| CA002092215A CA2092215A1 (en) | 1992-03-24 | 1993-03-23 | Semiconductor device |
| EP93104757A EP0562549B1 (en) | 1992-03-24 | 1993-03-23 | Heterojunction bipolar transistor containing silicon carbide |
| US08/280,805 US5536952A (en) | 1992-03-24 | 1994-07-26 | Heterojunction bipolar transistor |
| US08/417,781 US5624853A (en) | 1992-03-24 | 1995-04-06 | Method for forming heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8726092A JPH05291277A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291277A true JPH05291277A (ja) | 1993-11-05 |
Family
ID=13909808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8726092A Pending JPH05291277A (ja) | 1992-03-24 | 1992-04-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291277A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109287A (ja) * | 2004-10-08 | 2006-04-20 | Alps Electric Co Ltd | 弾性表面波素子及びその製造方法 |
| JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7638820B2 (en) | 2001-07-27 | 2009-12-29 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| WO2010024239A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | 接合型半導体装置およびその製造方法 |
-
1992
- 1992-04-08 JP JP8726092A patent/JPH05291277A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315050B2 (en) | 2001-05-28 | 2008-01-01 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7622398B2 (en) | 2001-05-28 | 2009-11-24 | Showa Denko K.K. | Semiconductor device, semiconductor layer and production method thereof |
| US7638820B2 (en) | 2001-07-27 | 2009-12-29 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| USRE42423E1 (en) | 2001-07-27 | 2011-06-07 | Fairchild Semiconductor Corporation | Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods |
| JP2006109287A (ja) * | 2004-10-08 | 2006-04-20 | Alps Electric Co Ltd | 弾性表面波素子及びその製造方法 |
| JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
| WO2010024239A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | 接合型半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945394A (en) | Bipolar junction transistor on silicon carbide | |
| EP1938384B1 (en) | Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same | |
| EP0562549B1 (en) | Heterojunction bipolar transistor containing silicon carbide | |
| US6329675B2 (en) | Self-aligned bipolar junction silicon carbide transistors | |
| US6218254B1 (en) | Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices | |
| McCarthy et al. | GaN HBT: toward an RF device | |
| EP0408252A2 (en) | Heterojunction bipolar transistor | |
| JPH077013A (ja) | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 | |
| Pankove et al. | High-temperature GaN/SiC heterojunction bipolar transistor with high gain | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JP5727475B2 (ja) | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 | |
| JPH05291277A (ja) | 半導体装置及びその製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05275441A (ja) | 半導体装置及びその製造方法 | |
| JPH05275440A (ja) | 半導体装置及びその製造方法 | |
| JPH05291278A (ja) | 半導体装置及びその製造方法 | |
| JPH0653230A (ja) | 半導体装置及びその製造方法 | |
| JP3156279B2 (ja) | 半導体装置の製造方法 | |
| JP2004079631A (ja) | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JP2006032582A (ja) | 保護ダイオード及びその製造方法、並びに化合物半導体装置 | |
| JPH0399439A (ja) | 半導体装置の製造方法 | |
| CA1312148C (en) | Metal-semiconductor field-effect transistor formed in silicon carbide |