KR100430834B1 - 쇼트키장벽정류기와그제조방법 - Google Patents

쇼트키장벽정류기와그제조방법 Download PDF

Info

Publication number
KR100430834B1
KR100430834B1 KR10-1998-0709077A KR19980709077A KR100430834B1 KR 100430834 B1 KR100430834 B1 KR 100430834B1 KR 19980709077 A KR19980709077 A KR 19980709077A KR 100430834 B1 KR100430834 B1 KR 100430834B1
Authority
KR
South Korea
Prior art keywords
drift region
region
schottky
rectifier
trench
Prior art date
Application number
KR10-1998-0709077A
Other languages
English (en)
Other versions
KR20000010929A (ko
Inventor
반트발 자이얀트 발리가
Original Assignee
노쓰 캐롤라이나 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노쓰 캐롤라이나 스테이트 유니버시티 filed Critical 노쓰 캐롤라이나 스테이트 유니버시티
Publication of KR20000010929A publication Critical patent/KR20000010929A/ko
Application granted granted Critical
Publication of KR100430834B1 publication Critical patent/KR100430834B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

쇼트키 정류기(10)는 MOS로 충진된 트렌치들과 반도체 기판면 위의 양극 전극 그리고 최적으로 비균일 도핑된 드리프트 영역(12d)을 포함하여 낮은 역바이어스 누설전류와 낮은 순방향 전압 강하를 가지면서 높은 블로킹전압 능력을 제공한다. 비균일하게 도핑된 드리프트 영역(12d)은 양극 전극(18)과 드리프트 영역(12d)사이에서 형성된 쇼트키 정류성 접합에서 멀어지는 방향으로 단조증가하는 제1도전형의 불순물 농도를 포함한다. 드리프트 영역에서 도핑 농도 프로파일은 쇼트키 정류성 접합에서 약 5×1016cm-3미만의 농도(예를 들면 1×1016cm-3)를, 그리고 드리프트 영역(12d)과 음극 영역(12c)사이의 접합에서는 약 10배를 초과하는 농도(예를 들면 3×1017cm-3)를 갖는 선형 또는 계단 경사 프로파일을 갖는 것이 바람직하다. MOS로 충진된 절연 영역(16, 예를 들면 SiO2)의 두께 또한 필드 크라우딩의 방지와 소자의 항복전압의 증가를 동시에 이루기 위해 약 1000Å을 초과한다. 비균일하게 도핑된 드리프트 영역(12d)은 음극 영역(12c)으로부터 에피탁셜 성장에 의해 바람직하게 형성되고 인-시튜 도핑된다.

Description

쇼트키 장벽 정류기와 그 제조방법
쇼트키 장벽 정류기(Schottky barrier rectifier)는 큰 순방향전류를 전달하고 100볼트에 이르는 역블로킹전압을 지원하기 위하여, 스위칭모드 전원공급기와 모터구동과 같은 다른 고속 전력 스위칭 응용분야에서 출력정류기로 광범위하게 사용된다. 또한 쇼트키 장벽 정류기는 도 1에서 설명된 것처럼 다른 광범위한 응용분야에도 적용될 수 있다. 당업자에게 잘 알려진 바와 같이 정류기는 순방향의 전류흐름에 대하여 낮은 저항을, 그리고 역방향의 전류흐름에 대하여는 매우 높은 저항을 보인다. 당업자에게 잘 알려진 바와 같이 쇼트키 장벽 정류기는 금속-반도체 접점면에서의 비선형 유니폴라 전류 전달의 결과로 정류작용을 한다.
압도적으로 우세한 유니폴라 전하 케리어가 금속/N-형 반도체 접합면을 가로질러 전달되는 데에는 기본적으로 4가지로 구별되는 과정이 있다. 이 4가지 과정은 (1) 금속/반도체 전위장벽을 넘어 반도체로부터 금속으로의 전자 전달(열전자방출;thermionic emission), (2) 장벽을 통과하는 전자의 양자역학적 터널링(전계방출;field emission), (3) 공간 전하(space-charge)영역에서의 재조합, 그리고 (4) 금속으로부터 반도체로의 정공주입이다. 또한 금속-반도체 인터페이스(interface)에서의 트랩(trap)의 존재로 인한 인터페이스전류뿐 아니라, 금속 접합 주변에서의 높은 전계에 의해 발생되는 에지(edge) 누설전류도 존재할 수 있다.
열전자방출(1)을 통한 전류흐름은 적당하게 도핑(doping)된 반도체 영역(예를 들면 도핑농도가 1×1016cm-3이하인 Si)을 갖고 적당한 온도(예를 들면 300K)에서 동작하는 쇼트키 전력정류기에 있어서 일반적으로 주된 과정이다. 또한 반도체 영역을 적당하게 도핑하면 일반적으로 금속과 반도체 사이에 비교적 넓은 전위장벽이 생기게 되어 터널링(2)에 의해 발생하는 전류의 비율을 제한할 수 있다. 공간전하 재결합 전류(3)는 P-N접합 다이오드에서 관측되는 것과 유사하며 일반적으로 매우 낮은 순방향 전류밀도에서만 중요하다. 마지막으로 소수 캐리어 주입(4)에 기인한 전류 전달은 일반적으로 순방향 전류밀도가 클 때에만 중요하다.
소비전력을 낮추고 에너지 효율을 높여야 할 필요성에 대응하여 근래 전원공급기의 전압이 계속 감소함에 따라, 순방향 바이어스 전류 밀도 레벨을 높게 유지하면서 전력 정류기에 걸리는 온-상태(on-state) 전압강하를 감소시키는 것이 보다 유리하게 된다. 당업자에게 잘 알려진 바와 같이, 온-상태 전압강하는 일반적으로 금속/반도체 접합에서의 순방향 전압강하, 그리고 반도체 영역과 음극 접합의 직렬저항에 좌우된다.
또한 전력소모를 줄이기 위해서는 일반적으로 역바이어스 누설전류를 최소화할 필요가 있다. 역바이어스 누설전류는 역바이어스 블로킹 모드로 동작 중 정류기에 흐르는 전류이다. 높은 역바이어스 블로킹 전압을 유지하고 역바이어스 누설전류를 최소화하기 위하여 정류기의 반도체 부분은 금속/반도체 인터페이스에서 역바이어스 전계가 과도해지지 않도록 보통 저농도로 도핑되고 비교적 두껍게 만들어진다. 또한 어떤 주어진 역바이어스 전압에 대하여 역바이스 누설전류의 크기는 금속과 반도체 영역사이의 쇼트키 장벽 높이(전위장벽)에 반비례한다. 그러므로, 소비전력을 낮추기 위하여는 순바이어스 전압강하와 역바이어스 누설전류 모두 최소화되어야 하며 역블로킹전압은 최대화되어야 한다.
불행하게도 쇼트키 장벽 정류기에서 순바이어스 전압강하와 역바이어스 누설전류간에는 트레이드오프(tradeoff)가 있기 때문에 양 특성을 동시에 최소화시키기는 일반적으로 어렵다. 일반적으로 쇼트키 장벽 높이가 감소함에 따라 순방향 전압강하는 감소하지만 역바이어스 누설전류는 증가한다. 역으로 장벽높이가 증가하면 순방향 전압강하는 증가하지만 누설전류는 감소한다. 반도체 영역에서의 도핑 레벨 또한 중요한 역할을 한다. 일반적으로 도핑 레벨이 증가할수록 순바이어스 전압강하는 감소하지만 역바이어스 항복(breakdown)전압은 충돌-전리화(impact-ionization) 때문에 감소된다.
그러므로 쇼트키 장벽 정류기를 설계할 때 소자에 기생하는 모든 특성을 동시에 최소화할 수 없기 때문에 장벽 높이와 반도체 도핑 레벨과 같은 설계 인자들은 특정한 응용분야의 요구조건을 충족하도록 선택되는 것이 일반적이다. 큰 듀티사이클(duty cycle)을 갖고 큰 전류에서 동작시킬 목적의 쇼트키 정류기에 대하여는 전형적으로 낮은 장벽 높이가 사용되는데, 여기에서는 순방향 전도가 우세할 때 전력이 손실된다. 보다 높은 주위온도 또는 높은 역 블로킹 능력이 요구되는 응용분야에 사용할 목적인 쇼트키 정류기에 대하여는 높은 장벽 높이가 전형적으로 사용된다.
금속/반도체 접합에 의하여 형성된 쇼트키 장벽의 높이는 금속 접합과 반도체 기판 사이의 일함수(work function) 전위차에 관련되어 있다. 금속 일함수와 쇼트키 장벽 높이와의 관계는 존 윌리 앤드 선즈(John Wiley & Sons) 출판사에서 1985년도에 출판한 에스.엠.쩨(S.M.Sze)가 지은 "반도체 소자, 물성과 기술(Semiconductor Devices, Physics and Technology)의 제5장 도 3(163쪽)에서 찾아볼 수 있다. 쇼트키 장벽 전력 정류기의 설계에 대한 상세하고 포괄적인 논의는 PWS출판사가 출판한 ISBN이 0-534-94098-6(1995)이고, 지은이는 비.제이.발리가(B.J.Baliga)인 "전력반도체소자(Power Semiconductor Devices)라는 제목의 책 내용 중 제4장에서 찾아볼 수 있으며, 상기 책의 개시 내용은 여기에서 참조로 통합된다. 특히 상기 발리가의 책 내용 중 4.1.2절과 4.1.3절은 상기 책의 도 4.5의 구조를 갖는 평행판(parallel-plane) 쇼트키 정류기에서 순방향 전도(forward conduction)와 역블로킹에 관련된 반도체 물성을 개시하고 있다. 식 4.7에서 개시된 바와 같이 순방향 전압강하는 드리프트 영역(drift region), 기판, 그리고 접합 저항(RD, RS, 그리고 RC) 및 쇼트기 장벽 높이(ψbn)의 함수인 포화전류(JS)뿐만 아니라 순방향 전류밀도(JF)에 좌우된다. 또한 쇼트키 정류기의최대 역바이어스 블로킹전압(즉 항복전압, BVPP)은 상기 발리가 책의 도 3.3의 구조를 갖는 일방 계단형(one-sided abrupt) 평행판 P-N접합 정류기(예를 들면 P+-N 또는 N+-P)의 그것과 이상적으로 같은 것으로 개시되어 있다. 항복전압(BVPP)은 아래의 수학식 1처럼 드리프트 영역의 도핑농도(ND)에 좌우된다.
[수학식 1]
상기 수학식 1은 앞에서 언급한 발리가 책의 식 4.11을 전재한 것이다. 도 2는 계단형(abrupt) 평행판 P-N접합 정류기의 드리프트 영역의 도핑농도(ND)에 대한 항복전압과 항복전압에서의 공핍층의 폭(WPP)을 비교한 것이다. 도 2는 앞에서 언급한 발리가 책의 도 3.4를 전재한 것이다.
그러나 현실적으로 전형적인 쇼트키 정류기의 실제 항복전압은 상기 수학식 1과 도 2에서 설명한 계단형 평행판 P-N접합 정류기의 항복전압의 약 1/3이다. 당업자에게 이해되어질 수 있듯이, 이론상 이상적인 평행판 값 미만으로 항복전압의 감소하는 것은 금속과 반도체 영역 사이에서 영상력에 의해 유기되는(image-force-induced) 전위장벽의 저하에 의해 부분적으로 일어나는데, 이것은 역바이어스 조건에서 발생한다.
쇼트키 장벽 정류기와 관련된 온-상태 전압강하와 역블로킹전압간의 트레이드오프를 최적화하기 위한 한 가지 시도는 접합장벽제어 쇼트키(Junction Barriercontrolled Schottky, 이하 "JBS"라 함)정류기이다. JBS 정류기는 반도체 기판면에 쇼트키 접점(contacts) 배열을 갖고 그 접점 아래에는 대응되는 반도체 채널 영역이 있는 쇼트키 정류기이다. 또한 JBS 정류기는 쇼트키 접점들 사이에 산재되어 있는 P-N 접합 그리드(grid)를 포함한다. 이 소자는 P-N 접합 그리드의 동작에 근거하여 "핀치(pinch)"정류기라고도 불린다. P-N 접합 그리드는 그리드에서 기판내로 확장하는 공핍층이 순방향 바이어스 전류에는 채널영역을 핀치오프(pinch-off)하지 않지만 역바이어스 누설전류에는 채널영역을 핀치오프하도록 설계된다.
당업자들에게 이해되어질 수 있듯이, 역 바이어스 조건의 P-N접합에서 형성된 공핍층은 쇼트키 장벽 접점 아래의 채널 영역으로 확산된다. 일반적으로 그리드의 크기와 P-형 영역의 도핑레벨은 역바이어스가 몇 볼트를 초과할 때 쇼트키 접점 배열 아래에서 분할되고 핀치오프를 일으킬 수 있도록 설계된다. 공핍층에 의한 채널의 핀치오프는 기판에서 전위장벽이 형성되도록 하여 더 증가된 역바이어스 전압이 공핍층에 의해 지탱될 수 있도록 설계된다. 그러므로 일단 임계(threshold) 역바이어스전압이 얻어지면 공핍층은 쇼트키 장벽 접점들을 역바이어스전압의 추가상승으로부터 보호한다. 일반적으로 이 보호(shield) 효과는 금속 접점과 반도체 기판간의 인터페이스에서 쇼트키 장벽 전위가 낮아지는 것을 방지하고 큰 역누설전류의 형성을 억제한다.
JBS 정류기의 설계와 동작은 앞에서 언급한 발리가 책의 제 4.3절과 특허권자가 발리가이고 제목이 "핀치정류기(Pinch Rectifier)인 미국특허 제 4,641,174호에 기술되어 있으며, 상기 책의 개시 내용은 여기에서 참조로 통합된다. 예를 들면, 본원에서 도 3으로 전재한 상기 특허의 도 6에서 알 수 있듯이 핀치정류기(200)의 구현은 금속층(230)과 기판(204)에 의해 형성된 다수의 쇼트키 정류 접점들(232), 그리고 영역들(204)과 기판(204)에 의해 형성된 P-N 접합 그리드로 이루어진다. 불행하게도 JBS 정류기는 순방향 전도에 전용되는 전체 쇼트키 접촉 영역의 감소로 인해 발생하는 전형적으로 비교적 큰 직렬 저항과 비교적 큰 온-상태 순방향 전압강하를 갖는다. 이 영역의 감소는 기판면에서 총 면적의 상당량을 점유하는 P-N 접합 그리드의 존재에 의해 필연적으로 발생한다. 게다가, 큰 순방향 전류는 큰 순방향 전압강하를 야기할 수 있고 소수 케리어 전도가 시작(즉 바이폴라)될 수 있는데, 이는 고속 스위칭에서 JBS 정류기의 성능을 제한한다. 마지막으로 JBS 정류기의 역블로킹전압이 등가의 드리프트 영역 도핑농도(ND)를 갖는 쇼트키 정류기의 역블로킹전압보다 다소 높을 수 있지만, 도 2에서 설명하고 있는 것처럼 평행판 P-N 접합에서 얻어지는 역블로킹 수용 레벨을 얻는 것은 일반적으로 불가능하다.
순방향 전압강하와 역블로킹전압간의 트레이드오프를 최적화하기 위한 또 다른 시도는 특허권자가 창(Chang) 등이고 제목이 "트렌치를 갖는 전력 정류기(Power Rectifier with trenches)인 미국특허 제 4,982,260호에 개시되어 있으며, 상기 책의 개시 내용은 여기에서 참조로 통합된다. 예를 들어, 본원에서 각각 도 4, 도 5로 전재한 도 10B, 도 14B에 나타난 것처럼 전형적인 P-i-N 정류기(P+-N--N+)는 N-형 반도체 기판면에 산재된 쇼트키 접점 배열(array)을 포함하도록 변형된다. 도 4에나타난 것처럼, 쇼트키 접점 영역들(550A-C)은 MOS 트렌치 영역들(522A-522F)에 의해 (P-i-N 정류기의) P+영역들(510A-D)과 분리된다. 도 5에서 나타낸 바와 같은 다른 실시예에서, 쇼트키 접점 영역(718A-E)들은 트렌치들(710A-F)의 아래에서 형성된 P+부분(720A-F)에 인접해서 산재된다. 당업자들에게 이해되어질 수 있듯이, 이러한 변형된 P-i-N 정류기는 또한 전형적으로 드리프트 영역(N-영역 506,706)에서 불필요하게 큰 직렬저항을 갖는다. 게다가, 비교적 적은 비율의 순방향-전도 영역만이 쇼트키 접점들에 전용되는데, 이는 평행 연결된 P+-N 접합보다 낮은 순방향 전압에서 턴온(turning on)됨으로써 순방향 바이어스 특성을 지배한다. 마지막으로 이러한 P-i-N 형 정류기는 순방향 누설전류가 쇼트키 정류기의 순방향 누설전류보다 실질적으로 작지만, JBS 정류기와 같이 계단형 평행판 P-N 접합과 관련된 역블로킹 수용 레벨을 얻지 못한다.
그러나 특허권자가 메로트라(Mehrotra)이고 발명자가 발리가이며 제목이 "MOS트렌치를 갖는 쇼트키 장벽 정류기(Schottky Barrier Rectifier with MOS trench)"인 미국특허 제 5,365,102호는, 이론상 이상적인 계단형 평행판 P-N 접합에서 얻을 수 있는 것보다 높은 항복전압을 갖는 쇼트키 장벽 정류기를 개시하고 있으며, 상기 책의 개시 내용은 여기에서 참조로 통합된다. TMBS 정류기라고 일컬어지는 상기 정류기의 한 실시예를 단면으로 표현한 것이 도 6으로서, Solid-State Elec., Vol.38, No.4, pp. 801-806 에 "트렌치 MOS 장벽 쇼트키(TMBS) 정류기:평행판 항복전압보다 높은 항복전압을 갖는 쇼트키 정류기(Trench MOS Barrier Schottky(TMBS) Rectifier:A Schottky Rectifier With Higher Than Parallel Plane Breakdown Voltage)"란 제목의 논문에 설명되어 있으며, 상기 책의 개시 내용은 여기에서 참조로 통합된다.
특히, 에피탁셜(epitaxial)/드리프트 영역의 메사형(mesa-shaped) 부분에 있는 다수 전하 케리어와 트렌치의 절연된 측벽 위의 금속간의 전하결합(charge coupling)의 발생 때문에 이론적으로 이상적인 것보다 나은 항복전압 특성이 얻어졌다. 이 전하결합으로 인하여 쇼트키 접점 아래에서 전계 프로파일(profile)이 재분포되어 균일한 1x1017cm-3의 드리프트 영역 도핑농도와 500Å의 산화막 두께(oxide thickness)에 대하여 약 25볼트의 항복전압을 얻었는데, 이는 이상적인 계단형 평행판 정류기의 9.5볼트의 항복전압과는 대조적인 것이다. 게다가 금속-반도체 접접에서의 피크(peak) 전계가 이상적인 정류기에 비하여 감소되기 때문에 역누설전류도 감소되었다.
도 7은 드리프트 영역의 도핑농도가 3x1016cm-3인 이상적인 평행판 정류기에 있어서 다양한 트렌치 깊이("d")에 대한 전계 프로파일의 재분포를 보여준다. 도 7은 앞에서 언급한 메로트라와 발리가 논문의 도 2를 전재한 것이다. 도 7에 보이듯이 트렌치 전극(electrode)과 메사 사이의 전하결합과 관련하여 최소한 두 개의 확연한 효과가 있다. 첫째 쇼트키 접점 중앙에서의 전계가 상당히 감소하고, 둘째 전계 프로파일의 피크가 금속-반도체 접점으로부터 드리프트 영역으로 이동한다. 쇼트키 접점 중앙에서의 전계 감소로 인해 쇼트키 장벽 높이의 저하가 감소됨에 따라 역누설전류가 상당히 감소하게 되고 전계의 피크가 쇼트키 접점에서 멀어짐에 따라 메사는 평행판 이론이 예측하는 것보다 높은 전압을 지지할 수 있다.
도 8은 6의 TMBS 정류기에서 항복전압과 트렌치 산화막 두께간의 관계를 도식적으로 설명하는 것인데, 이것은 앞에서 언급한 메로트라와 발리가 논문의 도 4(b)를 전재한 것이다. 도 8에 보듯이 산화막 두께가 750Å보다 커지면 항복전압이 상당히 감소된다. 산화막 두께를 증가시킬 때 항복전압이 감소하는 것은 트렌치 측벽들상의 양극 전극(anode electrode)과 드리프트 영역의 메사형 부분 사이에서의 감소된 전하결합에 기인한다고 할 수 있다. 또 도 9는 도 6의 TMBS 정류기에 있어서 항복전압과 트렌치 깊이와의 관계를 도식적으로 보인 것이며, 이것은 앞에서 언급한 메로트라와 발리가 논문의 도 3을 전재한 것이다. 도 9에 보듯이 트렌치 깊이가 2.5㎛보다 커져도 항복전압은 25볼트보다 커지도록 계속적인 증가를 일으키지는 않는다. 또한 특허권자가 코오즈(Cordes) 등인 미국특허 제 3,849,789호는 도 6과 그에 따른 설명에서, 다이오드의 에피탁셜층에서의 알짜 활성체 농도(net activator concentration)를 장벽의 한 면(face)에서의 최소값으로부터 다른 한 면에서의 최대값까지 다양한 프로파일을 따라 경사를 줌으로써 쇼트키 장벽 다이오드의 직렬저항을 줄일 수 있다고 밝히고 있다.
그러나 이러한 발전에도 불구하고, TMBS 정류기를 포함하여 앞에서 언급한 소자보다 작은 역누설전류를 갖고 더욱 높은 전압을 블로킹할 수 있는 더욱 효율적인 정류기에 대한 요구가 계속되고 있다.
본 발명은 정류기에 관한 것이며 특히 금속-반도체 정류기와 그 제조방법에 관한 것이다.
도 1은 소자의 정격전류와 소자의 블로킹 정격전압의 함수로써 전력 반도체 소자의 전형적인 응용분야를 설명한 것이다.
도 2는 평행판 계단형 실리콘 P-N 접합에 있어서 항복 전압과 공핍층 두께 그리고 도핑농도와의 관계를 도식적으로 설명한 것이다.
도 3은 미국특허 제 4,641,174의 도 6에 따른 종래기술인 핀치 정류기를 단면으로 도시한 것이다.
도 4는 미국특허 제 4,982,260의 도 10B에 따른 종래기술인 P-i-N 정류기를 단면으로 도시한 것이다.
도 5는 미국특허 제 4,982,260의 도 14B에 따른 종래기술인 P-i-N 정류기를 단면으로 도시한 것이다.
도 6은 종래기술에 의한 트렌치 MOS 장벽 쇼트키 정류기(TMBS)를 단면으로 도시한 것이다.
도 7은 이상적인 평행판 계단 P-N 접합과 도 6의 TMBS 정류기에 대한 전계 분포를 역바이어스 조건하에서 도시한 것이다.
도 8은 도 6의 TMBS 정류기에 있어서 항복전압과 트렌치 산화층 두께 사이의 관계를 도시한 것이다.
도 9는 도 6의 TMBS 정류기에 있어서 항복전압과 트렌치 깊이와의 관계를 도시한 것이다.
도 10a는 본 발명의 한 실시예에 의한 쇼트키 정류기를 단면으로 도시한 것이다.
도 10b는 도 10a의 쇼트키 정류기의 드리프트 영역과 음극 영역의 도핑농도를 거리의 함수로 도시한 것이다.
도 11은 도 10a의 쇼트키 정류기의 드리프트 영역의 전계 분포를 역바이어스 항복시작점에서 도시한 것이다.
도 12는 본 발명에 의한 쇼트키 정류기의 항복전압과 트렌치 산화층 두께와의 관계를 도시한 것이다.
도 13은 본 발명에 의한 쇼트키 정류기의 항복전압과 트렌치 깊이와의 관계를 도시한 것이다.
본 발명의 목적은 효율적인 정류기와 그 제조방법을 제공하는 데 있다.
또한 본 발명의 목적은 낮은 순방향 전압강하를 가지면서 높은 순방향 바이어스 전류밀도를 유지할 수 있는 정류기와 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 낮은 역누설전류를 가지면서 높은 역블로킹전압을 유지할 수 있는 정류기와 그 제조방법을 제공하는데 있다.
본 발명에 따른 상기의 그리고 다른 목적들, 특징 그리고 장점들은 절연물로 충진된 트렌치들과 반도체 기판면에서 상기 트렌치들상에 있는 하나의 양극 전극 그리고 상기 트렌치들내에 있는 최적으로 비균일하게 도핑된 드리프트 영역을 포함하여 낮은 역바이어스 누설전류와 낮은 순방향 전압강하를 가지면서 높은 블로킹전압 능력을 제공하는 쇼트키 정류기에 의하여 달성된다. 이러한 잇점을 얻기 위하여 드리프트 영역은 제1도전형 불순물들로 비균일하게 도핑되어 그 결과, 이 불순물들의 농도는 양극 전극과 드리프트 영역 사이에서 형성되는 쇼트키 정류성 접합으로부터 멀어지는 방향으로 단조증가하는 것이 바람직하다. 이 비균일 도핑은 바람직하게 보다 높은 농도로 도핑된 음극(cathode)영역상에서 드리프트 영역을 에피탁셜 성장시키는 동안 컴퓨터로 제어하는 인-시튜(in-situ) 도핑을 수행함으로써 얻어진다.
특히, 드리프트 영역에서 도핑농도의 프로파일은 바람직하게는 쇼트키 정류성 접합에서 약 5×1016cm-3미만의 농도(예를들면 1×1016cm-3), 그리고 드리프트 영역과 음극영역 사이의 접합에서 약 10배 이상의 농도(예를 들면 3×1017cm-3)를 갖는 선형 또는 계단 경사(step graded) 프로파일이다. 또한 도핑 프로파일과 농도는 정류기가 항복 시작점에서 역바이어스되었을 때 드리프트 영역의 전계 프로파일이 충분히 균일하고/하거나 쇼트키 정류성 접합에서 음극 영역으로의 방향으로 단조감소하도록 음의 기울기를 갖게 선택되는 것이 바람직하다. 트렌치 측벽의 절연 영역(예를 들면 SiO2)의 두께도 500Å에서 약 1000Å 이상 증가되어 전하 결합에 있어서 비록 약간의 손실이 발생할 수 있지만 필드 크라우딩(field crowding)의 방지와 소자의 항복전압의 증가를 동시에 얻을 수 있다.
이하 본 발명의 바람직한 실시예를 보여주는 첨부 도면을 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나 본 발명은 다른 형태로 구현될 수 있으므로 여기에서 보여주는 실시예에 한정되는 것으로 해석되어서는 안된다. 오히려 본 실시예는 이 명세서가 상세하고 완벽하게, 그리고 당업자에게 본 발명의 범위를 완전히 전달할 수 있도록 제공된다. 전체에 걸쳐서 같은 참조번호는 같은 구성요소를 지칭한다.
도 10a를 참조하면, 본 발명에 의한 쇼트키 장벽 정류기의 단면을 볼 수 있다. 정류기(10)는 제1면(12a)과 맞대고 있는 제2면(12b)을 갖는 전형적으로 N-형 의 제1도전형 반도체 기판(12)을 포함한다. 기판(12)은 제1면(12a)에 인접한 비교적 고농도로 도핑된 음극 영역(12c, N+로 표시됨)을 포함하는 것이 바람직하다. 도 10b에 도해된 것처럼 음극 영역(12c)은 농도가 약 1×1019cm-3로 균일한 제1도전형 불순물로 도핑된다. 제1도전형으로 최적의 비균일 도핑된 드리프트 영역(12d, N으로 표시됨)은 음극 영역(12c)에서 제2면(12b)으로 확장하는 것이 바람직하다. 도시된 것처럼, 드리프트 영역(12d)과 음극 영역(12c)은 제1면(12a) 반대편에서 확장하는 비정류성 N+/N 접합을 형성한다. 단면 폭이 "Wm"이고 반대되는 양 측면(14a와 14b)으로 경계가 정해지는 메사(14)는 드리프트 영역(12d)에서 바람직하게 형성된다. 메사(14)는 줄무늬, 사각, 원통형, 또는 다른 기하학적 모양이 될 수 있으며 제3차원(미도시)으로 확장한다. 당업자에게 이해되어질 수 있듯이, 메사(14)는 공지의 처리 기술을 이용하여 제3차원(미도시)으로 확장하는 인접한 줄무늬의 트렌치 쌍들을 에칭(etching)하여 드리프트 영역(12d)내에 형성할 수 있다. 그 대신, 고리모양(annular-shaped) 트렌치가 메사(14)의 경계를 정하기 위해 드리프트 영역(12d)에서 형성될 수도 있다. 그러나 횡단면에서 보았을 때 고리모양 트렌치의 안쪽 측벽은 인접한 트렌치의 반대되는 한 쌍의 측벽(14a와 14b)으로 나타나고 또한 그렇게 설명될 것이다.
절연 영역(16, 예를 들면 SiO2)은 메사의 마주보는 측면(14a와 14b)상에 또한 제공된다. 높은 항복전압을 보다 용이하게 얻고 필드 크라우딩을 막기 위하여 절연 영역(16)은 1000Å을 초과하는 두께, 더 바람직하게는 약 2000Å의 두께를 갖도록 형성된다. 또한 정류기는 절연 영역(16)과 제2면(12b)상의 양극 전극(18)을 포함한다. 양극 전극(18)은 메사(14)의 상부에서 드리프트 영역(12d)과 쇼트키 장벽 정류성 접합을 형성한다. 양극 전극과 메사 인터페이스에서 형성되는 쇼트키 장벽의 높이는 사용되는 전극 금속과 반도체(예를 들면 Si,Ge,GaAs,SiC)의 종류 그리고 메사(14)내 제1도전형의 도핑 농도의 크기와 프로파일에 좌우된다. 마지막으로 음극 전극(20)은 제1면(12a)에서 음극 영역(12c)에 인접하여 제공된다. 바람직하게 음극 전극(20)은 음극 영역(12c)과 저항성으로(ohmically) 접촉한다.
양극 전극(18)이 메사의 측면(14a와 14b) 반대쪽에 있는 절연 영역(16)상에서 형성되기 때문에, 전하결합은 쇼트키 정류성 접합이 역바이어스일 때 양극 전극(18)과 메사(14) 사이에서 발생한다. 앞에서 언급한 제목이 "트렌치 MOS 장벽 쇼트키(TMBS) 정류기"인 메로트라와 발리가의 논문에서 설명된 바와 같이, 절연 영역(16)의 두께와 메사(14)의 폭과 높이는 양극 전극(18)과 메사(14)간의 전하 결합정도와 역항복전압 능력을 지배하는 중요한 인자들 중의 하나이다. 예를 들어 메로트라와 발리가 논문에서 더욱 자세히 설명된 것처럼, 2.0㎛의 트렌치 깊이, 0.5㎛의 메사 폭, 그리고 1×1017cm-3의 균일한 메사/드리프트 영역 도핑농도를 갖는 종래의 TMBS 정류기에 대하여 500Å의 절연 영역 두께가 최적치로써 선택되었다. 이러한 인자값들을 이용하여 약 25볼트의 역항복전압이 얻어졌다.
그러나 훨씬 더 높은 약 60볼트의 역항복전압이 도 10a의 정류기로써 얻어질 수 있는데, 다른 무었보다 드리프트 영역(12d) 내의 제1도전형 불순물의 농도는 약 5×1016cm-3미만, 더 바람직하게는 약 2×1016cm-3미만에서 약 1×1017cm-3이상으로, 상기 제2면(12b)에서 음극 영역(12c) 방향(y-축방향)으로 단조증가할 수 있게, 드리프트 영역(12d)을 비균일하게 도핑하는 것에 의하여 달성된다. 이 방향은 제2면(12b), 그리고 양극 전극(18)과 메사(14)에 의해 형성된 쇼트키 정류성 접합에 직교한다. 특히 드리프트 영역(12d)내 제1도전형 불순물의 농도는 제2면(12b)에서 가장 바람직하게 약 1×1016cm-3이고 비정류성 접합에서 가장 바람직하게 약 3x1017cm-3이다. 도 10b에 설명된 것처럼, 드리프트 영역(12d)내 제1도전형 불순물 농도의 프로파일은 선형 경사 프로파일인 것이 바람직하지만, 계단, 곡선 또는 비슷하게 경사를 갖는 프로파일 또한 이용될 수 있다. 당업자에게 이해되어질 수 있듯이, 이러한 제1도전형 불순물 프로파일들은 음극 영역(12c)상에 드리프트 영역(12d)을 에피탁셜 성장시키면서, 성장시간의 함수로써 제1도전형 불순물의 농도를 변경하는 컴퓨터 제어 인-시튜 도핑을 시행함으로써 얻을 수 있다.
설명한 것처럼 최적 방식으로 드리프트 영역(12d)을 비균일하게 도핑하는 것 외에 메사(14)의 높이(또는 트렌치의 깊이)를 약 3.0㎛로, 절연 영역(16)의 두께를 500Å에서 약 1000Å이상, 가장 바람직하게는 약 2000Å으로 증가시키는 것 또한 역항복전압을 증가시키는 데 기여한다. 예를 들어 약 3.5㎛의 드리프트 영역 두께와 약 0.4㎛의 메사 폭을 갖는 도 10a의 정류기에 있어서 역항복전압은 약 60볼트였다. 이 60볼트의 항복전압 레벨은 앞에서 언급한 메로트라와 발리가 논문에서 설명한 소자의 항복전압 레벨보다 2배 이상 크다. 역항복전압이 60볼트로 증가하게 된 것은 항복 시작시에 메사(14)의 중앙에서 충분히 균일한 수직 전계 프로파일을 얻게된 것에 부분적으로 기인한다고 할 수 있다.
메사(14) 중앙에서의 전계 프로파일과 제2면(12b)으로부터의 거리간의 관계는 도 11에 가장 잘 도시되어 있다. 도시된 것처럼, 전계분포는 TMBS 정류기에 대한 도 7의 프로파일들에 비하여 실질적으로 균일하다. 그러나 편평한 기울기와 음의 기울기가 존재하여 전계 힘의 실제 프로파일은 제2면(12b)으로부터 음극 영역(12c)방향으로인 직교하는 방향으로 단조감소하고 있다. 게다가, 하나는 쇼트키 접합에서 그리고 다른 하나는 그 곳으로부터 2.0㎛의 트렌치 깊이와 같은 거리만큼 떨어진 곳에서의 두 개의 피크 전계값을 보이는 도 7의 전계 프로파일과는 대조적으로, 도 11의 전계 프로파일은 제2면(12b)에서 하나의 피크를 갖는다. 그리고, 메사(14)의 중앙이며 제2면(12b)에서 1.5㎛(즉 트렌치 깊이의 절반) 떨어진 점 "A"에서의 전계는 피크 전계의 약 1/2보다 크고, 더 바람직하게 피크 전계의 약80%보다 크다. 메사(14)의 수직 중앙에서 이렇게 실질적으로 균일한 전계는 높은 역항복전압을 얻는 데 일조한다. 이 바람직한 전계 프로파일은 또한 비균일한 드리프트 영역 도핑 농도와 증가된 절연 영역 두께의 결과이다.
도 12를 참조하면, 본 발명에 의한 쇼트키 정류기에 있어서 항복전압과 트렌치 산화층(oxide) 두께의 관계가 도시되어 있다. 특히 항복전압은 최소한 2200Å까지 산화층 두께와 함께 단조증가하는 것으로 나타나는데, 이는 도 8의 프로파일에 의해 개시되거나 제안된 것이 아니다. 도 12는 제2면(12b)에서 1x1016cm-3그리고 드리프트 영역(12d)과 음극 영역(12c)에 의해 형성되는 비정류성 접합에서 3x1017cm-3의 제한치를 갖는 도 10b에 부합하는 도핑 프로파일을 갖는 쇼트키 정류기에 대하여 얻어졌다. 메사 폭과 셀 피치(pitch)는 또한 각각 0.5㎛와 1㎛이고 트렌치 폭과 드리프트 영역(12d)의 두께는 각각 3㎛와 4㎛이었다. 본 발명에 의한 쇼트키 정류기의 항복전압과 트렌치 깊이간의 관계는 도 13에 도시되어 있다. 도 9와는 대조적으로, 항복전압이 최소한 5.0㎛까지의 깊이에 대하여 트렌치 깊이의 함수로써 거의 직선적으로 증가하는 것을 보여준다. 특히 약 100볼트의 항복 전압은 5.0㎛의 트렌치 깊이로 얻어질 수 있다.
도면과 명세서에서, 본 발명의 전형적이면서 바람직한 실시예를 설명하였고, 비록 특정한 용어가 채택되고 있지만, 단지 포괄적이고 기술적인 의미로만 사용될 뿐이지 한정할 용도로 사용되지는 않았으며, 발명의 범위는 다음 청구의 범위에서 공표한다.

Claims (13)

  1. 제1면(12a)과 상기 제1면(12a)의 반대쪽에서 확장하는 제2면(12b)을 갖는 반도체 기판(12);
    상기 제1면(12a)에 인접하고 상기 반도체 기판(12)내 제1도전형의 음극 영역(12c);
    상기 음극 영역(12c)과 상기 제2면(12b) 사이에서 확장하고 상기 제2면(12b)에서 5×1016cm-3미만의 제1레벨로부터 상기 음극 영역(12c)과의 비정류성 접합에서 상기 제1레벨의 약 10배를 초과하는 제2레벨로 단조증가하는 제1도전형의 불순물 농도를 갖는 상기 반도체 기판(12)내 제1도전형의 드리프트 영역(12d);
    상기 음극 영역(12c)에 접촉하는 음극 전극(20);
    상기 제2면(12b)에서 상기 반도체 기판(12)내에 있으며 상기 드리프트 영역(12d)에 인접해서 확장하는 바닥면과 측면을 갖는 제1트렌치;
    상기 측면에서 약 1000Å을 초과하는 두께를 갖는 절연 영역(16); 및
    상기 제2면(12b)과 상기 절연 영역(16)상에 있으며 상기 제2면(12b)에서 상기 드리프트 영역(12d)과 쇼트키 정류성 접합을 형성하는 양극 전극(18)을 포함하는 것을 특징으로 하는 쇼트키 정류기.
  2. 제1항에 있어서,
    상기 드리프트 영역(12d)내 제1도젼형의 불순물 농도 프로파일이 선형 경사프로파일인 쇼트키 정류기.
  3. 제1항에 있어서,
    상기 드리프트 영역(12d)내 제1도전형의 불순물 농도가 상기 제2면(12b)에서 약 2×1016cm-3미만인 쇼트키 정류기.
  4. 제2항에 있어서,
    상기 드리프트 영역(12d)내 제1도전형 종류의 불순물 농도 분포가 상기 제2면(12b)에서 약 2×1016cm-3미만인 쇼트키 정류기.
  5. 제4항에 있어서,
    상기 제2면(12b), 그리고 상기 드리프트 영역(12d)과 상기 음극 영역(12c)간의 비정류성 접합 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 두께가 최소한 약 3.5㎛인 쇼트키 정류기.
  6. 제5항에 있어서,
    상기 제1트렌치의 깊이가 최소한 약 3.0㎛인 쇼트키 정류기.
  7. 제6항에 있어서,
    상기 제2면(12b)에서 상기 반도체 기판(12)내의 제2트렌치를 더 포함하고, 상기 제2트렌치는 상기 드리프트 영역(12d)에 인접해서 확장하는 바닥면과 측면을 가지며 상기 제1, 제2트렌치 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 폭이 약 0.5㎛ 미만인 쇼트키 정류기.
  8. 제1항에 있어서,
    상기 제2면(12b), 그리고 상기 드리프트 영역(12d)과 상기 음극 영역(12c)간의 비정류성 접합 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 두께가 최소한 3.5㎛인 쇼트키 정류기.
  9. 제8항에 있어서,
    상기 제1트렌치의 깊이가 최소한 약 3.0㎛인 쇼트키 정류기.
  10. 제9항에 있어서,
    상기 제2면(12b)에서 상기 반도체 기판(12)내 제2트렌치를 더 포함하고, 상기 제2트렌치는 상기 드리프트 영역(12d)에 인접해서 확장하는 바닥면과 측면을 가지며 상기 제1, 제2트렌치 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 폭이 약 0.5㎛ 미만인 쇼트키 정류기.
  11. 제2항에 있어서,
    상기 제2면(12b), 그리고 상기 드리프트 영역(12d)과 상기 음극 영역(12c)간의 비정류성 접합 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 두께가 최소한 약 3.5㎛인 쇼트키 정류기.
  12. 제11항에 있어서,
    상기 제1트렌치의 깊이가 최소한 약 3.0㎛인 쇼트키 정류기.
  13. 제12항에 있어서,
    상기 제2면(12b)에서 상기 반도체 기판(12)내 제2트렌치를 더 포함하고, 상기 제2트렌치는 상기 드리프트 영역(12d)에 인접해서 확장하는 바닥면과 측면을 가지며 상기 제1, 제2트렌치 사이에서 측정하였을 때 상기 드리프트 영역(12d)의 폭이 약 0.5㎛ 미만인 쇼트키 정류기.
KR10-1998-0709077A 1996-05-13 1997-05-09 쇼트키장벽정류기와그제조방법 KR100430834B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/645,231 1996-05-13
US08/645,231 US5612567A (en) 1996-05-13 1996-05-13 Schottky barrier rectifiers and methods of forming same

Publications (2)

Publication Number Publication Date
KR20000010929A KR20000010929A (ko) 2000-02-25
KR100430834B1 true KR100430834B1 (ko) 2004-08-30

Family

ID=24588179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0709077A KR100430834B1 (ko) 1996-05-13 1997-05-09 쇼트키장벽정류기와그제조방법

Country Status (8)

Country Link
US (1) US5612567A (ko)
EP (1) EP0902981B1 (ko)
JP (1) JP4104170B2 (ko)
KR (1) KR100430834B1 (ko)
AT (1) ATE226760T1 (ko)
AU (1) AU2937497A (ko)
DE (1) DE69716597T2 (ko)
WO (1) WO1997043789A1 (ko)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US7067406B2 (en) * 1997-03-31 2006-06-27 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
FR2764117B1 (fr) * 1997-05-30 1999-08-13 Sgs Thomson Microelectronics Contact sur une region de type p
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6362495B1 (en) 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
DE19819590C1 (de) * 1998-04-30 1999-06-24 Siemens Ag MOS-Leistungstransistor
US6303969B1 (en) * 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
GB0002235D0 (en) 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6420768B1 (en) 2000-12-15 2002-07-16 General Semiconductor, Inc. Trench schottky barrier rectifier and method of making the same
US6462393B2 (en) 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
JP2002334997A (ja) * 2001-05-08 2002-11-22 Shindengen Electric Mfg Co Ltd Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
SE0101848D0 (sv) * 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
GB0120595D0 (en) * 2001-08-24 2001-10-17 Koninkl Philips Electronics Nv A semiconductor rectifier
US6642738B2 (en) 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
GB0129450D0 (en) * 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
US6882053B1 (en) * 2001-12-28 2005-04-19 Micrel, Inc. Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same
US6894393B1 (en) 2001-12-28 2005-05-17 Micrel, Inc. Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
GB0312512D0 (en) 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
GB0327793D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench mosfet
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
DE102004053760A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) * 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2006339508A (ja) * 2005-06-03 2006-12-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2006352006A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP4715324B2 (ja) * 2005-06-20 2011-07-06 住友電気工業株式会社 整流素子
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
CN101361194B (zh) * 2005-12-27 2010-12-22 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
TWI416695B (zh) * 2005-12-27 2013-11-21 Power Integrations Inc 用於快速回復整流器結構之裝置及方法
US7488673B2 (en) * 2006-02-24 2009-02-10 International Rectifier Corporation Trench MOS Schottky barrier rectifier with high k gate dielectric and reduced mask process for the manufacture thereof
US7856597B2 (en) * 2006-06-01 2010-12-21 Sap Ag Adding tag name to collection
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US7769066B2 (en) 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
US7834367B2 (en) 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
US8101995B2 (en) * 2007-02-08 2012-01-24 International Rectifier Corporation Integrated MOSFET and Schottky device
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9012937B2 (en) * 2007-10-10 2015-04-21 Cree, Inc. Multiple conversion material light emitting diode package and method of fabricating same
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
IT1394649B1 (it) * 2009-06-01 2012-07-05 St Microelectronics Srl Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) * 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
US8310845B2 (en) * 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
CN101882617B (zh) * 2010-06-12 2011-11-30 中国科学院上海微系统与信息技术研究所 肖特基二极管、半导体存储器及其制造工艺
TWM403749U (en) * 2010-12-17 2011-05-11 Taiwan Semiconductor Co Ltd Schottky diode structure
JP2011142355A (ja) * 2011-04-21 2011-07-21 Sumitomo Electric Ind Ltd 整流素子
US9331065B2 (en) 2011-05-17 2016-05-03 Semiconductor Components Industries, Llc Semiconductor diode and method of manufacture
US8502336B2 (en) 2011-05-17 2013-08-06 Semiconductor Components Industries, Llc Semiconductor diode and method of manufacture
CN103534810B (zh) * 2011-05-18 2017-05-17 罗姆股份有限公司 半导体装置及其制造方法
JP2011166181A (ja) * 2011-05-31 2011-08-25 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
TWI521719B (zh) 2012-06-27 2016-02-11 財團法人工業技術研究院 雙凹溝槽式蕭基能障元件
CN103531617B (zh) * 2012-07-02 2017-09-08 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
TWI521693B (zh) 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
JP5922014B2 (ja) * 2012-12-27 2016-05-24 新電元工業株式会社 トレンチショットキバリアダイオード及びその製造方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
US9716151B2 (en) 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
EP2858117A1 (en) 2013-10-02 2015-04-08 Nxp B.V. Semiconductor device and method of manufacturing
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US9263598B2 (en) 2014-02-14 2016-02-16 Semiconductor Components Industries, Llc Schottky device and method of manufacture
CN103956389B (zh) * 2014-04-14 2017-07-11 绍兴米来电子科技有限公司 一种阶梯式沟槽mos肖特基二极管器件
CN104183653B (zh) * 2014-06-19 2017-04-12 立锜科技股份有限公司 接面位障萧特基二极管
KR101669987B1 (ko) * 2014-12-03 2016-10-27 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
EP3032586A1 (en) 2014-12-10 2016-06-15 Nxp B.V. Semiconductor arrangement comprising a trench and method of manufacturing the same
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
TWI560890B (en) * 2015-04-24 2016-12-01 Univ Nat Central Diode device and method for forming the same
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN106784023B (zh) * 2016-12-27 2019-09-20 杭州易正科技有限公司 一种结势垒肖特基二极管
CN109390233A (zh) * 2017-08-08 2019-02-26 天津环鑫科技发展有限公司 一种沟槽式肖特基的制造方法
CN107910380A (zh) * 2017-12-07 2018-04-13 中芯集成电路（宁波）有限公司 肖特基二极管及其形成方法、半导体器件
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
DE112018007055B4 (de) * 2018-02-09 2024-02-01 Mitsubishi Electric Corporation Leistungshalbleitereinheit
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
CN112424950A (zh) * 2018-07-12 2021-02-26 株式会社Flosfia 半导体装置
CN111081754A (zh) * 2018-10-19 2020-04-28 宁波比亚迪半导体有限公司 沟槽型mos结构肖特基二极管及其制备方法
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN111627821B (zh) * 2020-06-05 2023-09-12 温州大学 多层二碲化钼场效应晶体管的电子-空穴可逆掺杂方法
CN113066856A (zh) * 2021-04-27 2021-07-02 厦门吉顺芯微电子有限公司 具有双层外延结构的Trench MOS肖特基整流器件及制造方法
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849789A (en) * 1972-11-01 1974-11-19 Gen Electric Schottky barrier diodes
US4641174A (en) * 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JPH07263717A (ja) * 1994-03-23 1995-10-13 Nippon Telegr & Teleph Corp <Ntt> 整流素子およびその製造方法

Also Published As

Publication number Publication date
DE69716597T2 (de) 2003-06-26
EP0902981B1 (en) 2002-10-23
US5612567A (en) 1997-03-18
EP0902981A1 (en) 1999-03-24
WO1997043789A1 (en) 1997-11-20
AU2937497A (en) 1997-12-05
JP4104170B2 (ja) 2008-06-18
JP2000512075A (ja) 2000-09-12
DE69716597D1 (de) 2002-11-28
ATE226760T1 (de) 2002-11-15
KR20000010929A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100430834B1 (ko) 쇼트키장벽정류기와그제조방법
EP0707744B1 (en) Schottky barrier rectifier with mos trench
AU2007248544B2 (en) Semiconductor device with surge current protection and method of making the same
US6191447B1 (en) Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US5241195A (en) Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US7541660B2 (en) Power semiconductor device
US9318623B2 (en) Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US8330244B2 (en) Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
US9466674B2 (en) Semiconductor devices with non-implanted barrier regions and methods of fabricating same
US20110215338A1 (en) Semiconductor devices with heterojunction barrier regions and methods of fabricating same
KR20130093126A (ko) 개선된 쇼트키 정류기
US6674152B2 (en) Bipolar diode
JP4119148B2 (ja) ダイオード
JP3456065B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee