JP2002334997A - Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法 - Google Patents
Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法Info
- Publication number
- JP2002334997A JP2002334997A JP2001137538A JP2001137538A JP2002334997A JP 2002334997 A JP2002334997 A JP 2002334997A JP 2001137538 A JP2001137538 A JP 2001137538A JP 2001137538 A JP2001137538 A JP 2001137538A JP 2002334997 A JP2002334997 A JP 2002334997A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- semiconductor layer
- impurity concentration
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】MOSトレンチを有するショットキー障壁整流装
置において、傾斜ドーピング技術をもちいないで、60V
以上の耐圧と低いVFの両立を実現する 【構成】MOSトレンチを有するショットキー障壁整流装
置において、酸化膜の厚みを4000Å以上、メサ幅を3μm
以下、エピタキシャルの不純物の濃度を5×1015cm-3 以
上とする。トレンチエッチをおこなった後、等方性エッ
チングをおこない、厚みの均一な熱酸化膜を形成する。
CVDポリシリコンをトレンチ内部に埋め、側壁酸化膜の
上に残し、その上にショットキメタルを堆積する。エピ
タキシャル成長ガスとしてモノシランをもちい、低温
（９００℃〜１０００℃）の下でエピタキシャル層を成
長させる。
置において、傾斜ドーピング技術をもちいないで、60V
以上の耐圧と低いVFの両立を実現する 【構成】MOSトレンチを有するショットキー障壁整流装
置において、酸化膜の厚みを4000Å以上、メサ幅を3μm
以下、エピタキシャルの不純物の濃度を5×1015cm-3 以
上とする。トレンチエッチをおこなった後、等方性エッ
チングをおこない、厚みの均一な熱酸化膜を形成する。
CVDポリシリコンをトレンチ内部に埋め、側壁酸化膜の
上に残し、その上にショットキメタルを堆積する。エピ
タキシャル成長ガスとしてモノシランをもちい、低温
（９００℃〜１０００℃）の下でエピタキシャル層を成
長させる。
Description
【０００１】
【産業上の利用分野】ショットキー障壁整流装置の構造
並びに製造方法に関するものである。
並びに製造方法に関するものである。
【０００２】
【従来の技術】従来、ショットキー障壁整流装置は順方
向電圧を低減するためにトレンチ技術を応用した構造が
種々考えられ、代表例として「MOSトレンチを有するシ
ョットキー障壁整流装置」と題された、メーロトラの特
許第2911605 号に開示されているショットキー障壁整流
装置がある。図１０はこの構造図で１はショットキー金
属、２は低濃度半導体層、８は酸化膜である。
向電圧を低減するためにトレンチ技術を応用した構造が
種々考えられ、代表例として「MOSトレンチを有するシ
ョットキー障壁整流装置」と題された、メーロトラの特
許第2911605 号に開示されているショットキー障壁整流
装置がある。図１０はこの構造図で１はショットキー金
属、２は低濃度半導体層、８は酸化膜である。
【０００３】トレンチMOSゲートの側壁から空乏層が延
び、チャネルをピンチオフする。その結果、ダイオード
表面の電界強度分布を緩和して耐圧を高める事ができる
ので、不純物濃度を高めてチャネル部の抵抗を減少する
事ができ、従来に比べて順方向電圧を低減する事ができ
る。しかし、従来の技術によって本装置を設計・製造す
る場合、次の（イ）−（ハ）に挙げる欠点があった。
び、チャネルをピンチオフする。その結果、ダイオード
表面の電界強度分布を緩和して耐圧を高める事ができる
ので、不純物濃度を高めてチャネル部の抵抗を減少する
事ができ、従来に比べて順方向電圧を低減する事ができ
る。しかし、従来の技術によって本装置を設計・製造す
る場合、次の（イ）−（ハ）に挙げる欠点があった。
【０００４】（イ）従来の技術では酸化膜の厚みは約10
00Å程度であった。このように薄い酸化膜の場合、耐圧
はせいぜい30V程度しか得られない。より耐圧を高くす
る為には、エピタキシャル層の不純物濃度を、表面で低
く、基板近くで高くし、一定の傾斜をつける必要があ
る。しかし、本方法は、コスト・再現性の点で問題があ
る。 （ロ）従来の技術では、トレンチを形成した後、図７
（ｂ）に示すようにトレンチの底に角を残し酸化膜を形
成していた。しかし、角の部分の酸化膜は部分的に薄く
なるので、電界が集中し、耐圧はこの部分の酸化膜厚に
よって制限されていた。 （ハ）従来は、トレンチ内部に蒸着によってゲート電極
を形成していた。耐圧を高めるためには、トレンチを深
くする必要がある。この上にショットキメタルを蒸着し
ても、被覆性が良くないために、トレンチの底までメタ
ルが到達しない。また、メタルの種類によっては酸化膜
との密着性が悪く、メタルが剥離し、実用化できなかっ
た。 （ニ）エピタキシャルウェーハにおいて、基板の添加不
純物原子としてひ素をもちいるが、ひ素はエピタキシャ
ル成長の過程でエピに取り込まれやすく、基板に近いと
ころに不純物濃度の高い領域（４）が生じる。この領域
は、素子の耐圧の低下の原因となる。ひ素以外の不純物
原子、一例としてアンチモンをもちいれば、上記のよう
な問題は生じない。しかし、アンチモン基板はひ素基板
に比べ比抵抗が高く、順方向電圧が大きくなる。
00Å程度であった。このように薄い酸化膜の場合、耐圧
はせいぜい30V程度しか得られない。より耐圧を高くす
る為には、エピタキシャル層の不純物濃度を、表面で低
く、基板近くで高くし、一定の傾斜をつける必要があ
る。しかし、本方法は、コスト・再現性の点で問題があ
る。 （ロ）従来の技術では、トレンチを形成した後、図７
（ｂ）に示すようにトレンチの底に角を残し酸化膜を形
成していた。しかし、角の部分の酸化膜は部分的に薄く
なるので、電界が集中し、耐圧はこの部分の酸化膜厚に
よって制限されていた。 （ハ）従来は、トレンチ内部に蒸着によってゲート電極
を形成していた。耐圧を高めるためには、トレンチを深
くする必要がある。この上にショットキメタルを蒸着し
ても、被覆性が良くないために、トレンチの底までメタ
ルが到達しない。また、メタルの種類によっては酸化膜
との密着性が悪く、メタルが剥離し、実用化できなかっ
た。 （ニ）エピタキシャルウェーハにおいて、基板の添加不
純物原子としてひ素をもちいるが、ひ素はエピタキシャ
ル成長の過程でエピに取り込まれやすく、基板に近いと
ころに不純物濃度の高い領域（４）が生じる。この領域
は、素子の耐圧の低下の原因となる。ひ素以外の不純物
原子、一例としてアンチモンをもちいれば、上記のよう
な問題は生じない。しかし、アンチモン基板はひ素基板
に比べ比抵抗が高く、順方向電圧が大きくなる。
【０００５】
【発明が解決しようとする課題】本発明は以下の（イ）
−（ニ）の課題を解決したショットキー障壁整流装置及
びその製造方法を提供する。 （イ）耐圧が低く３０V程度までしか得られない。耐圧
をより高めるためには、エピタキシャル層の不純物濃度
分布に傾斜を設ける必要があるが、コストと再現性の点
で問題がある。 （ロ）酸化後、トレンチ底の酸化膜が薄くなるため、耐
圧を余り高くすることができない。 （ハ）酸化膜にショットキメタルを堆積すると、トレン
チ内部の底までメタルが被覆されない、また、メタルの
種類によっては、酸化膜とショットキメタルとの密着性
が悪く、剥離等の問題が生じる。 （ニ）ひ素をドープした基板にエピタキシャル成長した
ウェーハをもちいると、エピタキシャル層の濃度が不安
定でばらつきやすく、耐圧を余り高くすることができな
い。
−（ニ）の課題を解決したショットキー障壁整流装置及
びその製造方法を提供する。 （イ）耐圧が低く３０V程度までしか得られない。耐圧
をより高めるためには、エピタキシャル層の不純物濃度
分布に傾斜を設ける必要があるが、コストと再現性の点
で問題がある。 （ロ）酸化後、トレンチ底の酸化膜が薄くなるため、耐
圧を余り高くすることができない。 （ハ）酸化膜にショットキメタルを堆積すると、トレン
チ内部の底までメタルが被覆されない、また、メタルの
種類によっては、酸化膜とショットキメタルとの密着性
が悪く、剥離等の問題が生じる。 （ニ）ひ素をドープした基板にエピタキシャル成長した
ウェーハをもちいると、エピタキシャル層の濃度が不安
定でばらつきやすく、耐圧を余り高くすることができな
い。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め請求項１の発明は、半導体基板に該基板と同導電型で
該基板に比べ低い不純物濃度の半導体層を有し、該半導
体層に垂直に酸化膜側壁を有するトレンチを設け、該ト
レンチ内部にポリシリコンが充填され、該トレンチとト
レンチの間の半導体表面にショットキメタルが堆積さ
れ、該ショットキメタルと該ポリシリコンとが同電位で
あるMOSトレンチを有するショットキー障壁整流装置に
おいて、該酸化膜の厚みが4000Å以上、該半導体層の不
純物濃度が5×1015cm-3以上あり、且つ該トレンチの底
部における半導体層と酸化膜との境界が半円状もしくは
半楕円状となっていることを特徴とする。
め請求項１の発明は、半導体基板に該基板と同導電型で
該基板に比べ低い不純物濃度の半導体層を有し、該半導
体層に垂直に酸化膜側壁を有するトレンチを設け、該ト
レンチ内部にポリシリコンが充填され、該トレンチとト
レンチの間の半導体表面にショットキメタルが堆積さ
れ、該ショットキメタルと該ポリシリコンとが同電位で
あるMOSトレンチを有するショットキー障壁整流装置に
おいて、該酸化膜の厚みが4000Å以上、該半導体層の不
純物濃度が5×1015cm-3以上あり、且つ該トレンチの底
部における半導体層と酸化膜との境界が半円状もしくは
半楕円状となっていることを特徴とする。
【０００７】上記の課題を解決するため請求項２の発明
は、該半導体層の該トレンチの底部における不純物濃度
が表面の不純物濃度を１とした時、0.5〜1.5の範囲以内
にある事を特徴とする。
は、該半導体層の該トレンチの底部における不純物濃度
が表面の不純物濃度を１とした時、0.5〜1.5の範囲以内
にある事を特徴とする。
【０００８】上記の課題を解決するため請求項３の発明
は、半導体基板に不純物濃度が5×1015cm-3以上の砒素
を含む半導体層をエピタキシャル成長により形成する工
程と、該半導体層にトレンチを形成し、且つ該トレンチ
を等方性エッチングにより該トレンチ底部を半円状ない
し半楕円状に整形する工程と、該トレンチ側壁部及び底
部に跨り膜厚4000Å以上の酸化膜を形成する工程と、該
トレンチ内部にCVD法によりポリシリコンを充填する工
程と、該半導体層表面と該ポリシリコン表面に跨ってシ
ョットキー金属を堆積する工程を含むMOSトレンチを有
するショットキー障壁整流装置の製造方法にある。
は、半導体基板に不純物濃度が5×1015cm-3以上の砒素
を含む半導体層をエピタキシャル成長により形成する工
程と、該半導体層にトレンチを形成し、且つ該トレンチ
を等方性エッチングにより該トレンチ底部を半円状ない
し半楕円状に整形する工程と、該トレンチ側壁部及び底
部に跨り膜厚4000Å以上の酸化膜を形成する工程と、該
トレンチ内部にCVD法によりポリシリコンを充填する工
程と、該半導体層表面と該ポリシリコン表面に跨ってシ
ョットキー金属を堆積する工程を含むMOSトレンチを有
するショットキー障壁整流装置の製造方法にある。
【０００９】又、上記の課題を解決するため請求項４の
発明は請求項３において、トレンチの幅１乃至３μｍ、
深さ６乃至９μｍに形成したことを特徴とする。
発明は請求項３において、トレンチの幅１乃至３μｍ、
深さ６乃至９μｍに形成したことを特徴とする。
【００１０】
【実施の態様】図１、図２は本発明の実施例構造を示す
斜視図及びその部分的拡大図で、１はショットキー金
属、２は低濃度半導体層（エピタキシャル層）、３は半
導体基板、８は酸化膜、ｗはその膜厚、Dはトレンチの
深さ、９はポリシリコンで該ショットキー金属１、半導
体層２、酸化膜８及びポリシリコン９によりMOSトレン
チゲートを形成している。この構造によれば耐圧が高く
再現性の良いショットキー障壁整流装置を低コストで実
現できる。
斜視図及びその部分的拡大図で、１はショットキー金
属、２は低濃度半導体層（エピタキシャル層）、３は半
導体基板、８は酸化膜、ｗはその膜厚、Dはトレンチの
深さ、９はポリシリコンで該ショットキー金属１、半導
体層２、酸化膜８及びポリシリコン９によりMOSトレン
チゲートを形成している。この構造によれば耐圧が高く
再現性の良いショットキー障壁整流装置を低コストで実
現できる。
【００１１】次に本発明装置の製法について図１１の各
工程断面図を用いて説明する。先ず、半導体基板３に該
基板３と同導電型且つ低濃度不純物を有する半導体層２
を堆積する図１１（ａ）。基板３に添加する不純物元素
として、固溶度の高いひ素を、順電圧低減のために選択
する。ひ素基板はエピタキシャル層の不純物濃度のばら
つきが大きいので、モノシランガスを用い、900℃〜100
0℃の低温でエピタキシャル成長させることにより、ひ
素の再取り込みを防ぎ、不純物濃度のばらつきを低減さ
せる。
工程断面図を用いて説明する。先ず、半導体基板３に該
基板３と同導電型且つ低濃度不純物を有する半導体層２
を堆積する図１１（ａ）。基板３に添加する不純物元素
として、固溶度の高いひ素を、順電圧低減のために選択
する。ひ素基板はエピタキシャル層の不純物濃度のばら
つきが大きいので、モノシランガスを用い、900℃〜100
0℃の低温でエピタキシャル成長させることにより、ひ
素の再取り込みを防ぎ、不純物濃度のばらつきを低減さ
せる。
【００１２】次に、該半導体層２に垂直に深さ６μｍ〜
１０μｍのトレンチをメサ幅約２μｍで形成した後、ド
ライエッチングその他の装置により等方性エッチングを
おこなう。これにより、トレンチ底部の境界を半円状な
いしは半楕円状とする事ができる。（図１１ｂ）
１０μｍのトレンチをメサ幅約２μｍで形成した後、ド
ライエッチングその他の装置により等方性エッチングを
おこなう。これにより、トレンチ底部の境界を半円状な
いしは半楕円状とする事ができる。（図１１ｂ）
【００１３】次に、熱酸化膜は、角の部分で薄くなる性
質があるが、半円状ないしは半楕円状にしておくと、膜
厚の均一性に優れた酸化膜８が得られる。酸化膜８の厚
みは4000Å〜15000Åと従来より厚くする。このことに
より、耐圧を従来より高めることができる。（図１１
ｃ）
質があるが、半円状ないしは半楕円状にしておくと、膜
厚の均一性に優れた酸化膜８が得られる。酸化膜８の厚
みは4000Å〜15000Åと従来より厚くする。このことに
より、耐圧を従来より高めることができる。（図１１
ｃ）
【００１４】つづいて、ＣＶＤによってトレンチ内部に
ポリシリコン９を充填する。ＣＶＤポリシリコンは、表
面の被覆性に優れているので、トレンチ内部を容易に充
填する事ができる（図１１ｄ）
ポリシリコン９を充填する。ＣＶＤポリシリコンは、表
面の被覆性に優れているので、トレンチ内部を容易に充
填する事ができる（図１１ｄ）
【００１５】次に、表面に露出している酸化膜の上に一
部分ポリシリコンを残す。この残されたポリシリコン
は、ショットキメタルとの接続強度を改善する働きがあ
る。ショットキメタル１はポリシリコン９の上と、トレ
ンチとトレンチ間の半導体層表面にも堆積され、トレン
チ内部のポリシリコン９とショットキー金属は同電位に
なる。（図１１ｅ）
部分ポリシリコンを残す。この残されたポリシリコン
は、ショットキメタルとの接続強度を改善する働きがあ
る。ショットキメタル１はポリシリコン９の上と、トレ
ンチとトレンチ間の半導体層表面にも堆積され、トレン
チ内部のポリシリコン９とショットキー金属は同電位に
なる。（図１１ｅ）
【００１６】
【作用】次に、本発明装置及び製法の作用について図３
乃至図９を用いて説明する。図３は、半導体層２の、不
純物濃度を同じにした時の従来のショットキーダイオー
ドと本発明実施例の逆特性の比較を示す。特性曲線イは
実施例、ロは従来例である。図３から明らかなように本
発明では逆方向耐圧１００Ｖ以上を達成できた。因みに
トレンチ深さは５μｍ、メサ幅は２μｍ、不純物濃度は
１×1016cm-3である。
乃至図９を用いて説明する。図３は、半導体層２の、不
純物濃度を同じにした時の従来のショットキーダイオー
ドと本発明実施例の逆特性の比較を示す。特性曲線イは
実施例、ロは従来例である。図３から明らかなように本
発明では逆方向耐圧１００Ｖ以上を達成できた。因みに
トレンチ深さは５μｍ、メサ幅は２μｍ、不純物濃度は
１×1016cm-3である。
【００１７】図４は半導体層の不純物濃度を変えた時
の、逆降伏電圧について従来例と比較した特性図で本発
明例では特性イに示すように不純物濃度は５×1015cm-3
乃至16×1015cm-3で100V以上の高い降伏逆電圧を示す。
尚、トレンチ深さは７μｍ、メサ幅は２μｍである。
の、逆降伏電圧について従来例と比較した特性図で本発
明例では特性イに示すように不純物濃度は５×1015cm-3
乃至16×1015cm-3で100V以上の高い降伏逆電圧を示す。
尚、トレンチ深さは７μｍ、メサ幅は２μｍである。
【００１８】図５は、従来のショットキーダイオード
と、本発明実施例の電界強度分布を比較した特性図で、
従来のショットキーダイオードが曲線ロに示すように、
ショットキー接合表面に電界強度のピークを持つのに対
して、本実施例では曲線イに示すように電界強度分布
は、トレンチの底付近にピークを持っている。さらに、
従来のショットキーダイオードでは約30Vで降伏するの
に対して、本発明品では、少なくとも45Vの逆電圧を印
加しても降伏しない。
と、本発明実施例の電界強度分布を比較した特性図で、
従来のショットキーダイオードが曲線ロに示すように、
ショットキー接合表面に電界強度のピークを持つのに対
して、本実施例では曲線イに示すように電界強度分布
は、トレンチの底付近にピークを持っている。さらに、
従来のショットキーダイオードでは約30Vで降伏するの
に対して、本発明品では、少なくとも45Vの逆電圧を印
加しても降伏しない。
【００１８】図６は、本発明実施例による電界強度分布
の酸化膜厚依存性を示す。酸化膜厚を厚くするほど、深
さ７μｍの位置の電界強度、すなわち、トレンチ底部の
電界強度が減少する事がわかる。
の酸化膜厚依存性を示す。酸化膜厚を厚くするほど、深
さ７μｍの位置の電界強度、すなわち、トレンチ底部の
電界強度が減少する事がわかる。
【００１９】図７は、本発明実施例の降伏逆電圧の酸化
膜厚および不純物濃度に対する依存性を示す特性図で、
トレンチ深さは７μｍ、メサ幅は２μｍにおいて、酸化
膜厚を厚くすれば、降伏逆電圧は高くなる。不純物濃度
を高くすれば、降伏逆電圧は低くなることを示してい
る。又、酸化膜を厚くすることによってトレンチの底付
近の電界が緩和される。したがって、酸化膜厚を厚くす
ればするほど、耐圧を高める事ができる。
膜厚および不純物濃度に対する依存性を示す特性図で、
トレンチ深さは７μｍ、メサ幅は２μｍにおいて、酸化
膜厚を厚くすれば、降伏逆電圧は高くなる。不純物濃度
を高くすれば、降伏逆電圧は低くなることを示してい
る。又、酸化膜を厚くすることによってトレンチの底付
近の電界が緩和される。したがって、酸化膜厚を厚くす
ればするほど、耐圧を高める事ができる。
【００２０】
【図８】は、従来品と本発明実施例のトレンチMOSの断
面形状の比較を示す。本発明によれば、図８ａに示すよ
うにトレンチ底部コーナーは半円状又は半楕円状になっ
ている。
面形状の比較を示す。本発明によれば、図８ａに示すよ
うにトレンチ底部コーナーは半円状又は半楕円状になっ
ている。
【００２１】図９は、成長ガスとしてトリクロロシラン
を用い、常圧で成長させたエピタキシャル層の濃度分布
特性を示す。基板とエピタキシャルの境界付近に遷移領
域が存在する。例えば、従来技術の場合、図９ロに示す
ように基板に近い部分の濃度が高くなっており表面下７
μｍでは、表面付近の濃度の1.8倍の高濃度になってい
る。これに対して、本発明技術の不純物濃度は、表面下
７μｍで、表面付近の濃度の1.2倍程度となっている。
（図９イ）
を用い、常圧で成長させたエピタキシャル層の濃度分布
特性を示す。基板とエピタキシャルの境界付近に遷移領
域が存在する。例えば、従来技術の場合、図９ロに示す
ように基板に近い部分の濃度が高くなっており表面下７
μｍでは、表面付近の濃度の1.8倍の高濃度になってい
る。これに対して、本発明技術の不純物濃度は、表面下
７μｍで、表面付近の濃度の1.2倍程度となっている。
（図９イ）
【００２２】以上の説明のように本発明では、（１）、
酸化膜を厚くすることによってトレンチの底付近の電界
が緩和される。したがって、酸化膜厚を厚くすればする
ほど、耐圧を高める事ができる。又、酸化膜厚を厚くす
るほど、深さ７μｍの位置の電界強度、すなわち、トレ
ンチ底部の電界強度が減少する事がわかる。 （２）、トレンチ底の角を残したまま熱酸化をおこなっ
た場合、角の部分は酸化反応があまりすすまないので、
角の部分は薄くなる。細いトレンチを掘った後、等方性
のエッチングをおこなうと、トレンチの底の部分を丸め
る事ができるこうして事前に角を取り除いていれば、酸
化膜厚の均一なトレンチが得られる。 （３）、ＣＶＤ膜は凸凹の形状の表面に、均一な膜厚の
膜を形成する事ができる。したがって、ＣＶＤ膜によっ
て、トレンチ内部にポリシリコンを埋め込む事ができ
る。ポリシリコン膜は、酸化膜に比べ、メタルとの密着
性に優れている。
酸化膜を厚くすることによってトレンチの底付近の電界
が緩和される。したがって、酸化膜厚を厚くすればする
ほど、耐圧を高める事ができる。又、酸化膜厚を厚くす
るほど、深さ７μｍの位置の電界強度、すなわち、トレ
ンチ底部の電界強度が減少する事がわかる。 （２）、トレンチ底の角を残したまま熱酸化をおこなっ
た場合、角の部分は酸化反応があまりすすまないので、
角の部分は薄くなる。細いトレンチを掘った後、等方性
のエッチングをおこなうと、トレンチの底の部分を丸め
る事ができるこうして事前に角を取り除いていれば、酸
化膜厚の均一なトレンチが得られる。 （３）、ＣＶＤ膜は凸凹の形状の表面に、均一な膜厚の
膜を形成する事ができる。したがって、ＣＶＤ膜によっ
て、トレンチ内部にポリシリコンを埋め込む事ができ
る。ポリシリコン膜は、酸化膜に比べ、メタルとの密着
性に優れている。
【００２３】（４）、ひ素原子の再取り込みを抑制する
には、エピタキシャル成長の温度を低温化すれば良い。
低温化すると、成長速度が遅くなってコスト高となるの
で、成長速度の速いガスを用いる。モノシランガスを用
いると、エピタキシャル成長温度を下げ、成長速度も上
げる事ができる。その結果、不純物濃度の均一性の優れ
たエピタキシャル膜を得る事ができる。
には、エピタキシャル成長の温度を低温化すれば良い。
低温化すると、成長速度が遅くなってコスト高となるの
で、成長速度の速いガスを用いる。モノシランガスを用
いると、エピタキシャル成長温度を下げ、成長速度も上
げる事ができる。その結果、不純物濃度の均一性の優れ
たエピタキシャル膜を得る事ができる。
【００２４】
【発明の効果】以上の説明から明らかなように本発明に
よればトレンチ底部付近の濃度が常に一定で再現性良く
得られるので、耐圧の再現性の高い素子が得られ、歩留
りの向上と低コスト化が実現できる。また、素子の耐圧
はトレンチ底部の不純物濃度で決まる。トレンチの上部
の濃度を従来品より高くすることが可能である。更に比
抵抗の低いひ素基板をもちいることができるので、順方
向電圧を従来品に比べて低減することができる。
よればトレンチ底部付近の濃度が常に一定で再現性良く
得られるので、耐圧の再現性の高い素子が得られ、歩留
りの向上と低コスト化が実現できる。また、素子の耐圧
はトレンチ底部の不純物濃度で決まる。トレンチの上部
の濃度を従来品より高くすることが可能である。更に比
抵抗の低いひ素基板をもちいることができるので、順方
向電圧を従来品に比べて低減することができる。
【図１】本発明の実施例構造図
【図２】図１の部分的拡大図
【図３】同一不純物濃度での従来のショットキーダイオ
ードと本発明実施例を比較した逆方向特性図
ードと本発明実施例を比較した逆方向特性図
【図４】従来例と比較した不純物濃度と降伏逆電圧の関
係を示す特性図
係を示す特性図
【図５】従来例と比較した表面からの距離と電界強度の
関係を示す特性図
関係を示す特性図
【図６】本発明実施例の酸化膜厚と電界強度の関係を示
す特性図
す特性図
【図７】本発明品の降伏逆電圧の酸化膜厚および不純物
濃度に対する依存性を示す特性図
濃度に対する依存性を示す特性図
【図８】従来品と本発明品のトレンチＭＯＳの断面形状
の比較図
の比較図
【図９】従来品と本発明品の不純物濃度分布の比較図
【図１０】従来構造図
【図１１】本発明装置の製法を示す製造工程別断面図
１：ショットキー金属 ２：半導体層（エピタキシャル層） ３：半導体基板 ５、７：トレンチ角の部分の酸化膜 ８：酸化膜 ９：ポリシリコン
Claims (4)
- 【請求項１】半導体基板に該基板と同導電型で該基板に
比べ低い不純物濃度の半導体層を有し、該半導体層に垂
直に酸化膜側壁を有するトレンチを有し、該トレンチ内
部にポリシリコンが充填され、該トレンチとトレンチの
間の半導体表面にショットキメタルが堆積され、該ショ
ットキメタルと該ポリシリコンとが同電位であるMOSト
レンチを有するショットキー障壁整流装置において、該
酸化膜の厚みが4000Å以上、該半導体層の不純物濃度が
5×1015cm-3以上あり、且つ該トレンチの底部における
半導体層と酸化膜との境界が半円状もしくは半楕円状と
なっていることを特徴とするMOSトレンチを有するショ
ットキー障壁整流装置。 - 【請求項２】該半導体層の該トレンチの底部における不
純物濃度が表面の不純物濃度を１とした時、0.5〜1.5の
範囲以内にある事を特徴とする請求項１のMOSトレンチ
を有するショットキー障壁整流装置。 - 【請求項３】半導体基板に不純物濃度が5×1015cm-3以
上の砒素を含む半導体層をエピタキシャル成長により形
成する工程と、該半導体層にトレンチを形成し、且つ該
トレンチを等方性エッチングにより該トレンチ底部を半
円状ないし半楕円状に整形する工程と、該トレンチ側壁
部及び底部に跨り膜厚4000Å以上の酸化膜を形成する工
程と、該トレンチ内部にCVD法によりポリシリコンを充
填する工程と、該半導体層表面と該ポリシリコン表面に
跨ってショットキー金属を堆積する工程を含むMOSトレ
ンチを有するショットキー障壁整流装置の製造方法。 - 【請求項４】トレンチの幅１乃至３μｍ、深さ６乃至９
μｍに形成した請求項３のMOSトレンチを有するショッ
トキー障壁整流装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137538A JP2002334997A (ja) | 2001-05-08 | 2001-05-08 | Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001137538A JP2002334997A (ja) | 2001-05-08 | 2001-05-08 | Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002334997A true JP2002334997A (ja) | 2002-11-22 |
Family
ID=18984632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001137538A Pending JP2002334997A (ja) | 2001-05-08 | 2001-05-08 | Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002334997A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
| US7564099B2 (en) | 2007-03-12 | 2009-07-21 | International Rectifier Corporation | Monolithic MOSFET and Schottky diode device |
| US8492254B2 (en) | 2010-11-17 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor devices |
| US8957461B2 (en) | 2010-01-05 | 2015-02-17 | Fuji Electric Co., Ltd. | Schottky barrier diode having a trench structure |
| JP2017216363A (ja) * | 2016-05-31 | 2017-12-07 | 北九州市 | 半導体装置および半導体装置の製造方法 |
| US11640991B2 (en) | 2020-09-18 | 2023-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192175A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置 |
| JPH027571A (ja) * | 1988-06-27 | 1990-01-11 | Nissan Motor Co Ltd | 半導体装置 |
| JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
| WO2000051167A2 (en) * | 1999-02-26 | 2000-08-31 | Fairchild Semiconductor Corporation | Monolithically integrated trench mosfet and schottky diode |
| JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
| WO2001011693A1 (en) * | 1999-08-10 | 2001-02-15 | Rockwell Science Center, Llc | High power rectifier |
| JP2001044216A (ja) * | 1999-08-04 | 2001-02-16 | Denso Corp | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
-
2001
- 2001-05-08 JP JP2001137538A patent/JP2002334997A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192175A (ja) * | 1988-01-27 | 1989-08-02 | Hitachi Ltd | 半導体装置 |
| JPH027571A (ja) * | 1988-06-27 | 1990-01-11 | Nissan Motor Co Ltd | 半導体装置 |
| JPH07263692A (ja) * | 1994-02-04 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
| JP2000512075A (ja) * | 1996-05-13 | 2000-09-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | ショットキー障壁整流器およびその製造方法 |
| WO2000051167A2 (en) * | 1999-02-26 | 2000-08-31 | Fairchild Semiconductor Corporation | Monolithically integrated trench mosfet and schottky diode |
| JP2001044216A (ja) * | 1999-08-04 | 2001-02-16 | Denso Corp | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
| WO2001011693A1 (en) * | 1999-08-10 | 2001-02-15 | Rockwell Science Center, Llc | High power rectifier |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
| US7510953B2 (en) | 2003-08-04 | 2009-03-31 | International Rectifier Corporation | Integrated fet and schottky device |
| US7564099B2 (en) | 2007-03-12 | 2009-07-21 | International Rectifier Corporation | Monolithic MOSFET and Schottky diode device |
| US8957461B2 (en) | 2010-01-05 | 2015-02-17 | Fuji Electric Co., Ltd. | Schottky barrier diode having a trench structure |
| US8492254B2 (en) | 2010-11-17 | 2013-07-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor devices |
| US8841697B2 (en) | 2010-11-17 | 2014-09-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor devices |
| JP2017216363A (ja) * | 2016-05-31 | 2017-12-07 | 北九州市 | 半導体装置および半導体装置の製造方法 |
| US11640991B2 (en) | 2020-09-18 | 2023-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6702330B2 (ja) | 半導体装置 | |
| US6897133B2 (en) | Method for producing a schottky diode in silicon carbide | |
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
| TWI441336B (zh) | 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置 | |
| US7394144B2 (en) | Trench semiconductor device and method of manufacturing it | |
| US8742501B2 (en) | Power semiconductor devices and methods for manufacturing the same | |
| US8872276B2 (en) | Electronic device including a transistor and a vertical conductive structure | |
| JP5054886B2 (ja) | 半導体装置のための、ＳｉまたはＳｉＣ上に厚い酸化物を形成する方法 | |
| US9972714B2 (en) | Semiconductor device with a termination mesa between a termination structure and a cell field of field electrode structures | |
| JP2004529506A (ja) | トレンチショットキー整流器 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| JP2002050773A (ja) | 半導体装置 | |
| US9324784B2 (en) | Electronic device having a termination region including an insulating region | |
| US11769805B2 (en) | Semiconductor device with field plate electrode | |
| JP2002334997A (ja) | Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法 | |
| JP7284721B2 (ja) | ダイオード | |
| JP2001007326A (ja) | トレンチ型絶縁ゲート半導体装置及びその製造方法 | |
| JPH1041527A (ja) | 半導体装置及びその製造方法 | |
| CN113871481B (zh) | 一种具有碳化硅超级结的半导体功率器件 | |
| TW202249288A (zh) | 電子元件 | |
| CN117438309A (zh) | 一种超结vdmos及制备方法 | |
| CN113488524A (zh) | 一种具有深沟槽的超结结构、半导体器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |