CN109478513B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109478513B
CN109478513B CN201780041744.XA CN201780041744A CN109478513B CN 109478513 B CN109478513 B CN 109478513B CN 201780041744 A CN201780041744 A CN 201780041744A CN 109478513 B CN109478513 B CN 109478513B
Authority
CN
China
Prior art keywords
region
conductivity type
carrier
base
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780041744.XA
Other languages
English (en)
Other versions
CN109478513A (zh
Inventor
滨田宪治
小西和也
海老原洪平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109478513A publication Critical patent/CN109478513A/zh
Application granted granted Critical
Publication of CN109478513B publication Critical patent/CN109478513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

目的在于提供一种能够提高闩锁破坏耐量的技术。半导体装置具备发射极区域、基极接触区域、埋入区域以及载流子捕获区域。发射极区域和基极接触区域在彼此邻接的状态下在基极区域的上表面内选择性地配设。埋入区域配设于基极接触区域或发射极区域的下方的漂移区域内。载流子捕获区域配设于埋入区域与基极区域之间，载流子寿命比漂移区域低。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
已知一种将硅(Si)或碳化硅(SiC)用作半导体材料的绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor：以下记为“IGBT”)。
在IGBT中，为了降低导通时的电阻、即导通电阻而提出了各种技术。例如在专利文献1的技术中，通过形成载流子蓄积用的载流子蓄积区域来降低了导通电阻。另外，例如在专利文献2的技术中，通过形成电流抑制层来降低了导通电阻。
专利文献1：日本特开2005-347289号公报
专利文献2：日本特开2008-211178号公报
发明内容
发明要解决的问题
根据专利文献1和2的技术，能够降低IGBT的导通电阻，但另一方面产生闩锁(latch-up)破坏耐量下降的问题。此外，闩锁是指，在对IC(Integrated Circuit：集成电路)或IGBT等的输入输出端子施加了电源电压以上或负的电压时等，存在于器件中的pnpn构造作为寄生晶闸管进行动作而直到切断电源为止电流持续流动的状态。
具体地说，在IGBT中的由集电极层/漂移层/基极层/发射极层构成的pnpn构造的寄生晶闸管中，在IGBT的截止动作时，蓄积在漂移层内的电子向集电极电极流动，空穴向发射极电极流动。在该情况下，即使降低栅极电压来切断通过栅极电压形成的电子的通路、即沟道，大部分的集电极电流也继续流过作为寄生晶闸管的pnpn构造部分。
其结果，IGBT有可能在超过额定的大电流、高电压、高温状态等下进行动作。也就是说，可设想只要不切断电源，则由于大电流而发热从而导致被称为闩锁破坏的破坏的可能性。这样，闩锁的产生会导致器件的动作不良、破坏，因此在IC、IGBT中是不希望的。特别是，可设想该问题在如专利文献1和2所公开的那样的具备用于降低导通电阻的载流子蓄积区域和电流抑制层的构造中会变得显著。
因此，本发明是鉴于如上所述的问题而完成的，其目的在于提供一种能够提高闩锁破坏耐量的技术。
用于解决问题的方案
本发明所涉及的半导体装置具备：集电极电极；第一导电类型的集电极区域，配设于所述集电极电极上；第二导电类型的漂移区域，配设于所述集电极区域上；第二导电类型的载流子蓄积区域，配设于所述漂移区域上，杂质浓度比所述漂移区域高；第一导电类型的基极区域，在所述载流子蓄积区域的上表面内选择性地配设；彼此邻接的第二导电类型的发射极区域和第一导电类型的基极接触区域，在所述基极区域的上表面内选择性地配设；栅极电极，能够在所述基极区域形成沟道；发射极电极，与所述发射极区域及所述基极接触区域连接；第一导电类型的埋入区域，配设于所述基极接触区域或所述发射极区域的下方的所述漂移区域内；以及载流子捕获区域，配设于所述埋入区域与所述基极区域之间，载流子寿命比所述漂移区域低。
发明的效果
根据本发明，具备配设于基极接触区域或发射极区域的下方的漂移区域内的埋入区域以及配设于埋入区域与基极区域之间、且载流子寿命比漂移区域低的载流子捕获区域。由此，能够提高闩锁破坏耐量。
本发明的目的、特征、方式以及优点通过以下的详细的说明和附图而变得更清楚。
附图说明
图1是表示第一关联半导体装置的结构的截面图。
图2是表示第二关联半导体装置的结构的截面图。
图3是表示实施方式1所涉及的半导体装置的结构的截面图。
图4是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图5是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图6是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图7是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图8是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图9是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图10是用于说明实施方式1所涉及的半导体装置的制造方法的工序截面图。
图11是表示实施方式2所涉及的半导体装置的结构的截面图。
图12是表示实施方式3所涉及的半导体装置的结构的截面图。
图13是表示实施方式4所涉及的半导体装置的结构的截面图。
图14是表示实施方式5所涉及的半导体装置的结构的俯视图。
图15是表示实施方式5所涉及的半导体装置的结构的俯视图。
图16是表示实施方式5所涉及的半导体装置的结构的俯视图。
图17是表示实施方式5所涉及的半导体装置的结构的截面图。
图18是表示实施方式5所涉及的半导体装置的结构的截面图。
图19是表示实施方式5所涉及的半导体装置的结构的截面图。
图20是表示实施方式5所涉及的半导体装置的结构的截面图。
图21是表示变形例所涉及的半导体装置的结构的截面图。
(附图标记说明)
1：集电极电极；2：集电极区域；3：漂移区域；4、4b：埋入区域；5、5a、5b：载流子捕获区域；6：载流子蓄积区域；7：基极区域；8：发射极区域；9：基极接触区域；9a：第一基极接触区域；9b：第二基极接触区域；10：栅极电极；12：发射极电极；13：载流子捕获降低区域；51、52、53、54、55、56、57：半导体装置；80：SiC基板。
具体实施方式
下面，参照所附的附图来说明实施方式。此外，附图是用于概略性地示出，不同的附图中分别示出的结构要素的大小和位置的相互关系未必是准确地记载的，可适当变更。另外，以下的说明中的上、下、左、右的方向是便于说明的方向，有时与实际的方向不同。
首先，在说明本发明的实施方式1所涉及的半导体装置及其制造方法之前，说明与其关联的第一及第二半导体装置(以下记为“第一及第二关联半导体装置”)。
<第一关联半导体装置>
图1是表示第一关联半导体装置的结构的截面图。该第一关联半导体装置是沟槽栅极型IGBT。具体地说，第一关联半导体装置是具备载流子蓄积用的载流子蓄积区域的载流子蓄积型沟槽栅极型IGBT。
第一关联半导体装置具备：集电极电极101；p型的基板102，配设于集电极电极101上；n+型的缓冲层103，配设于基板102上；以及n-型的半导体层104，配设于缓冲层103上。
另外，第一关联半导体装置具备：载流子蓄积区域105，配设于半导体层104上，包括第一及第二载流子蓄积区域105a、105b；p型的基极区域106，配设于载流子蓄积区域105上；以及n+型的发射极区域107，在基极区域106的上表面内选择性地配设。
除此以外，第一关联半导体装置还具备：栅极氧化膜108和栅极电极109，在设置于从发射极区域107至缓冲层103的上部的沟槽内配设；层间绝缘膜110，配设于栅极电极109上；以及发射极电极111，配设于层间绝缘膜110上，与发射极区域107连接。
在如上构成的第一关联半导体装置中，当在对发射极电极111与集电极电极101之间施加了规定的正的集电极电压VCE的状态下对发射极电极111与栅极电极109之间施加规定的栅极电压VGE时，栅极成为导通状态。此时，基极区域106中的作为栅极电极109附近的区域的沟道区域从p型反转为n型而形成沟道，通过该沟道和发射极区域107等，电子从发射极电极111被注入到n-型的半导体层104。
通过该注入的电子，作为集电极的p型的基板102与n-型的半导体层104之间成为正偏置状态，空穴从基板102被注入到半导体层104。由此，半导体层104的电阻大幅下降，IGBT的导通电阻大幅下降。即，通过从基板102注入空穴，半导体层104的电阻下降。并且，通过配设于基极区域106下的载流子蓄积用的载流子蓄积区域105，防止来自基板102的空穴到达发射极电极111，并且通过空穴蓄积在该载流子蓄积区域105中，能够进一步降低导通电阻。
<第二关联半导体装置>
图2是表示第二关联半导体装置的结构的截面图。该第二关联半导体装置是平面栅极型IGBT。
第二关联半导体装置具备：集电极电极201；n+型的4H-SiC基板202，配设于集电极电极201上；p型的缓冲层203，配设于SiC基板202上；以及p-型的漂移层204，配设于缓冲层203上。
另外，第二关联半导体装置具备：p型的电流抑制层205，配设于漂移层204上；n+型的基极区域206，在电流抑制层205的上表面内选择性地配设；以及彼此邻接的p+型的发射极区域207和n+型的基极接触区域208，在基极区域206的上表面内选择性地配设。
除此以外，第二关联半导体装置还具备：发射极电极209，与发射极区域207及基极接触区域208连接；栅极电极211，在基极区域206上隔着第一栅极绝缘膜210配设；以及第二栅极绝缘膜212，覆盖栅极电极211。
在如上构成的第二关联半导体装置中，当对栅极电极211施加栅极电压时，基极区域206中的作为栅极电极211附近的区域的沟道区域从n型反转为p型而形成沟道。另外，p型的电流抑制层205抑制由n+型的基极区域206、p-型的漂移层204以及n+型的SiC基板202形成的双极结晶体管中的电流的传导。由此，在上述的沟道区域下空穴的蓄积得以促进。其结果，IGBT器件的载流子分布接近PiN二极管的导通状态的载流子分布，因此能够降低IGBT的导通电阻。
另外，根据第一及第二关联半导体装置，如上所述那样能够降低IGBT的导通电阻。然而，第一及第二关联半导体装置具有pnpn构造，因此产生闩锁破坏耐量下降这样的问题。与此相对，根据本实施方式1所涉及的半导体装置，能够提高闩锁破坏耐量。
<实施方式1>
图3是表示本实施方式1所涉及的半导体装置51的结构的截面图。该半导体装置51是将碳化硅(SiC)用作半导体材料的平面栅极型SiC-IGBT。此外，半导体装置51由于在半导体材料中使用碳化硅，因此能够在高温下也稳定地动作。
半导体装置51具备：集电极电极1；第一导电类型的集电极区域2；第二导电类型的漂移区域3；第一导电类型的埋入区域4；第二导电类型的载流子捕获区域5；第二导电类型的载流子蓄积区域6；第一导电类型的基极区域7；第二导电类型的发射极区域8；第一导电类型的基极接触区域9；栅极电极10；栅极氧化膜11；以及发射极电极12。此外，在本实施方式1中，设第一导电类型是p型、且第二导电类型是n型来进行说明。但是也可以互为相反。
集电极区域2配设于集电极电极1上，漂移区域3配设于集电极区域2上。漂移区域3的杂质浓度比集电极区域2的杂质浓度低。例如，集电极区域2和漂移区域3的杂质浓度期望分别在1×1018cm-3～1×1021cm-3、1×1012cm-3～1×1015cm-3的范围内。另外，集电极区域2和漂移区域3的厚度、即上下方向的最长的长度期望分别在2μm～100μm、50μm～300μm的范围内。此外，在集电极区域2与漂移区域3之间，也可以配设有杂质浓度比漂移区域3高的、未图示的第一导电类型或第二导电类型的缓冲层。
在说明埋入区域4和载流子捕获区域5之前说明载流子蓄积区域6等。载流子蓄积区域6是配设于漂移区域3上的、杂质浓度比漂移区域3高的区域。此外，载流子蓄积区域6的杂质浓度期望在1×1015cm-3～1×1017cm-3的范围内。载流子蓄积区域6的厚度期望在1μm～10μm的范围内。
基极区域7在载流子蓄积区域6的上表面内选择性地配设。而且，彼此邻接的发射极区域8和基极接触区域9在基极区域7的上表面内选择性地配设。
栅极电极10隔着栅极绝缘膜11配设于基极区域7上。通过这样的结构，栅极电极10能够在基极区域7形成沟道。此外，在本实施方式1中，栅极绝缘膜11还具有覆盖栅极电极10的部分。
发射极电极12配设于栅极绝缘膜11上，并且在栅极绝缘膜11的孔内与发射极区域8及基极接触区域9连接。而且，发射极电极12的一部分配设于发射极区域8和基极接触区域9上。
接着，说明埋入区域4和载流子捕获区域5。
埋入区域4配设于基极接触区域9的下方的漂移区域3内，与载流子蓄积区域6分离地配设。此外，埋入区域4的杂质浓度期望在1×1016cm-3～1×1019cm-3的范围内。埋入区域4的宽度、即水平方向的长度期望是基极接触区域9的宽度以上，期望例如在1μm～10μm的范围内。而且，埋入区域4的水平方向的端部期望位于比基极接触区域9的水平方向的端部靠基极接触区域9的水平方向的外侧、即图3的中心侧的位置。另外，埋入区域4的厚度期望在0.5μm～5μm的范围内。
载流子捕获区域5配设于埋入区域4与基极区域7之间。在本实施方式1中，载流子捕获区域5配设于埋入区域4与载流子蓄积区域6之间，因此载流子捕获区域5和载流子蓄积区域6配设于埋入区域4与基极区域7之间。
在此“载流子捕获”是指捕获(trap)有助于IGBT的电特性的电子和空穴等载流子，更具体是指载流子寿命低。在此，载流子捕获区域5的载流子寿命比漂移区域3的载流子寿命低。此外，关于载流子捕获区域5和漂移区域3的载流子寿命，例如通过在半导体中产生缺陷来进行调整，期望分别在1ns～1μs、1μs～1ms的范围内。载流子捕获区域5的厚度期望在0.5μm～5μm的范围内。另外，载流子捕获区域5的水平方向的端部期望位于比埋入区域4的水平方向的端部靠埋入区域4的水平方向的外侧、即图3的中心侧的位置。
<制造方法>
接着，使用图4～图10所示的工序截面图来说明作为平面栅极型SiC-IGBT的本实施方式1所涉及的半导体装置51的制造方法。首先，如图4所示，在第二导电类型的SiC基板80上通过外延生长来形成集电极区域2之后，在集电极区域2上通过外延生长来形成漂移区域3。此时，也可以在集电极区域2与漂移区域3之间形成杂质浓度比漂移区域3高的、未图示的第一导电类型或第二导电类型缓冲层。
接着，对漂移区域3的规定的区域实施离子注入处理以及用于使被注入的离子活性化的热处理。通过进行多个该一系列处理，如图5所示，在漂移区域3内的多个区域选择性地形成埋入区域4、载流子蓄积区域6、基极区域7、发射极区域8、基极接触区域9。关于该离子注入处理，既可以以单一注入能量进行，也可以阶段性地将注入能量例如从高变化至低地进行。另外，关于该离子注入处理，为了对规定的区域实施离子注入而隔着注入掩模进行。作为注入掩模，例如使用照相制版用的光致抗蚀剂、氧化膜。该离子注入处理时的注入面密度期望在1×1013cm-2～1×1016cm-2的范围内，注入能量期望在10keV～10MeV的范围内。另外，该离子注入处理中的SiC基板80的温度期望在10℃～1000℃的范围内。
埋入区域4和载流子蓄积区域6的杂质浓度期望分别在1×1016cm-3～1×1019cm-3、1×1015cm-3～1×1017cm-3的范围内。另外，基极区域7、发射极区域8以及基极接触区域9的杂质浓度期望分别在1×1017cm-3～1×1019cm-3、1×1018cm-3～1×1020cm-3、1×1019cm-3～1×1021cm-3的范围内。
埋入区域4和载流子蓄积区域6的厚度期望分别在0.5μm～5μm、1μm～10μm的范围内。另外，基极区域7、发射极区域8以及基极接触区域9的厚度期望分别在0.5μm～3μm、0.2μm～1μm、0.2μm～1μm的范围内。
作为在上述的离子注入处理中使用的掺杂剂原子，例如可列举铝、硼、磷、氮等。用于使被注入的离子活性化的热处理的温度期望在1500℃～2000℃的范围内。此外，在本实施方式1中，示出了通过离子注入来形成埋入区域4、载流子蓄积区域6、基极区域7、发射极区域8以及基极接触区域9的方法，但是也可以使用外延生长和蚀刻技术来形成它们的一部分或全部。
接着，将载流子蓄积区域6、基极区域7、发射极区域8以及基极接触区域9的上部在氧气氛中进行热氧化，由此形成栅极氧化膜。栅极氧化膜的厚度期望在例如10nm～100nm的范围。接着，在栅极氧化膜的上侧，作为堆积膜形成栅极电极10。作为栅极电极10的材料，例如使用poly-Si。之后，以覆盖栅极电极10的方式形成用于使栅极电极10电分离的栅极绝缘膜11。由此，如图6所示，隔着栅极绝缘膜11在基极区域7上形成栅极电极10。此外，在本实施方式1中，作为栅极氧化膜使用了SiC的热氧化膜，但是可以使用各种堆积膜。
接着，如图7所示，在栅极绝缘膜11中的发射极区域8和基极接触区域9上的部分开设孔之后，形成与发射极区域8及基极接触区域9欧姆性接触的发射极电极12。由此，形成通过栅极绝缘膜11来与栅极电极10绝缘、且与发射极区域8及基极接触区域9连接的发射极电极12。在发射极电极12中例如使用铝、钛、镍、金、银、铜等，通过电子束蒸镀法、溅射法来形成。
接着，对SiC基板80的下表面实施背面研磨(back grinding)、化学机械研磨(Chemical Mechanical Polishing：CMP)或利用其它方法的加工处理。由此，如图8所示，SiC基板80被去除，集电极区域2露出。集电极区域2的厚度既可以在所述加工处理前后相同，也可以不同。
接着，如图9所示，在露出的集电极区域2之下形成集电极电极1。也就是说，将集电极电极1形成在与发射极电极12相反的一侧。在集电极电极1中例如使用铝、钛、镍、金、银、铜等，通过电子束蒸镀法、溅射法来形成。集电极电极1与集电极区域2进行欧姆性接触。
最后，如图10所示，用照射掩模覆盖应形成载流子捕获区域5的区域的上方或下方以外处，从发射极电极12侧或集电极电极1侧隔着照射掩模实施电子线照射。由此形成点缺陷，在埋入区域4与基极区域7之间形成载流子捕获区域5。作为载流子捕获区域5的形成条件，期望电子线的照射量在1×1014cm-2～1×1017cm-2的范围内，期望照射能量在10keV～1MeV的范围内。
关于载流子捕获区域5的厚度和从基板表面起的厚度方向的深度，能够通过适当选择电子线的照射能量来进行调整，关于载流子捕获区域5的载流子寿命，能够通过适当选择电子线的照射量来进行调整。此外，在本实施方式1中，说明了在形成发射极电极12和集电极电极1之后形成载流子捕获区域5的例子，但是能够在实施用于使注入离子活性化的热处理之后的任意的时机形成载流子捕获区域5。
另外，在本实施方式1中，说明了如下例子：在通过图4～图7的工序来在SiC基板80上形成从集电极区域2至发射极电极8的构造之后，如图8所示那样去除SiC基板80，如图9所示那样在通过该去除而露出的集电极区域2之下形成集电极电极1。但是，不限于此，能够适当变更去除SiC基板80的时机。
例如，也可以在SiC基板80上通过外延生长来依次形成集电极区域2和漂移区域3之后，去除SiC基板80，在通过该去除而露出的集电极区域2之下形成集电极电极1。
另外，在本实施方式1中，说明了通过外延生长来形成集电极区域2的例子，但是不限于此。例如，也可以在SiC基板80上通过外延生长来形成漂移区域3之后，去除SiC基板80，对通过该去除而露出的漂移区域3进行离子注入，由此形成集电极区域2。之后，也可以在集电极区域2之下形成集电极电极1。
<实施方式1的总结>
根据本实施方式1所涉及的半导体装置51，在基极接触区域9的下方形成有埋入区域4。因此，在第一导电类型是p型、且第二导电类型是n型的情况下，在SiC-IGBT的截止动作时，蓄积在漂移区域3中的作为少数载流子的空穴优先旁通(bypass)埋入区域4而到达基极接触区域9。这是因为，埋入区域4具有与漂移区域3的第二导电类型不同的第一导电类型，埋入区域4对于空穴来说电阻比漂移区域3低。因而，能够抑制到达发射极区域8的空穴，因此能够抑制由集电极区域2、漂移区域3、基极区域7、发射极区域8构成的pnpn构造的寄生晶闸管的动作，能够提高闩锁破坏耐量。并且，在基极区域7与埋入区域4之间形成有载流子捕获区域5，因此在SiC-IGBT的截止动作时，旁通了埋入区域4的空穴的复合在载流子捕获区域5中得以促进。因而，能够抑制由埋入区域4、载流子蓄积区域6、基极区域7、发射极区域8构成的pnpn构造的寄生晶闸管的动作，能够提高闩锁破坏耐量。另外，在SiC-IGBT的截止动作时，作为少数载流子的空穴的复合在载流子捕获区域5中得以促进，因此还能够降低开关损失、即关断损耗。
此外，载流子捕获区域5也可以仅形成在埋入区域4上，进而仅形成在基极接触区域9的下方。这样构成时，能够使在SiC-IGBT的导通动作时产生的对漂移区域3的传导率调制的影响极小，能够使导通电阻的增大极小。
另外，也可以使载流子捕获区域5的第二导电类型的杂质浓度比漂移区域3的第二导电类型的杂质浓度高。在该情况下，第二导电类型的杂质浓度期望在1×1015cm-3～1×1021cm-3的范围内。这样构成时，能够在SiC-IGBT的导通动作时促进空穴向漂移区域3的蓄积，能够进一步降低导通电阻。因而，根据这样的结构，能够进一步降低导通电阻，并且能够进一步提高闩锁破坏耐量。
<实施方式2>
关于本发明的实施方式2所涉及的半导体装置，与实施方式1同样地，以将碳化硅(SiC)用作半导体材料的平面栅极型SiC-IGBT为例进行说明。图11是表示基于本实施方式2的半导体装置52的结构的截面图。在本实施方式2所涉及的半导体装置52中，相对于前述的实施方式1中说明的图3的半导体装置51而言，载流子蓄积区域6未配设于基极接触区域9的下方，载流子捕获区域5与基极区域7连接。
根据本实施方式2中记载的半导体装置52，在SiC-IGBT的截止动作时，蓄积在漂移区域3中的作为少数载流子的空穴优先旁通埋入区域4而到达基极接触区域9。此时，该空穴不旁通载流子蓄积区域6而直接到达基极区域7。因而，与实施方式1中记载的半导体装置51相比，从埋入区域4至基极区域7的电阻对于空穴来说成为低电阻。因此，能够进一步抑制到达发射极区域8的空穴，因此能够提高闩锁破坏耐量。
<实施方式3>
关于本发明的实施方式3所涉及的半导体装置，与实施方式1同样地，以将碳化硅(SiC)用作半导体材料的平面栅极型SiC-IGBT为例进行说明。图12是表示基于本实施方式3的半导体装置53的结构的截面图。在本实施方式3所涉及的半导体装置53中，相对于前述的实施方式1、2中示出的半导体装置51、52而言，载流子捕获区域5a具有第一导电类型而不是具有第二导电类型。即，在埋入区域4与基极区域7之间配设有第一导电类型的载流子捕获区域5a。此外，载流子捕获区域5a的第一导电类型的杂质浓度期望在1×1015cm-3～1×1021cm-3的范围内。
根据本实施方式3中记载的半导体装置53，在SiC-IGBT的截止动作时，蓄积在漂移区域3中的作为少数载流子的空穴优先旁通埋入区域4而到达基极接触区域9。此时，该空穴经由第一导电类型的载流子捕获区域5a到达基极区域7。因而，与本实施方式1中记载的半导体装置51相比，从埋入区域4至基极区域7的电阻对于空穴来说成为低电阻。因此，能够进一步抑制到达发射极区域8的空穴，因此闩锁破坏耐量提高。
此外，在以上的说明中，载流子捕获区域具有第一导电类型或第二导电类型，但是不限于此，也可以由既不具有第一导电类型也不具有第二导电类型的本征半导体构成。
<实施方式4>
关于本发明的实施方式4所涉及的半导体装置，与实施方式1同样地，以将碳化硅(SiC)用作半导体材料的平面栅极型SiC-IGBT为例进行说明。图13是表示基于本实施方式4的半导体装置54的结构的截面图。在本实施方式4所涉及的半导体装置中，相对于前述的实施方式1～3中示出的半导体装置51～53而言，在埋入区域4与集电极区域2之间、即埋入区域4之下配设有载流子寿命比漂移区域3高的第二导电类型的载流子捕获降低区域13。
在此“载流子捕获降低”是指捕获(trap)有助于IGBT的电特性的电子和空穴等载流子的主要原因(例如起因于点缺陷的深的能级等)降低，具体是指载流子寿命高。如上所述，载流子捕获降低区域13的载流子寿命比漂移区域3的载流子寿命高。此外，载流子捕获降低区域13的载流子寿命期望在10μs～10ms的范围内。
根据本实施方式4中记载的半导体装置54，在SiC-IGBT的导通动作时空穴向载流子捕获降低区域13的蓄积得以促进。由此，能够增加在SiC-IGBT的截止动作时优先旁通埋入区域4的空穴。因而，与本实施方式1～3中记载的半导体装置51～53相比，能够进一步降低导通电阻，能够进一步提高闩锁破坏耐量。
<实施方式5>
关于本发明的实施方式5所涉及的半导体装置，与实施方式1同样地，以将碳化硅(SiC)用作半导体材料的平面栅极型SiC-IGBT为例进行说明。此外，在上述的实施方式1中，使用图10的截面图说明了半导体装置的结构，但是在本实施方式5中，还使用作为俯视图的图14～图16来说明半导体装置的结构。作为实现如图10的IGBT的单位单元构造那样的单位单元构造的俯视观察时的配置图案，设想图14～图16所示的三个图案。
<将单元配置成格子状的图案(图14)>
图17和图18是表示本实施方式5所涉及的半导体装置55的结构的截面图，分别示出图14的A-A’截面和图14的B-B’截面。本实施方式5所涉及的基极接触区域9包括：第一基极接触区域9a，在下方配设有埋入区域4和载流子捕获区域5；以及第二基极接触区域9b，在下方未配设有埋入区域4和载流子捕获区域5。也就是说，埋入区域4和载流子捕获区域5不是配设在全部的基极接触区域9的下方，而是适当被间除。
在图14中，9个单位单元中只有1个单位单元(图14的正中的单位单元)的基极接触区域9成为未配设有埋入区域4和载流子捕获区域5的第二基极接触区域9b。通过这样，能够将闩锁破坏耐量的下降抑制为最小限度，并且能够预计到导通电阻的降低。关于将埋入区域4和载流子捕获区域5进行间除的比例，能够基于对IGBT要求的导通电阻和闩锁破坏耐量来适当进行调整。例如，考虑越提高间除率则闩锁破坏耐量越下降且导通电阻越降低，来进行上述调整。
<将单元配置成梳状的图案(图15)>
图17和图18是表示本实施方式5所涉及的半导体装置55的结构的截面图，分别示出图15的A-A’截面和图15的B-B’截面。在该图15的结构中也与图14的结构同样地，基极接触区域9包括上述的第一基极接触区域9a和上述的第二基极接触区域9b。在此，在沿纸面上下方向延伸且排列的多个第一基极接触区域9a彼此之间配设有第二基极接触区域9b。也就是说，埋入区域4和载流子捕获区域5不是配设在全部的基极接触区域9的下方，而是在纸面上下方向上分离地配设有多个。通过这样，将闩锁破坏耐量的下降抑制为最小限度，并且能够预计到导通电阻的降低。关于埋入区域4和载流子捕获区域5的分离距离和延伸距离，能够基于对IGBT要求的导通电阻和闩锁破坏耐量来适当进行调整。例如，考虑分离距离越大或延伸距离越小则闩锁破坏耐量越下降且导通电阻越降低，来进行上述调整。
<将单元配置成条状的图案(图16)>
图19和图20是表示本实施方式5所涉及的半导体装置56的结构的截面图，分别示出图16的C-C’截面和图16的D-D’截面。到此为止说明的埋入区域4和载流子捕获区域5配设于基极接触区域9的下方。与此相对，在图16、图19以及图20的结构中，埋入区域4b和载流子捕获区域5b未配设于基极接触区域9的下方，而配设于发射极区域8的下方。也就是说，在如图19的C-C’截面那样不存在寄生晶闸管(pnpn构造)的部位不存在闩锁的担忧，因此仅在如图20的D-D’截面那样存在寄生晶闸管(pnpn构造)的部位配设埋入区域4b和载流子捕获区域5b。通过这样，将闩锁破坏耐量的下降抑制为最小限度，并且能够预计到导通电阻的降低。
此外，在图16中，示出了在全部的发射极区域8的下方配设有埋入区域4b和载流子捕获区域5b的例子，但是它们也可以被适当间除。例如，也可以构成为在9个发射极区域8中的1个发射极区域8的下方不配设埋入区域4b和载流子捕获区域5b。关于将埋入区域4b和载流子捕获区域5b进行间除的比例，能够基于对IGBT要求的导通电阻和闩锁破坏耐量来适当进行调整。例如，考虑越提高间除率则闩锁破坏耐量越下降且导通电阻越降低，来进行上述调整。
如以上用三个图案说明的那样，通过将埋入区域和载流子捕获区域在俯视观察时部分地形成，能够进行闩锁破坏耐量和导通电阻的适当调整。
<实施方式1～5的变形例>
设实施方式1～5所涉及的半导体装置51～56是平面栅极型SiC-IGBT来进行了说明。但是，本发明所涉及的半导体装置不限于此，例如也可以是沟槽栅极型SiC-IGBT。也就是说，也可以是代替图3的栅极电极10而具备如图21所示那样配设于沟槽内的栅极氧化膜16和栅极电极17的半导体装置57。在这样的半导体装置57中，也能够降低导通电阻，并且能够提高闩锁破坏耐量。SiC的晶体型、导电类型、各层的具体的厚度和杂质浓度等的合适的数值范围是本领域技术人员熟知的，能够适当变更实施方式中所述的这些数值。
设以上说明的半导体装置51～57是将SiC用作半导体材料的半导体装置来进行了说明。SiC相比于Si而言禁带宽度宽，因此在相同的耐压设计下，能够使SiC-IGBT的漂移区域的杂质浓度比Si-IGBT的漂移区域的杂质浓度高一个数量级以上。但是，另一方面，由于漂移区域的杂质浓度高而容易产生闩锁破坏。因而，为了在IGBT的截止动作时抑制pnpn构造的寄生晶闸管的动作并可靠地防止闩锁，应如以上说明的半导体装置51～57那样通过设置埋入区域和载流子捕获区域来抑制到达发射极区域的空穴。
另外，本发明能够在其发明的范围内将各实施方式自由地组合或者将各实施方式适当地变形、省略。
详细说明了本发明，但是上述的说明在所有方式中均是例示的，本发明不限定于此。解释为不脱离本发明的范围而可设想未例示的无数个变形例。

Claims (11)

1.一种半导体装置，具备：
集电极电极；
第一导电类型的集电极区域，配设于所述集电极电极上；
第二导电类型的漂移区域，配设于所述集电极区域上；
第二导电类型的载流子蓄积区域，配设于所述漂移区域上，杂质浓度比所述漂移区域高；
第一导电类型的基极区域，在所述载流子蓄积区域的上表面内选择性地配设；
彼此邻接的第二导电类型的发射极区域和第一导电类型的基极接触区域，在所述基极区域的上表面内选择性地配设；
栅极电极，能够在所述基极区域形成沟道；
发射极电极，与所述发射极区域及所述基极接触区域连接；
第一导电类型的埋入区域，配设于所述基极接触区域或所述发射极区域的下方的所述漂移区域内；以及
载流子捕获区域，配设于所述埋入区域与所述基极区域之间，载流子寿命比所述漂移区域低。
2.根据权利要求1所述的半导体装置，其中，
所述载流子捕获区域与所述基极区域直接连接。
3.根据权利要求1或2所述的半导体装置，其中，
所述载流子捕获区域具有第二导电类型，且杂质浓度比所述漂移区域高。
4.根据权利要求1所述的半导体装置，其中，
所述载流子捕获区域具有第一导电类型。
5.根据权利要求1或2所述的半导体装置，其中，
还具备第二导电类型的载流子捕获降低区域，该第二导电类型的载流子捕获降低区域配设于所述埋入区域与所述集电极区域之间，载流子寿命比所述漂移区域高。
6.根据权利要求1或2所述的半导体装置，其中，
所述基极接触区域包括：
第一基极接触区域，在下方配设有所述埋入区域和所述载流子捕获区域；以及
第二基极接触区域，在下方未配设有所述埋入区域和所述载流子捕获区域。
7.根据权利要求1或2所述的半导体装置，其中，
所述半导体装置的半导体材料包含SiC。
8.根据权利要求1或2所述的半导体装置，其中，
所述漂移区域的杂质浓度为1×1012cm-3以上且1×1015cm-3以下。
9.一种半导体装置的制造方法，具备：
将第一导电类型的集电极区域形成在第二导电类型的SiC基板上的工序；
形成所述集电极区域上的第二导电类型的漂移区域、所述漂移区域上的杂质浓度比所述漂移区域高的第二导电类型的载流子蓄积区域、所述载流子蓄积区域的上表面内的第一导电类型的基极区域、所述基极区域的上表面内的彼此邻接的第二导电类型的发射极区域和第一导电类型的基极接触区域、所述基极接触区域或所述发射极区域的下方的所述漂移区域内的第一导电类型的埋入区域以及所述埋入区域与所述基极区域之间的载流子寿命比所述漂移区域低的载流子捕获区域的工序；
形成能够在所述基极区域形成沟道的栅极电极的工序；
形成与所述发射极区域及所述基极接触区域连接的发射极电极的工序；以及
形成与所述集电极区域连接的集电极电极的工序，
其中，在所述SiC基板上形成从所述集电极区域至所述发射极电极的构造之后，去除所述SiC基板，在通过该去除而露出的所述集电极区域之下形成所述集电极电极。
10.一种半导体装置的制造方法，具备：
将第一导电类型的集电极区域形成在第二导电类型的SiC基板上的工序；
形成所述集电极区域上的第二导电类型的漂移区域、所述漂移区域上的杂质浓度比所述漂移区域高的第二导电类型的载流子蓄积区域、所述载流子蓄积区域的上表面内的第一导电类型的基极区域、所述基极区域的上表面内的彼此邻接的第二导电类型的发射极区域和第一导电类型的基极接触区域、所述基极接触区域或所述发射极区域的下方的所述漂移区域内的第一导电类型的埋入区域以及所述埋入区域与所述基极区域之间的载流子寿命比所述漂移区域低的载流子捕获区域的工序；
形成能够在所述基极区域形成沟道的栅极电极的工序；
形成与所述发射极区域及所述基极接触区域连接的发射极电极的工序；以及
形成与所述集电极区域连接的集电极电极的工序，
其中，在所述SiC基板上通过外延生长来依次形成所述集电极区域和所述漂移区域之后，去除所述SiC基板，在通过该去除而露出的所述集电极区域之下形成所述集电极电极。
11.一种半导体装置的制造方法，具备：
将第一导电类型的集电极区域形成在第二导电类型的SiC基板上的工序；
形成所述集电极区域上的第二导电类型的漂移区域、所述漂移区域上的杂质浓度比所述漂移区域高的第二导电类型的载流子蓄积区域、所述载流子蓄积区域的上表面内的第一导电类型的基极区域、所述基极区域的上表面内的彼此邻接的第二导电类型的发射极区域和第一导电类型的基极接触区域、所述基极接触区域或所述发射极区域的下方的所述漂移区域内的第一导电类型的埋入区域以及所述埋入区域与所述基极区域之间的载流子寿命比所述漂移区域低的载流子捕获区域的工序；
形成能够在所述基极区域形成沟道的栅极电极的工序；
形成与所述发射极区域及所述基极接触区域连接的发射极电极的工序；以及
形成与所述集电极区域连接的集电极电极的工序，
其中，在所述SiC基板上通过外延生长来形成所述漂移区域之后，去除所述SiC基板，对通过该去除而露出的所述漂移区域进行离子注入，由此形成所述集电极区域，在所述集电极区域之下形成所述集电极电极。
CN201780041744.XA 2016-07-19 2017-06-05 半导体装置及其制造方法 Active CN109478513B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016141050 2016-07-19
JP2016-141050 2016-07-19
PCT/JP2017/020812 WO2018016208A1 (ja) 2016-07-19 2017-06-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN109478513A CN109478513A (zh) 2019-03-15
CN109478513B true CN109478513B (zh) 2021-09-28

Family

ID=60992079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780041744.XA Active CN109478513B (zh) 2016-07-19 2017-06-05 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10516017B2 (zh)
JP (1) JP6621925B2 (zh)
CN (1) CN109478513B (zh)
DE (1) DE112017003667B4 (zh)
WO (1) WO2018016208A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251046B2 (en) 2018-02-02 2022-02-15 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
WO2020026401A1 (ja) * 2018-08-02 2020-02-06 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置
CN109713030B (zh) * 2018-12-25 2021-12-31 郑州师范学院 一种rc-igbt器件
JP7349089B2 (ja) * 2019-05-09 2023-09-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113921595B (zh) * 2021-10-11 2023-11-17 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JP5201485B2 (ja) * 1994-01-21 2013-06-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JPH09270513A (ja) * 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JP2001135817A (ja) * 1999-11-09 2001-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005263853A (ja) * 2004-03-16 2005-09-29 Mitsubishi Polyester Film Copp 高透明光学用積層ポリエステルフィルム
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP2006019553A (ja) 2004-07-02 2006-01-19 Matsushita Electric Ind Co Ltd 縦型半導体装置
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2010050161A (ja) 2008-08-19 2010-03-04 Nec Electronics Corp 半導体装置
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
EP2477226B1 (en) 2009-09-07 2016-06-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device including semiconductor substrate having diode region and igbt region
JP4489150B1 (ja) * 2010-01-15 2010-06-23 株式会社東芝 情報記憶媒体と情報再生方法と情報記録方法と情報再生装置
JP5083468B2 (ja) * 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
CN103125023B (zh) * 2011-09-28 2016-05-25 丰田自动车株式会社 半导体装置及其制造方法
CN102683403B (zh) * 2012-04-24 2015-05-27 电子科技大学 一种沟槽栅电荷存储型igbt
JP5915756B2 (ja) * 2012-08-22 2016-05-11 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109755321B (zh) * 2013-02-05 2022-02-18 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
CN203339170U (zh) * 2013-04-26 2013-12-11 英飞凌科技股份有限公司 绝缘栅双极型晶体管
CN103794647B (zh) * 2014-02-28 2016-05-11 电子科技大学 一种双向igbt器件及其制作方法
US9640610B2 (en) * 2014-02-28 2017-05-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
CN105047704B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种具有连通型存储层的高压igbt及其制造方法

Also Published As

Publication number Publication date
WO2018016208A1 (ja) 2018-01-25
US10516017B2 (en) 2019-12-24
DE112017003667B4 (de) 2022-03-17
CN109478513A (zh) 2019-03-15
DE112017003667T5 (de) 2019-04-04
JP6621925B2 (ja) 2019-12-18
JPWO2018016208A1 (ja) 2018-12-06
US20190198607A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN109478513B (zh) 半导体装置及其制造方法
US8933466B2 (en) Semiconductor element
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5539355B2 (ja) 電力用半導体装置およびその製造方法
CN110970491B (zh) 场终止绝缘栅双极型晶体管中的背侧掺杂激活
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2019165206A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
JP6560444B2 (ja) 半導体装置
WO2013074291A1 (en) Method and system fabricating floating guard rings in gan materials
JP2019080035A (ja) 炭化珪素半導体装置およびその製造方法
CN107112325B (zh) 碳化硅半导体装置及其制造方法
CN114447098A (zh) 半导体装置及半导体装置的制造方法
JP4366938B2 (ja) 半導体装置
JP5028749B2 (ja) 半導体装置の製造方法
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
JP5114832B2 (ja) 半導体装置およびその製造方法
CN110582851B (zh) 半导体装置
US11721755B2 (en) Methods of forming semiconductor power devices having graded lateral doping
JP7276407B2 (ja) 炭化珪素半導体装置
US20220246729A1 (en) Silicon carbide vertical conduction mosfet device and manufacturing process thereof
CN115336007B (zh) 用于更软的反向恢复且有载流子的逐渐注入的半导体器件
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
JP2021150405A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant