CN102130007A - 沟槽型双层栅功率mos晶体管的制备方法 - Google Patents
沟槽型双层栅功率mos晶体管的制备方法 Download PDFInfo
- Publication number
- CN102130007A CN102130007A CN2010100273354A CN201010027335A CN102130007A CN 102130007 A CN102130007 A CN 102130007A CN 2010100273354 A CN2010100273354 A CN 2010100273354A CN 201010027335 A CN201010027335 A CN 201010027335A CN 102130007 A CN102130007 A CN 102130007A
- Authority
- CN
- China
- Prior art keywords
- ion
- preparation
- well region
- layer
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 150000002500 ions Chemical class 0.000 claims description 36
- 230000005516 deep trap Effects 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 238000005516 engineering process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 4
- -1 nitrogen ion Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型双层栅功率MOS晶体管的制备方法，为分别在沟槽底部和接触孔底部形成导电类型与外延层相反的第一阱区和第二阱区，且在将第一阱区引出的连接区域进行深阱注入和注入层的注入，将第一阱区和源极进行连接。本发明的制备方法能降低沟槽型双层栅功率MOS晶体管的米勒电容和通态电阻，降低开关功耗，提高开关速度。
Description
技术领域
本发明涉及一种沟槽型双层栅功率MOS器件的制备方法。
背景技术
在半导体集成电路中，现有的比较先进的沟槽型双层栅功率MOS器件结构如图1所示。这种结构的晶体管，屏蔽电极将开关电极(即栅极)与漏区隔开(即屏蔽)，有效降低栅漏电容(亦即电路中的米勒电容)。这种结构可以通过改进使得米勒电容进一步降低，漏源耐击穿电压进一步提高。
发明内容
本发明所要解决的技术问题是提供一种沟槽型MOS晶体管的制备方法，采用该方法所制备的沟槽型MOS晶体管性能得到较大改善。
为解决上述技术问题，本发明的沟槽型双层栅功率MOS晶体管的制备方法，包括如下步骤：
先对硅衬底进行深阱离子注入，而在深阱注入前的光刻工艺中，去除预设形成注入层的位置处的光刻胶，而后进行深阱的注入，深阱的深度比沟槽深，且位于外延层内，且深阱的导电类型与外延层相反；
在沟槽刻蚀之后，包括采用离子注入工艺在所述沟槽底部形成导电类型与体区相同的第一阱区的步骤和在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层的步骤，所述注入层为所述第一阱区的接触区，用于通过通孔与源极电连接；
沟槽型双层栅功率MOS晶体管中双层栅之间的氧化层采用热氧工艺制备而成；
在源区的制备步骤中，先采用光刻工艺使光刻胶覆盖有所述注入层的硅表面，而后进行离子注入形成源区；
而在刻蚀层间膜形成接触孔之后，对接触孔底部进行两次离子注入，所注入的离子导电类型与体区的相同，分别在沟槽底部形成第二阱区和在沟槽底部表面形成欧姆接触区，所述第二阱区深于所述欧姆接触区。
本发明在现有的沟槽型双层栅功率MOS晶体管的基础上作进一步改进，通过增加沟槽底部注入与接触孔底部注入两个工艺，增加了两个阱区，并且将沟槽底部的阱区与源区短接，阱区之间的外延区与阱区里的载流子相互耗尽，阱区与源极的电连接使得栅漏间的隔离屏蔽效应更强，从而使栅漏米勒电容进一步降低。亦可在保持原有击穿电压不变的基础上使用更高浓度的外延层，从而进一步降低通态电阻，开关功耗大大降低，开关速度大大提高。同时连接区域深阱的注入，可防止该区域的早期穿通，而在该区域不进行源区离子的注入是用于防止该区域因为寄生管效应影响有源区的阈值电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为现有的沟槽型双层栅功率MOS晶体管的结构示意图；
图2为实施本发明的制备方法后形成的沟槽型双层栅功率MOS晶体管的结构示意图；
图3为实施本发明的制备方法中沟槽刻蚀后的结构示意图；
图4为实施本发明的制备方法中第一阱区形成后的结构示意图；
图5为实施本发明的制备方法中注入层形成后的结构示意图；
图6为实施本发明的制备方法中下层栅形成后的结构示意图；
图7为实施本发明的制备方法中下层栅上氧化层形成后的结构示意图；
图8为实施本发明的制备方法中上层栅形成后的结构示意图；
图9为实施本发明的制备方法中源区形成后的结构示意图；
图10为实施本发明的制备方法中接触孔底部两次注入后的结构示意图；
上述图中，其中a为非连接区域，b为第一阱区引出端的连接区域。
具体实施方式
本发明的沟槽型双层栅功率MOS晶体管的制备方法，包括如下步骤：先对硅衬底进行深阱离子注入，而在深阱注入前的光刻工艺中，去除预设形成注入层的位置处的光刻胶，而后进行深阱的注入，深阱的深度比沟槽深，且位于外延层内，深阱的导电类型与外延层相反；在沟槽刻蚀之后，包括采用离子注入工艺在沟槽底部形成导电类型与体区相同的第一阱区的步骤和在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层的步骤，注入层为第一阱区的接触区，用于通过通孔与源极电连接；沟槽型双层栅功率MOS晶体管中双层栅之间的氧化层采用热氧工艺制备而成；在源区的制备步骤中，先采用光刻工艺使光刻胶覆盖有注入层的硅表面，而后进行离子注入形成源区；而在刻蚀层间膜形成接触孔之后，对接触孔底部进行两次离子注入，所注入的离子导电类型与体区的相同，分别在沟槽底部形成第二阱区和在沟槽底部表面形成欧姆接触区，第二阱区深于所述欧姆接触区。
一个具体的沟槽型双层栅功率MOS晶体管的制备流程如下：
1)先对硅衬底(硅片)进行深阱注入，在外延层内形成深阱，在深阱注入前的光刻工艺中，去除预设形成注入层的位置处的光刻胶(即在接触注入区位置处不形成深阱区)，而后进行深阱的注入。形成深阱的步骤中，所注入的离子剂量可为1012～1014原子/cm2，注入能量可为：10～2000KeV。
2)而在沟槽刻蚀步骤中，在有硬阻挡层的保护下，刻蚀衬底形成沟槽(见图3)，接着对沟槽下方进行离子注入，所注入的离子的导电类型与体区相同，在沟槽下方形成第一阱区(见图4)。再次进行离子注入在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层(见图5)，注入层为第一阱区的接触区，用于通过通孔与源极电连接，在此工艺中，所注入的离子束与衬底垂直轴的角度设定为0-85度，所注入的离子剂量为1014～1016原子/cm2，注入能量5-200KeV。两次注入之后都可再进行退火处理以推进阱的深度。形成第一阱区的离子注入中，所注入的离子剂量范围为1012～1014原子/cm2，注入能量为10-2000KeV。退火处理的温度为350-1200℃，处理时间为10秒10小时。
2)接着是沟槽内壁的氧化层生长，之后是第一层多晶硅的淀积并回刻，形成下层栅(为该器件的屏蔽电极，见图6)。在沟槽内壁的氧化层生长之前，还可进行牺牲氧化层的生长和去除工艺。而步骤(1)中沟槽下方的离子注入工艺也可在牺牲氧化层生长之后进行，离子注入完成后再去除该牺牲氧化层。
3)而后是采用热氧工艺生长下层栅上的氧化层(见图7)。一种具体的做法为先采用离子注入工艺将氮离子注入到沟槽侧壁表面(即为没被下层栅覆盖的沟槽表面)，而不注入到底下的下层栅表面；接着进行热氧生长，使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层，因有氮离子存在的沟槽侧壁的氧化速度比多晶硅的氧化速度慢，因此可以在下层栅表面形成足够厚且均匀致密的氧化层。氮离子注入工艺中，所注入的氮离子剂量为：1011～1016原子/cm2，氮离子束与衬底垂直轴的夹角为：0～89度，注入能量为：1～500KeV。而另一种做法为先采用离子注入工艺将氟离子注入至下层栅的表面，沟槽侧壁不注入氟离子；之后进行热氧生长，使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层，也可以在下层栅上形成足够厚且均匀致密的氧化层。氟离子注入工艺中，氟离子的注入剂量为：1011～1016原子/cm2，注入能量为：1～2000KeV。
4)而后是第二层多晶硅的淀积，刻蚀后形成上层栅(见图8)(也称为开关电极)。
5)而后同样是采用常规工艺进行体区的离子注入和源区的离子注入(见图9)，以及在形成了上述结构的衬底上淀积层间膜，接着刻蚀层间膜形成接触孔。在源区离子注入前，先采用光刻工艺使光刻胶覆盖住有注入层的硅表面(即此区域不进行源区的离子注入)，而后进行离子注入形成源区；
6)在接触孔刻蚀形成之后，两次离子注入，所注入的离子导电类型与体区的相同，分别在接触孔下方形成第二阱区和在接触孔底部表面形成欧姆接触区(见图10)，第二阱区深于欧姆接触区。两次均为垂直注入，形成第二阱区的离子注入中，注入能量设置为10-2000KeV，所注入的离子剂量为1012～1014原子/cm2；形成欧姆接触区的离子注入工艺中，注入能量为5-200KeV，所注入的离子剂量为1014～1016原子/cm2。
后续其它工艺与传统的沟槽双层栅MOS器件制程完全一致，最终形成如图2所示的器件结构。
Claims (7)
1.一种沟槽型双层栅功率MOS晶体管的制备方法，其特征在于：
先对硅衬底进行深阱离子注入，而在深阱注入前的光刻工艺中，去除预设形成注入层的位置处的光刻胶，而后进行深阱的注入，深阱的深度比沟槽深，且位于外延层内，所述深阱的导电类型与外延层相反；
在所述沟槽刻蚀之后，包括采用离子注入工艺在所述沟槽底部形成导电类型与体区相同的第一阱区的步骤和在部分沟槽内壁表面和硅表面形成导电类型与体区相同的注入层的步骤，所述注入层为所述第一阱区的接触区，用于通过通孔与源极电连接；
所述沟槽型双层栅功率MOS晶体管中双层栅之间的氧化层采用热氧工艺制备而成；
在源区的制备步骤中，先采用光刻工艺使光刻胶覆盖有所述注入层的硅表面，而后进行离子注入形成源区；
而在刻蚀层间膜形成接触孔之后，对接触孔底部进行两次离子注入，所注入的离子导电类型与体区的相同，分别在所述接触孔底部形成第二阱区和在接触孔底部表面形成欧姆接触区，所述第二阱区深于所述欧姆接触区。
2.根据权利要求1所述的制备方法，其特征在于：所述沟槽的离子注入在沟槽形成后、牺牲氧化层生长前进行。
3.根据权利要求1所述的制备方法，其特征在于：所述沟槽的离子注入在牺牲氧化层生长后，所述牺牲氧化层去除之前进行。
4.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述形成深阱的步骤中，所注入的离子剂量为1012～1014原子/cm2，注入能量：10～2000KeV。
5.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述在沟槽底部形成第一阱区的步骤中，所注入的离子剂量为1012～1014原子/cm2，注入能量为10-2000KeV，离子注入之后还进行退火处理，所述退火处理的温度为350-1200℃，时间为10秒-10小时。
6.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述形成第一阱区的接触区的离子注入工艺中，所注入的离子束与衬底垂直轴的角度设定为0-85度，所注入的离子剂量为1014～1016原子/cm2，注入能量5-200KeV。
7.根据权利要求1至3中任一项权利要求所述的制备方法，其特征在于：所述接触孔底部的离子注入工艺中，两次均为垂直注入，所述形成第二阱区的离子注入中，所注入的离子剂量为1012～1014原子/cm2，注入能量为10-2000KeV；所述形成欧姆接触区的离子注入工艺中，注入的离子剂量为1014～1016原子/cm2，注入能量5-200KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027335 CN102130007B (zh) | 2010-01-20 | 2010-01-20 | 沟槽型双层栅功率mos晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027335 CN102130007B (zh) | 2010-01-20 | 2010-01-20 | 沟槽型双层栅功率mos晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130007A true CN102130007A (zh) | 2011-07-20 |
| CN102130007B CN102130007B (zh) | 2013-01-09 |
Family
ID=44268035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027335 Active CN102130007B (zh) | 2010-01-20 | 2010-01-20 | 沟槽型双层栅功率mos晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102130007B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117225A (zh) * | 2013-01-29 | 2013-05-22 | 中航（重庆）微电子有限公司 | 防止沟槽式功率mos晶体管体效应的工艺制备方法 |
| CN103545371A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 用于功率mos晶体管的装置和方法 |
| CN104332401A (zh) * | 2014-09-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3964819B2 (ja) * | 2003-04-07 | 2007-08-22 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
-
2010
- 2010-01-20 CN CN 201010027335 patent/CN102130007B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545371A (zh) * | 2012-07-11 | 2014-01-29 | 台湾积体电路制造股份有限公司 | 用于功率mos晶体管的装置和方法 |
| CN103545371B (zh) * | 2012-07-11 | 2016-08-31 | 台湾积体电路制造股份有限公司 | 用于功率mos晶体管的装置和方法 |
| CN103117225A (zh) * | 2013-01-29 | 2013-05-22 | 中航（重庆）微电子有限公司 | 防止沟槽式功率mos晶体管体效应的工艺制备方法 |
| CN103117225B (zh) * | 2013-01-29 | 2017-01-25 | 中航（重庆）微电子有限公司 | 防止沟槽式功率mos晶体管体效应的工艺制备方法 |
| CN104332401A (zh) * | 2014-09-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 |
| CN104332401B (zh) * | 2014-09-23 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130007B (zh) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324053B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| CN102130000B (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN103151376A (zh) | 沟槽-栅极resurf半导体器件及其制造方法 | |
| JP6770177B2 (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN102569403A (zh) | 分裂栅型沟槽功率mos器件的终端结构及其制造方法 | |
| US9484436B2 (en) | Power LDMOS semiconductor device with reduced on-resistance and manufacturing method thereof | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN106298935A (zh) | Ldmos器件及其制造方法 | |
| CN118588746A (zh) | 半导体结构的制造方法、半导体结构、芯片和电子设备 | |
| CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN102130007B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN103325839A (zh) | 一种mos超势垒整流器件及其制造方法 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN109698239A (zh) | Nldmos器件及其制造方法 | |
| CN109427881A (zh) | 具有屏蔽栅的沟槽栅mosfet及制造方法 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| CN108598151A (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN102130001A (zh) | 沟槽型双层栅功率mos器件的制备方法 | |
| CN102103997B (zh) | 沟槽型功率mos器件的结构及其制备方法 | |
| US8421149B2 (en) | Trench power MOSFET structure with high switching speed and fabrication method thereof | |
| CN102104001B (zh) | 提高沟槽型功率mos器件的击穿电压的方法 | |
| CN110047831B (zh) | 一种半导体功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |