CN104779288B - 一种vdmos器件及其制造方法 - Google Patents
一种vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104779288B CN104779288B CN201410014444.0A CN201410014444A CN104779288B CN 104779288 B CN104779288 B CN 104779288B CN 201410014444 A CN201410014444 A CN 201410014444A CN 104779288 B CN104779288 B CN 104779288B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- gate contact
- field oxide
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract description 8
- 238000005457 optimization Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种VDMOS器件及其制造方法，所述VDMOS器件包括外延层和形成在外延层上的栅极氧化层和场氧化层，所述场氧化层表面形成有多晶硅层，还包括源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。本发明通过优化VDMOS的栅极接触孔的开孔位置，将其移到场氧化层处，这样在刻蚀栅极接触孔时，对多晶层的刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
Description
技术领域
本发明属于半导体芯片制造工艺技术领域，特别是涉及一种VDMOS器件及其制造方法。
背景技术
VDMOS（垂直双扩散金属-氧化物半导体场效应晶体管器件）兼有双极晶体管和普通MOS器件的优点。对于VDMOS器件，栅电极的引出，常规做法是，在栅极多晶硅的部分区域，开出接触孔，连接金属层。
由于在制作接触孔时，源区的接触孔有时需要刻蚀出硅孔，个别情况下，硅孔内要注入P型杂质，来提高器件的抗雪崩击穿能力。此时，栅极区域的多晶硅层也会被刻蚀掉一些，以注入P型杂质。为了节省工艺，源区接触孔和栅极接触孔通过同一刻蚀工艺形成，所以才会出现深度一致，导致栅极接触孔刻蚀掉多晶硅。
此时，栅极接触孔对应位置的多晶硅下面的栅氧化层就会受到离子损伤，当栅源之间加压时，此处的栅氧化层很容易击穿，造成栅源之间的漏电。
发明内容
为了解决现有的VDMOS器件在栅源之间加压时，容易造成栅氧化层击穿，造成栅源之间的漏电，本发明提供了一种VDMOS器件及其制造方法。
本发明采用的技术方案是：一种VDMOS器件，包括外延层和形成在外延层上的栅极氧化层和场氧化层，所述场氧化层表面形成有多晶硅层，还包括源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。
本发明还提供了一种VDMOS器件的制造方法，包括：
形成一外延层，并在所述外延层上形成栅极氧化层和场氧化层，以及在所述场氧化层表面形成有多晶硅层；
形成源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。
本发明通过优化VDMOS的栅极接触孔的开孔位置，将其移到场氧化层处，这样在刻蚀栅极接触孔时，对多晶层的刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
附图说明
图1为本发明一种实施例的VDMOS器件的制造方法的流程图；
图2-11为本发明制造VDMOS器件的各个状态示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。后面的描述中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图示大小并不完全代表实际尺寸，也不反映尺寸的比例关系。
如图1所示，为本发明一种实施例的VDMOS器件的制造方法的流程图，包括：
步骤S101：形成一外延层，并在所述外延层上形成栅极氧化层和场氧化层，以及在所述场氧化层表面形成有多晶硅层；
步骤S102：形成源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。
本发明通过优化VDMOS的栅极接触孔的开孔位置，将其移到场氧化层处，这样在刻蚀栅极接触孔时，对多晶层的刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
以下结合VDMOS器件的制造过程对其进行详细描述：
如图2所示，为本发明制造VDMOS器件的第一状态示意图，该状态包括：形成衬底101、外延层102和场氧化层103，在衬底101上形成外延层102，在外延层102上进行场氧化层103的生长以及刻蚀。其中，场氧化层厚度为0.8～1.5um，生长温度为1000-1100℃。
如图3所示，为本发明制造VDMOS器件的第二状态示意图，该状态是在前一状态中注入分压环104，外延层在位于场氧化层的两侧注入分压环104，注入的剂量在1.0E15个/cm2，能量约100KeV，注入离子为B+。
如图4所示，为本发明制造VDMOS器件的第三状态示意图，该状态是在前一状态中进行沟槽的刻蚀，在外延层中通过构图工艺形成沟槽105图案，沟槽深度约为1-3.0um。宽度约为0.3～0.6um。
如图5所示，为本发明制造VDMOS器件的第四状态示意图，该状态是在前一状态中进行栅极氧化层的生长。在沟槽侧壁以及外延层表面形成栅极氧化层106。形成的栅极氧化层厚度为0.05～0.20um，生长的温度为1000-1100℃。
如图6所示，为本发明制造VDMOS器件的第五状态示意图，该状态是在前一状态中形成多晶硅层，在栅极氧化层、场氧化层表面形成多晶硅层107，在炉管中生长温度为550～700℃左右，厚度约为0.6-1.5um。形成多晶硅层之后，进行光刻、刻蚀，在沟槽中以及场氧化层表面形成多晶硅层保留区。
如图7所示，为本发明制造VDMOS器件的第六状态示意图，该状态是在前一状态中形成源区108，将外延层的体区注入离子磷，剂量在1E15个/cm2，以形成N+源区。
如图8所示，为本发明制造VDMOS器件的第七状态示意图，该状态是在前一状态中形成介质层109和接触孔。介质层由化学气相淀积的方式生长，介质层结构为“不掺杂的二氧化硅＋掺磷的二氧化硅”，总厚度为0.5-1.5um。形成的接触孔包括源区接触孔110和栅极接触孔111，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。所述栅极接触孔贯穿所述介质层并伸入到多晶硅层中，所述源区接触孔形成在源区，并贯穿所述介质层和栅极氧化层后伸入到外延层中。优选地，源区接触孔和栅极接触孔利用同一刻蚀工艺形成，从而节省了操作步骤。由于栅极接触孔111的开口与场氧化层相对设置，此时，对位于场氧化层表面的多晶层进行刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
如图9所示，为本发明制造VDMOS器件的第八状态示意图，该状态是在前一状态中的接触孔内注入P型离子112，以防止雪崩。该实施例注入的离子为二氟化硼，剂量在5E14个/cm2，能量在80KeV左右。
如图10所示，为本发明制造VDMOS器件的第九状态示意图，该状态是在前一状态中的接触孔中沉积金属层113，源区接触孔110和栅极接触孔111通过沉积的金属层进行连接。该实施例沉积的金属层为Al（98.5％）、Si（1.0％）、Cu（0.5%）合金。
如图11所示，为本发明制造VDMOS器件的第十状态示意图，该状态是在衬底的另一侧形成背面金属层114，该实施例的背面金属层的组成为，依次生长Ti－0.1um，Ni－0.2um，Ag－1.0um。该状态还对精品进行减薄操作，晶片减薄到200～300um。
再次参阅图11，为本发明一种实施例的VDMOS器件的结构示意图，该VDMOS器件包括外延层102和形成在外延层上的栅极氧化层106和场氧化层103，所述场氧化层表面形成有多晶硅层107。在源区形成有源区接触孔110以及在栅极形成栅极接触孔111，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内。
本发明通过优化VDMOS的栅极接触孔的开孔位置，将其移到场氧化层处，这样在刻蚀栅极接触孔时，对多晶层的刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
本发明VDMOS器件的源区接触孔和栅极接触孔利用同一刻蚀工艺形成，从而节省了操作步骤。由于栅极接触孔111的开口与场氧化层相对设置，此时，对位于场氧化层表面的多晶层进行刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
本发明VDMOS器件的栅极氧化层表面形成有介质层，所述栅极接触孔贯穿所述介质层并伸入到多晶硅层中。所述源区接触孔形成在源区，并贯穿所述介质层和栅极氧化层后伸入到外延层中。所述外延层在位于场氧化层的两侧形成有分压环。
本发明VDMOS器件的源区接触孔和栅极接触孔中注入有用于防雪崩的离子。所述源区接触孔和栅极接触孔通过沉积的金属层相连接。所述外延层形成在衬底的一侧，所述衬底的另一侧形成有金属层。所述外延层中还形成有沟槽图案，所述沟槽的侧壁形成有栅极氧化层。
上述技术方案通过将VDMOS的栅极接触孔移到场氧化层处，这样在刻蚀栅极接触孔时，对多晶层的刻蚀，就不会对其下方的栅氧化层造成损伤，从而提高栅源之间的击穿电压。
上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的技术人员在本方法的启示下，在不脱离本方法宗旨和权利要求所保护的范围情况下，还可以作出很多变形，这些均属于本发明的保护范围之内。
Claims (7)
1.一种VDMOS器件，包括外延层和形成在外延层上的栅极氧化层和场氧化层，所述场氧化层表面形成有多晶硅层，其特征在于，还包括源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内；所述源区接触孔和所述栅极接触孔为硅孔，所述源区接触孔和所述栅极接触孔内注入P型离子；所述栅极氧化层表面形成有介质层，所述栅极接触孔贯穿所述介质层并伸入到多晶硅层中，所述源区接触孔形成在源区，并贯穿所述介质层和栅极氧化层后伸入到外延层中。
2.根据权利要求1所述的VDMOS器件，其特征在于，所述源区接触孔和栅极接触孔通过同一刻蚀工艺形成。
3.根据权利要求1-2任何一项所述的VDMOS器件，其特征在于，所述外延层在位于场氧化层的两侧形成有分压环。
4.根据权利要求1-2任何一项所述的VDMOS器件，其特征在于，所述外延层形成在衬底的一侧，所述衬底的另一侧形成有金属层。
5.根据权利要求1-2任何一项所述的VDMOS器件，其特征在于，所述外延层中还形成有沟槽图案，所述沟槽的侧壁形成有栅极氧化层。
6.一种VDMOS器件的制造方法，其特征在于，包括：
形成一外延层，并在所述外延层上形成栅极氧化层和场氧化层，以及在所述场氧化层表面形成有多晶硅层；
形成源区接触孔和栅极接触孔，所述栅极接触孔的开口与所述场氧化层相对设置，所述栅极接触孔在外延层上的投影位于场氧化层覆盖范围内；
所述源区接触孔和所述栅极接触孔为硅孔，所述源区接触孔和所述栅极接触孔内注入P型离子；
所述栅极氧化层表面形成有介质层，所述栅极接触孔贯穿所述介质层并伸入到多晶硅层中，所述源区接触孔形成在源区，并贯穿所述介质层和栅极氧化层后伸入到外延层中。
7.根据权利要求6所述的VDMOS器件的制造方法，其特征在于，所述源区接触孔和栅极接触孔通过同一刻蚀工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410014444.0A CN104779288B (zh) | 2014-01-13 | 2014-01-13 | 一种vdmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410014444.0A CN104779288B (zh) | 2014-01-13 | 2014-01-13 | 一种vdmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779288A CN104779288A (zh) | 2015-07-15 |
| CN104779288B true CN104779288B (zh) | 2019-05-31 |
Family
ID=53620655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410014444.0A Active CN104779288B (zh) | 2014-01-13 | 2014-01-13 | 一种vdmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779288B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313088A (en) * | 1990-09-19 | 1994-05-17 | Nec Corporation | Vertical field effect transistor with diffused protection diode |
| CN102110717A (zh) * | 2011-01-26 | 2011-06-29 | 成都瑞芯电子有限公司 | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 |
| CN102339867A (zh) * | 2011-10-28 | 2012-02-01 | 上海宏力半导体制造有限公司 | 一种vdmos器件及其的形成方法 |
| CN103311303A (zh) * | 2013-05-27 | 2013-09-18 | 东南大学 | 一种n型横向碳化硅金属氧化物半导体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
| JP4824296B2 (ja) * | 2004-11-04 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008085278A (ja) * | 2006-09-29 | 2008-04-10 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
-
2014
- 2014-01-13 CN CN201410014444.0A patent/CN104779288B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313088A (en) * | 1990-09-19 | 1994-05-17 | Nec Corporation | Vertical field effect transistor with diffused protection diode |
| CN102110717A (zh) * | 2011-01-26 | 2011-06-29 | 成都瑞芯电子有限公司 | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 |
| CN102339867A (zh) * | 2011-10-28 | 2012-02-01 | 上海宏力半导体制造有限公司 | 一种vdmos器件及其的形成方法 |
| CN103311303A (zh) * | 2013-05-27 | 2013-09-18 | 东南大学 | 一种n型横向碳化硅金属氧化物半导体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779288A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN108258051A (zh) | Ldmos器件及其制造方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN105489500A (zh) | 超结vdmos的制备方法及其超结vdmos器件 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN103779415B (zh) | 平面型功率mos器件及其制造方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN113497132A (zh) | 超级结绝缘栅双极型晶体管及其制作方法 | |
| CN102157377A (zh) | 超结vdmos器件及其制造方法 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN104779288B (zh) | 一种vdmos器件及其制造方法 | |
| CN209087850U (zh) | 一种多次外延的超结终端结构 | |
| CN107785427A (zh) | 垂直双扩散金属氧化物半导体器件及其制备方法 | |
| CN100358155C (zh) | 等离子体平板显示器寻址驱动芯片制备方法 | |
| CN104900703A (zh) | 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法 | |
| CN103839802A (zh) | 一种沟槽型igbt结构的制作方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |