CN102110717A - 沟槽式金属氧化物半导体场效应晶体管及其制造方法 - Google Patents

沟槽式金属氧化物半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN102110717A
CN102110717A CN 201110027235 CN201110027235A CN102110717A CN 102110717 A CN102110717 A CN 102110717A CN 201110027235 CN201110027235 CN 201110027235 CN 201110027235 A CN201110027235 A CN 201110027235A CN 102110717 A CN102110717 A CN 102110717A
Authority
CN
China
Prior art keywords
layer
electrode contact
epitaxial loayer
contact hole
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110027235
Other languages
English (en)
Other versions
CN102110717B (zh
Inventor
王新
朱怀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Original Assignee
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd filed Critical CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority to CN 201110027235 priority Critical patent/CN102110717B/zh
Publication of CN102110717A publication Critical patent/CN102110717A/zh
Application granted granted Critical
Publication of CN102110717B publication Critical patent/CN102110717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽式金属氧化物半导体场效应晶体管,包括N+衬底层、N-外延层、栅氧化层、硼磷硅玻璃层、金属层、以及背面金属层,N-外延层上端面设置有环状的场氧化层,N-外延层设有沟槽,该沟槽内填充有掺杂的多晶硅层,N-外延层包括源区层和设置在源区层下端面的P_body层;本发明还包括源电极接触孔和栅电极接触孔,源电极接触孔和栅电极接触孔均由金属层填充,且源电极接触孔端的金属层和栅电极接触孔端的金属层通过一道开口分隔开。本发明还公开了上述沟槽式金属氧化物半导体场效应晶体管的制造方法。采用上述结构和制造方法,节约制造成本。

Description

沟槽式金属氧化物半导体场效应晶体管及其制造方法
技术领域
    本发明涉及功率场效应晶体管,具体是沟槽式金属氧化物半导体场效应晶体管及其制造方法。
背景技术
功率场效应晶体管是近几年迅速发展起来的新型功率器件,由于它比双极型功率器件具有许多优良性能:如高输入阻抗,低驱动电流,没有少子存储效应,开关速度快,工作频率高,具有负的电流温度系数,并有良好的电流自调节能力,可有效地防止电流局部集中和热点的产生,电流分布均匀,容易通过并联方式增加电流容量,具有较强的功率处理能力,热稳定性好,安全工作区大,没有二次击穿等,已广泛应用于各种电子设备中,如高速开关电路,开关电源,不间断电源,高功率放大电路,高保真音响电路,射频功放电路,电力转换电路,电机变频电路,电机驱动电路,固体继电器,控制电路与功率负载之间的接口电路等。
传统的沟槽式金属氧化物半导体场效应晶体管(Trench MOSFET)由于其特定的结构,在制造的过程中需要七层掩膜,生产成本高。
发明内容
本发明的目的在于提供一种节约生产成本的沟槽式金属氧化物半导体场效应晶体管及其制造方法。
本发明的目的主要通过以下技术方案实现:沟槽式金属氧化物半导体场效应晶体管,包括N-外延层, N-外延层包括设置在其上部的源区层,以及设置在源区层下端面的P_body层,该P_body层内设有P型杂质层。
沟槽式金属氧化物半导体场效应晶体管,还包括设置在N-外延层下端面的N+衬底层,以及设置在N+衬底层下端面的背面金属层;所述N-外延层的上端面设置有环状的场氧化层,N-外延层还设有沟槽,该沟槽内填充有掺杂的多晶硅层;N-外延层与多晶硅层之间、N-外延层的上端面、以及场氧化层的上端面和内侧壁均设置有栅氧化层;多晶硅层上端面、以及N-外延层和场氧化层上端面的栅氧化层上依次设置有硼磷硅玻璃层和金属层;P型杂质层的上端面设有与其接通的源电极接触孔,该源电极接触孔依次穿过P_body层、源区层、栅氧化层、以及硼磷硅玻璃层,多晶硅层内设有栅电极接触孔,该栅电极接触孔穿过硼磷硅玻璃层,源电极接触孔和栅电极接触孔均由金属层填充,且源电极接触孔端的金属层和栅电极接触孔端的金属层之间设有将两者分隔开的开口。
所述多晶硅层掺杂的物质为磷或砷。
所述多晶硅层高于沟槽开口的水平面4800埃。
所述硼磷硅玻璃层的厚度为6000埃。
所述的金属层的金属为铝硅铜合金。
上述沟槽式金属氧化物半导体场效应晶体管的制造方法,包括以下步骤:
步骤一、在N+衬底层上端面依次外延生长N-外延层、热生长场氧化层;
步骤二、设计第一层掩模,并进行有源区光刻;
步骤三、设计第二层掩模,在有源区后淀积一层四乙基原硅酸盐并增密,涂胶,用第二层掩模曝光显影,然后干法腐蚀四乙基原硅酸盐,去胶,最后沟槽腐蚀;
步骤四、在沟槽的底部和侧壁、N-外延层的上端面、以及场氧化层的上端面和内侧壁均生长一层栅氧化层;
步骤五、在沟槽内淀积多晶硅并掺杂磷或砷,形成掺杂的多晶硅层,并刻蚀掉多晶硅层上端面的多晶硅,在多晶硅层的上端面形成外围沟槽;
步骤六、对N-外延层进行掺杂,形成P_body层;
步骤七、向N-外延层注入砷,形成源区层;
步骤八、淀积硼磷硅玻璃层;
步骤九、设计第三层掩模,刻蚀掉与外围沟槽位置对应的硼磷硅玻璃层形成栅电极接触孔,刻蚀掉部分硼磷硅玻璃层并深刻N-外延层形成源电极接触孔;
步骤十、向N-外延层注入高浓度的P型杂质,形成P型杂质层;
步骤十一、在步骤九形成的源电极接触孔和栅电极接触孔,以及上述整体结构的上表面淀积一层金属,形成金属层,作为栅源电极;
步骤十二、设计第四层掩模,并刻蚀一开口将源电极接触孔端的金属层和栅电极接触孔端的金属层分隔开,分别作为源电极和栅电极;
步骤十二、在N+衬底层的下端面金属化,形成背面金属层,作为漏电极。
所述的步骤四还包括:在生产栅氧化层前,在沟槽的底部和侧壁、N-外延层的上端面、以及场氧化层的上端面和内侧壁均生长一层牺牲氧化层,优化沟槽表面,然后刻蚀掉牺牲氧化层。
本发明与现有技术相比具有以下优点和有益效果:(1)本发明高浓度P型杂质的注入N-外延层型的注入窗口与源电极接触孔相同,这样在形成P型杂质层的过程中不需要涉及掩模。
(2)本发明芯片表面没有多晶硅的通道,而是利用外围沟槽作为多晶硅的通道,通道直接开在沟槽上面,这样做即节省了一层掩模,又减少了芯片的面积,同时也减小了多晶硅通道的电阻,有利于对栅极进行均匀的供电。
(3)本发明由于采用接触孔型源接触,所以源区层可以采用普注方式形成,不用使用掩模,降低了寄生晶体管基极电阻,也就消弱了器件本身的寄生晶体管效应,可靠性得到提高。
附图说明
图1为本发明沟槽式金属氧化物半导体场效应晶体管的剖面结构示意图;
图2为本发明沟槽式金属氧化物半导体场效应晶体管的加工流程图。
附图中所对应的附图标记为:1、N+衬底层,2、N-外延层,3、背面金属层,4、场氧化层,5、多晶硅层,6、栅氧化层,7、硼磷硅玻璃层,8、金属层,9、源区层,10、P_body层,11、P型杂质层。
具体实施方式
下面通过实施例对本发明作进一步的说细说明,但本发明的实施方式不限于此。
实施例:
如图1所示,沟槽式金属氧化物半导体场效应晶体管,包括N+衬底层1,N+衬底层1的上下端面分别设置有N-外延层2和背面金属层3,背面金属层3形成漏电极。N-外延层2上端面设置有环状的场氧化层4,N-外延层2设有沟槽,该沟槽内填充有掺杂的多晶硅层5,掺杂的物质优选为磷或砷,浓度数量级为1020cm-3,作为优选,多晶硅层5高于沟槽开口的水平面4800埃。N-外延层2与多晶硅层5之间、N-外延层2的上端面、以及场氧化层4的上端面和内侧壁均设置有栅氧化层6,多晶硅层5上端面、以及N-外延层2和场氧化层4上端面的栅氧化层6上依次设置有硼磷硅玻璃层7和金属层8,硼磷硅玻璃层7的厚度优选为6000埃,金属层8金属优选为铝硅铜合金。N-外延层2包括源区层9和设置在源区层9下端面的P_body层10,P_body层10内设有P型杂质层11,其中,P_body层10是掺有P型杂质的半导体层,其与P型杂质层11的主要区别在于P型杂质层11内注入的是高浓度的P型杂质。硼磷硅玻璃层7、栅氧化层6、源区层9、P_body层10形成与P型杂质层11接通的源电极接触孔,硼磷硅玻璃层7与多晶硅层5形成一道栅电极接触孔,源电极接触孔和栅电极接触孔均由金属层8填充,且源电极接触孔端的金属层和栅电极接触孔端的金属层通过一道开口分隔开,分隔开后分别形成金属源电极和金属栅电极。
如图2所述,上述沟槽式金属氧化物半导体场效应晶体管的制造方法,包括以下步骤:在N+衬底层1外延生长N-外延层2、热生长场氧化层4、有源区光刻、沟槽腐蚀、优化沟槽表面、生长栅氧化层6、淀积多晶硅、P_body区的注入、形成源区、淀积BPSG、刻蚀源电极接触孔和栅电极接触孔、P型杂质层11生成、淀积金属层8、刻蚀形成源电极和栅电极、以及N+衬底层1下端面金属化。
本发明在制造的过程为,先提供一个N+衬底层1,再在N+衬底层1外延生长N-外延层2,之后热生产场氧化层4。有源区光刻,先设计第一层掩模,按照第一层掩模刻蚀出器件的有源区,具体刻蚀工艺可以是反应离子刻蚀或等离子刻蚀,在刻蚀过程中加入合适的气体成分以加快刻蚀速度和提高刻蚀效果,如在刻蚀二氧化硅时加入四氟化碳气体,而在刻蚀多晶硅时加入四氯化碳气体。沟槽腐蚀,设计第二层掩模,在有源区后淀积一层TEOS(四乙基原硅酸盐)并增密,然后涂胶,涂胶为涂覆光刻胶,用第二层掩模曝光显影,再干法腐蚀TEOS,去胶,最后沟槽腐蚀,在此以增密的TEOS作为沟槽腐蚀的掩膜层,这是因为增密的TEOS,在沟槽腐蚀的过程中其保形性比光刻胶好。其中,光刻胶是感光化合物、基体材料和溶剂混合而成。
在刻蚀沟槽结束后,在沟槽的底部和侧壁、N-外延层2的上端面、以及场氧化层4的上端面和内侧壁均生长一层牺牲氧化层,优化沟槽表面,牺牲氧化层通常先择为SiO2,然后刻蚀掉牺牲氧化层,生长栅氧化层6。然后在沟槽内淀积多晶硅并掺杂磷或砷,形成掺杂的多晶硅层5,并刻蚀掉多晶硅层5上端面的多晶硅,此步工艺与传统工艺不同,传统工艺表面要留有多晶硅的通道,而在此采用的工艺是刻蚀掉多晶硅层5表面所有的多晶硅并形成外围沟槽,用外围沟槽作为多晶硅的通道,这样就能节省了一层掩模。P_body区的注入,对N-外延层2进行掺杂,掺杂的物质为硼,形成P_body层10,再向N-外延层2注入砷,形成源区层9,砷的注入可采用普注的方式,这样较传统工艺又可节省一层掩模。淀积BPSG,即淀积硼磷硅玻璃层7,硼磷硅玻璃层7则作为栅源之间的隔离。刻蚀源电极接触孔和栅电极接触孔,即设计第三层掩模,刻蚀掉与外围沟槽位置对应的硼磷硅玻璃层形成栅电极接触孔,刻蚀掉部分硼磷硅玻璃层并深刻N-外延层形成源电极接触孔,刻蚀方式可以是反应离子刻蚀或等离子刻蚀,刻蚀N-区的厚度要保证穿透整个N+区,即源区层9,一般在0.3um。
P型杂质层11的生成,即向N-外延层2注入高浓度的P型杂质,形成P型杂质层11,该步骤的目的是减小寄生晶体管的基极电阻,降低闩锁效应。再在形成的源电极接触孔和栅电极接触孔,以及上述整体结构的上表面淀积一层金属,形成金属层8,作为栅源电极,淀积的金属优选为铝硅铜合金。刻蚀形成源电极和栅电极,即设计第四层掩模,并刻蚀一开口将源电极接触孔端的金属层和栅电极接触孔端的金属层分隔开,分别作为源电极和栅电极。最后,在N+衬底层1的下端面金属化,形成背面金属层3,作为漏电极。
当给栅电极供正电时,多晶硅层5上产生电压,通过栅氧化层6形成电场,该电场将使P_body层10与栅氧化层6相接触的表面离子反型,与栅氧化层6接触的P_body层10表面形成反型层,即由原来的P型杂质变为N型杂质。这样,源区层9、N-外延层2、N+衬底层1就通过P_body层10的反型层连接起来。当给漏电极加正电压,给源电极加负电压时,就会有电子从源电极经过源区层9、P_body层10的反型层、N-外延层2、N+衬底层1到漏电极,形成电流。
如上所述,则能很好的实现本发明。

Claims (8)

1.沟槽式金属氧化物半导体场效应晶体管,其特征在于,包括N-外延层, N-外延层包括设置在其上部的源区层,以及设置在源区层下端面的P_body层,该P_body层内设有P型杂质层。
2.根据权利要求1所述的沟槽式金属氧化物半导体场效应晶体管,其特征在于,还包括设置在N-外延层下端面的N+衬底层,以及设置在N+衬底层下端面的背面金属层;所述N-外延层的上端面设置有环状的场氧化层,N-外延层还设有沟槽,该沟槽内填充有掺杂的多晶硅层;N-外延层与多晶硅层之间、N-外延层的上端面、以及场氧化层的上端面和内侧壁均设置有栅氧化层;多晶硅层上端面、以及N-外延层和场氧化层上端面的栅氧化层上依次设置有硼磷硅玻璃层和金属层;P型杂质层的上端面设有与其接通的源电极接触孔,该源电极接触孔依次穿过P_body层、源区层、栅氧化层、以及硼磷硅玻璃层,多晶硅层内设有栅电极接触孔,该栅电极接触孔穿过硼磷硅玻璃层,源电极接触孔和栅电极接触孔均由金属层填充,且源电极接触孔端的金属层和栅电极接触孔端的金属层之间设有将两者分隔开的开口。
3.根据权利要求2所述的沟槽式金属氧化物半导体场效应晶体管,其特征在于,所述多晶硅层掺杂的物质为磷或砷。
4.根据权利要求2所述的沟槽式金属氧化物半导体场效应晶体管,其特征在于,所述多晶硅层高于沟槽开口的水平面4800埃。
5.根据权利要求2所述的沟槽式金属氧化物半导体场效应晶体管,其特征在于,所述硼磷硅玻璃层的厚度为6000埃。
6.根据权利要求2所述的沟槽式金属氧化物半导体场效应晶体管,其特征在于,所述的金属层的金属为铝硅铜合金。
7.上述沟槽式金属氧化物半导体场效应晶体管的制造方法,其特征在于,包括以下步骤:
步骤一、在N+衬底层上端面依次外延生长N-外延层、热生长场氧化层;
步骤二、设计第一层掩模,并进行有源区光刻;
步骤三、设计第二层掩模,在有源区后淀积一层四乙基原硅酸盐并增密,涂胶,用第二层掩模曝光显影,然后干法腐蚀四乙基原硅酸盐,去胶,最后沟槽腐蚀;
步骤四、在沟槽的底部和侧壁、N-外延层的上端面、以及场氧化层的上端面和内侧壁均生长一层栅氧化层;
步骤五、在沟槽内淀积多晶硅并掺杂磷或砷,形成掺杂的多晶硅层,并刻蚀掉多晶硅层上端面的多晶硅,在多晶硅层的上端面形成外围沟槽;
步骤六、对N-外延层进行掺杂,形成P_body层;
步骤七、向N-外延层注入砷,形成源区层;
步骤八、淀积硼磷硅玻璃层;
步骤九、设计第三层掩模,刻蚀掉与外围沟槽位置对应的硼磷硅玻璃层形成栅电极接触孔,刻蚀掉部分硼磷硅玻璃层并深刻N-外延层形成源电极接触孔;
步骤十、向N-外延层注入高浓度的P型杂质,形成P型杂质层;
步骤十一、在步骤九形成的源电极接触孔和栅电极接触孔,以及上述整体结构的上表面淀积一层金属,形成金属层,作为栅源电极;
步骤十二、设计第四层掩模,并刻蚀一开口将源电极接触孔端的金属层和栅电极接触孔端的金属层分隔开,分别作为源电极和栅电极;
步骤十二、在N+衬底层的下端面金属化,形成背面金属层,作为漏电极。
8.根据权利要求7所述的沟槽式金属氧化物半导体场效应晶体管的制造方法,其特征在于,所述的步骤四还包括:在生产栅氧化层前,在沟槽的底部和侧壁、N-外延层的上端面、以及场氧化层的上端面和内侧壁均生长一层牺牲氧化层,优化沟槽表面,然后刻蚀掉牺牲氧化层。
CN 201110027235 2011-01-26 2011-01-26 沟槽式金属氧化物半导体场效应晶体管及其制造方法 Expired - Fee Related CN102110717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110027235 CN102110717B (zh) 2011-01-26 2011-01-26 沟槽式金属氧化物半导体场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110027235 CN102110717B (zh) 2011-01-26 2011-01-26 沟槽式金属氧化物半导体场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102110717A true CN102110717A (zh) 2011-06-29
CN102110717B CN102110717B (zh) 2013-01-02

Family

ID=44174816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110027235 Expired - Fee Related CN102110717B (zh) 2011-01-26 2011-01-26 沟槽式金属氧化物半导体场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102110717B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832134A (zh) * 2012-08-31 2012-12-19 电子科技大学 具有超薄源区的槽栅vdmos器件的制备方法
CN103346167A (zh) * 2013-06-24 2013-10-09 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法
CN104779162A (zh) * 2014-01-15 2015-07-15 北大方正集团有限公司 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN104779288A (zh) * 2014-01-13 2015-07-15 北大方正集团有限公司 一种vdmos器件及其制造方法
CN105810574A (zh) * 2015-01-20 2016-07-27 国际商业机器公司 金属绝缘体半导体(mis)接触及其形成方法以及晶体管
CN105870187A (zh) * 2016-04-18 2016-08-17 晶科华兴集成电路(深圳)有限公司 沟槽式金属氧化物半导体场效应晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法
CN1868046A (zh) * 2003-10-17 2006-11-22 皇家飞利浦电子股份有限公司 半导体器件及制造此类半导体器件的方法
CN101490842A (zh) * 2006-01-17 2009-07-22 国际商业机器公司 用于mosfet栅极电极接合衬垫的结构和方法
CN201936886U (zh) * 2011-01-26 2011-08-17 成都瑞芯电子有限公司 沟槽式金属氧化物半导体场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601725A (zh) * 2003-09-22 2005-03-30 国际商业机器公司 一种互补金属氧化物半导体及其形成方法
CN1868046A (zh) * 2003-10-17 2006-11-22 皇家飞利浦电子股份有限公司 半导体器件及制造此类半导体器件的方法
CN101490842A (zh) * 2006-01-17 2009-07-22 国际商业机器公司 用于mosfet栅极电极接合衬垫的结构和方法
CN201936886U (zh) * 2011-01-26 2011-08-17 成都瑞芯电子有限公司 沟槽式金属氧化物半导体场效应晶体管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832134A (zh) * 2012-08-31 2012-12-19 电子科技大学 具有超薄源区的槽栅vdmos器件的制备方法
CN102832134B (zh) * 2012-08-31 2014-12-03 电子科技大学 具有超薄源区的槽栅vdmos器件的制备方法
CN103346167A (zh) * 2013-06-24 2013-10-09 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法
CN104779288A (zh) * 2014-01-13 2015-07-15 北大方正集团有限公司 一种vdmos器件及其制造方法
CN104779288B (zh) * 2014-01-13 2019-05-31 北大方正集团有限公司 一种vdmos器件及其制造方法
CN104779162A (zh) * 2014-01-15 2015-07-15 北大方正集团有限公司 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN104779162B (zh) * 2014-01-15 2017-08-25 北大方正集团有限公司 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN105810574A (zh) * 2015-01-20 2016-07-27 国际商业机器公司 金属绝缘体半导体(mis)接触及其形成方法以及晶体管
CN105810574B (zh) * 2015-01-20 2018-09-14 国际商业机器公司 金属绝缘体半导体(mis)接触及其形成方法以及晶体管
CN105870187A (zh) * 2016-04-18 2016-08-17 晶科华兴集成电路(深圳)有限公司 沟槽式金属氧化物半导体场效应晶体管及其制作方法

Also Published As

Publication number Publication date
CN102110717B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN101916728B (zh) 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
WO2012024986A1 (zh) 一种绝缘体上硅可集成大电流n型组合半导体器件
CN103295907A (zh) 半导体装置及其制造方法
CN102856385A (zh) 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
CN103632949A (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN114496783A (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
JP2009283818A (ja) 半導体装置およびその製造方法
JP5221976B2 (ja) 半導体装置及びその製造方法
CN103681315A (zh) 埋层的形成方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN104425579A (zh) 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法
CN103681817A (zh) Igbt器件及其制作方法
CN102354707A (zh) 一种抗闩锁效应的绝缘栅双极型晶体管
CN101976670A (zh) 一种绝缘体上硅可集成大电流p型组合半导体器件
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN201936886U (zh) 沟槽式金属氧化物半导体场效应晶体管
US11315824B2 (en) Trench isolation structure and manufacturing method therefor
US8530967B2 (en) Lateral insulated-gate bipolar transistor and manufacturing method thereof
CN104916686A (zh) 一种vdmos器件及其制造方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
JP2014011369A (ja) 半導体装置及びそれを用いた電力変換装置
CN105742179B (zh) 一种igbt器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20180126