CN101976670A - 一种绝缘体上硅可集成大电流p型组合半导体器件 - Google Patents

Abstract

一种提高电流密度的绝缘体上硅可集成大电流P型半导体组合器件，包括：N型衬底及其上设埋氧层，在埋氧层上设被分隔成区域Ⅰ和Ⅱ的N型外延层，Ⅰ区包括：P型漂移区、N型深阱、P型缓冲阱、N型漏区、P型源区和N型体接触区，在硅表面设有场氧化层和栅氧化层，在栅氧化层上设有多晶硅栅，Ⅱ区包括：P型三极管漂移区、N型深阱、P型三极管缓冲阱、N型发射区和P型基区、P型源区和N型体接触区，硅表面设有场氧化层和栅氧化层，在栅氧化层上设有多晶硅栅，其特征在于P型基区包在P型缓冲区内部，N型漏区上的漏极金属与P型基区上的基极金属通过金属层连通。本发明在不增加器件面积及降低器件其他性能的基础上显著提升器件的电流密度。

Description

一种绝缘体上硅可集成大电流P型组合半导体器件

技术领域

本发明涉及高压功率半导体器件领域，是关于一种适用于高压应用的提高电流密度的绝缘体上硅可集成大电流P型组合半导体器件。

背景技术

随着人们对现代化生活需求的日益增强，功率半导体器件的性能越来越受到关注，其中功率半导体器件的可集成性、高耐压、大电流和与低压电路部分的良好的隔离能力是人们最大的技术要求。决定功率集成电路处理高电压、大电流能力大小的因素除了功率半导体器件的种类以外，功率半导体器件的结构和制造工艺也是重要的影响因素。

长久以来，人们采用的功率半导体器件为高压三级管和高压绝缘栅场效应晶体管。这两种器件在满足人们基本的高耐压和可集成性的需求的同时，也给功率集成电路带来了许多的负面影响。对于高压三级管，它的不足有输入阻抗很低，开关速度不高。尽管高压绝缘栅场效应晶体管的输入阻抗非常高，但是电流驱动能力有限，除此之外，它的高耐压和高的导通阻抗呈现出不可避免的矛盾。

随着科学技术的发展，绝缘栅双极型器件的出现解决了人们对功率半导体器件的大部分需求。绝缘栅双极型器件集合了高压三极管和绝缘栅场效应晶体管的优势，具有高的输入阻抗、高的开关速度、高耐压、大的电流驱动能力和低导通阻抗等性能。但是，先出现的绝缘栅双极型器件是纵向器件，可集成性能差。后来出现的横向绝缘栅双极型器件解决了这一问题。

功率半导体器件的可集成性、高耐压、大电流的需求解决后，它的隔离性成为主要的矛盾。主要是在体硅工艺中，高压电路和低压电路同时集成在一个芯片上，高压电路的漏电流会比较高，因此会通过衬底进入低压电路引发低压电路的闩锁，最终造成芯片烧毁。为了解决这一问题，人们提出了绝缘体上硅工艺。

绝缘体上硅工艺的出现有效地解决了功率半导体器件的隔离问题。目前绝缘体上硅横向绝缘栅双极型器件已成为功率半导体器件的主力军，广泛应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

围绕着绝缘体上硅横向绝缘栅双极型器件的一个较大的问题是，与纵向器件相比电流密度不够高，因此常常以加大器件的面积来获得高的电流驱动能力，因而耗费大量的芯片面积，增加了成本。本文介绍了一种新型的提高电流密度的绝缘体上可集成大电流P型组合半导体器件，在不增加版图面积的前提下，与同尺寸的普通绝缘体上硅P型横向绝缘栅双极型器件相比，电流密度大幅度增加。

发明内容

本发明提供一种能够在不改变器件面积的基础上有效提高器件电流密度的绝缘体上硅可集成大电流P型组合半导体器件。

本发明采用如下技术方案：

一种绝缘体上硅可集成大电流P型组合半导体器件，包括：N型硅衬底，在N型硅衬底上设有埋氧层，在埋氧层中央上方处设有N型深阱，在N型深阱上设有P型环形源区和N型体接触区，所述P型环形源区环绕在N型体接触区的外部，且在P型源区和N型体接触区上设有用于连通P型源区和N型体接触区的源极金属，在埋氧层上还设有第一隔离区和第二隔离区，所述第一隔离区和第二隔离区向埋氧层中心延伸并由此分隔形成第一区域Ⅰ和第二区域Ⅱ，在第一区域Ⅰ内设有P型横向绝缘栅双极型晶体管，在第二区域(Ⅱ)内设有NPN型高压双极型晶体管和P型横向双扩散金属氧化层场效应晶体管，所述的P型横向绝缘栅双极型晶体管的源区采用所述的P型环形源区，所述的NPN型高压双极型晶体管的集电区采用所述的N型体接触区，所述的P型横向双扩散金属氧化层场效应晶体管的源区采用所述的P型环形源区，所述的N型体接触区同时为所述的P型横向绝缘栅双极型晶体管的体接触区，连接于P型横向绝缘栅双极型晶体管漏极的漏极金属通过金属层与连接于NPN型高压双极型晶体管基极的基极金属连接。

与现有技术相比，本发明具有如下优点：

(1)本发明器件在原来版图的基础上用隔离槽将器件分隔为两个部分，其中一个部分用于制作普通P型横向绝缘栅双极型晶体管，另一部分用于制作NPN型高压双极型晶体管和普通P型高压横向双扩散金属氧化层场效应晶体管，并通过金属层将P型横向绝缘栅双极型晶体管的漏极和NPN型高压双极型晶体管的基极连接在一起，可以有效的将前者的漏极电流作为流过NPN型高压双极型晶体管的基极电流进一步放大，除此之外还将与NPN型高压双极型晶体管处在相同区域的普通P型高压横向双扩散金属氧化层场效应晶体管的电流进行放大，从而提高整个器件电流密度。该半导体组合器件的等效电路图参见附图4，图5显示了本发明的半导体组合器件与相同面积的一般P型绝缘栅双极型器件的电流密度的比较，可见，本发明的半导体组合器件的电流密度比一般P型绝缘栅双极型器件的电流密度大大提高了。

(2)本发明器件的在提高电流密度的同时与传统器件相比，并不改变器件原来的版图面积。

(3)本发明器件的好处在于提高电流密度的同时，并不影响器件的耐压水平，器件的基本性能要求仍能满足要求。图6显示了本发明的半导体组合器件与相同面积的一般的P型绝缘栅双极型晶体管的关态击穿电压比较图，可见本发明的半导体组合器件的关态击穿电压可以保持与相同面积的一般P型绝缘栅双极型器件一致。

(4)本发明器件的制作并不需要额外工艺步骤，与现有的集成电路制造工艺完全兼容。

附图说明

图1(a)是本发明组合半导体器件去除钝化保护氧化层后的俯视图。

图1(b)是沿着图1(a)的AA’面的剖面图。(含有钝化保护氧化层)

图1(c)是沿着图1(a)的BB’面的剖面图。(含有钝化保护氧化层)

图2是本发明的组合半导体器件三维立体结构图。(去除钝化保护氧化层和部分金属)

图3是本发明的半导体组合器件沿AA’面的三维立体剖面图(去除钝化保护氧化层和部分金属)。

图4是本发明的半导体组合器件的等效电路图。

图5是本发明的半导体组合器件和相同面积的一般P型绝缘栅双极型器件的漏极电流密度比较图。

图6是本发明的半导体组合器件和相同面积的一般P型绝缘栅双极型器件的关态击穿电压比较图。

图7(a)是形成本发明的半导体组合器件中的N型深阱16工艺示意图。

图7(b)是形成本发明的半导体组合器件中第一区域(Ⅰ)的P型漂移区4以及第二区域(Ⅱ)的P型三极管漂移区4’的工艺示意图。

图7(c)是形成本发明的半导体组合器件中P型漂移区4上的P型缓冲阱5以及P型三极管漂移区4’上的P型三极管缓冲阱5’的工艺示意图。

图7(d)是形成本发明的半导体组合器件中第一区域(Ⅰ)的的场氧化层8、栅氧化层9以及多晶硅栅10和第二区域(Ⅱ)的场氧化层8’、栅氧化层9’以及多晶硅栅10’的工艺示意图。

图7(e)是形成本发明的半导体组合器件中N型漏区6、N型发射区14、P型基区15、N型体接触区12以及P型环形源区11的工艺示意图。

图7(f)是完全形成本发明的半导体组合器件后，沿着图1(a)的AA’面的剖面图。

具体实施方式

一种绝缘体上硅可集成大电流P型组合半导体器件，包括：N型硅衬底1，在N型硅衬底1上设有埋氧层2，在埋氧层2中央上方处设有N型深阱16，在N型深阱16上设有P型环形源区11和N型体接触区12，所述P型环形源区11环绕在N型体接触区12的外部，且在P型环形源区11和N型体接触区12上设有用于连通P型环形源区11和N型体接触区12的源极金属72，在埋氧层2上还设有第一隔离区101和第二隔离区102，所述第一隔离区101和第二隔离区102向埋氧层2中心延伸并由此分隔形成第一区域Ⅰ和第二区域Ⅱ，在第一区域Ⅰ内设有P横向绝缘栅双极型晶体管，在第二区域Ⅱ内设有NPN型高压双极型晶体管和P型横向双扩散金属氧化层场效应晶体管，所述的P型横向绝缘栅双极型晶体管的源区采用所述的P型环形源区11，所述的NPN型高压双极型晶体管的集电区采用所述的N型体接触区12，所述的P型横向双扩散金属氧化层场效应晶体管的源区采用所述的P型环形源区11，所述的N型体接触区12同时为所述的P型横向绝缘栅双极型晶体管的体接触区，连接于P型横向绝缘栅双极型晶体管漏极的漏极金属70通过金属层与连接于NPN型高压双极型晶体管基极的基极金属70’连接。

根述的第一隔离区101和第二隔离区102所形成的夹角可以调整，但是由所述的第一隔离区101和第二隔离区102向埋氧层2中心延伸并分隔形成的两个区域中，钝角所包围的区域必须为第一区域Ⅰ，而锐角所包围的区域必须为第二区域Ⅱ。

虽然附图说明中的本半导体组合器件结构是采用圆形版图实现形式，但是其实现形式并不仅限于圆形，也可以是跑道型、矩形等其他形状，只要用两个隔离槽101和102将区域Ⅰ和区域Ⅱ隔开并将P型横向绝缘栅双极型器件的漏极与NPN高压三极管的基极用金属连接即可。

所述的绝缘体上硅P型半导体组合器件N型发射区14与P型基区15的间距为1μm～2μm；

本发明采用如下方法来制备：

第一步，取具有N型外延层的绝缘体上硅圆片，刻蚀所需要的隔离槽101和102，从而形成区域Ⅰ和区域Ⅱ，且N型外延层被分割成在区域Ⅰ内的第一N型外延层3和在区域Ⅱ内的第二N型外延层3’。

第二步，通过高能量磷离子注入，并高温退火形成N型深阱16。

第三步，以高能量的硼离子注入，高温退火后在区域Ⅰ形成P型漂移区4而在区域Ⅱ形成P型三极管漂移区4’；

第四步，以高能量的硼离子注入，高温退火后在P漂移区4上形成P型缓冲阱5而在P型三极管漂移区4’上形成P型三极管缓冲阱5’。

第五步，淀积并刻蚀氮化硅，在高温下生长场氧化层。再生长栅氧化层，并淀积多晶硅，刻蚀出多晶硅栅。

第六步，通过高剂量的硼离子和磷离子注入，制作各个电极接触区。

第七步，淀积二氧化硅，刻蚀电极接触孔后淀积金属引线层并刻蚀掉多余金属。

第八步，进行钝化层的制作。

Claims (5)

1.一种绝缘体上硅可集成大电流P型组合半导体器件，包括：N型硅衬底(1)，在N型硅衬底(1)上设有埋氧层(2)，其特征在于，在埋氧层(2)中央上方处设有N型深阱(16)，在N型深阱(16)上设有P型环形源区(11)和N型体接触区(12)，所述P型环形源区(11)环绕在N型体接触区(12)的外部，且在P型源区(11)和N型体接触区(12)上设有用于连通P型源区(11)和N型体接触区(12)的源极金属(72)，在埋氧层(2)上还设有第一隔离区(101)和第二隔离区(102)，所述第一隔离区(101)和第二隔离区(102)向埋氧层(2)中心延伸并由此分隔形成第一区域(Ⅰ)和第二区域(Ⅱ)，在第一区域(Ⅰ)内设有P型横向绝缘栅双极型晶体管，在第二区域(Ⅱ)内设有NPN型高压双极型晶体管和P型横向双扩散金属氧化层场效应晶体管，所述的P型横向绝缘栅双极型晶体管的源区采用所述的P型环形源区(11)，所述的NPN型高压双极型晶体管的集电区采用所述的N型体接触区(12)，所述的P型横向双扩散金属氧化层场效应晶体管的源区采用所述的P型环形源区(11)，所述的N型体接触区(12)同时为所述的P型横向绝缘栅双极型晶体管的体接触区，连接于P型横向绝缘栅双极型晶体管漏极的漏极金属(70)通过金属层与连接于NPN型高压双极型晶体管基极的基极金属(70’)连接。

2.根据权利要求1所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，所述的区域(Ⅰ)包括：设在埋氧层(2)上的第一N型外延层(3)，在第一N外延层(3)的左上方设有P型漂移区(4)，在P型漂移区(4)的左上方设有P缓冲阱(5)，在P型缓冲阱(5)的左上方设有N型漏区(6)且所述的漏极金属(70)设在N型漏区(6)的上方，在P型漂移区(4)的硅表面设有场氧化层(8)且场氧化层(8)与N型漏区(6)相接，在P型环形源区(11)和场氧化层(8)之间的硅表面设有栅氧化层(9)，栅氧化层(9)上设有多晶硅栅(10)且多晶硅栅(10)延伸至场氧化层(8)的上表面，在多晶硅栅(10)上设有栅极金属(71)。

3.根据权利要求1所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，所述的区域(Ⅱ)包括：设在埋氧层(2)上的第二N型外延层(3’)，在第二N外延层(3’)的右上方设有P型三极管漂移区(4’)，在P型三极管漂移区(4’)的右上方设有P型三极管缓冲阱(5’)，在P型三极管缓冲阱(5’)上自右至左设有N型发射区(14)和P型基区(15)，在N型发射区(14)上设有发射极金属(73)，在P型基区(15)上设有所述的基极金属(70’)，在P型三极管漂移区(4’)的硅表面设有场氧化层(8’)且场氧化层(8’)与P型基区 (15)相接，在N型环形源区(11)和场氧化层(8’)之间的硅表面设有栅氧化层(9’)，栅氧化层(9’)上设有多晶硅栅(10’)且多晶硅栅(10’)延伸至场氧化层(8’)的上表面，在多晶硅栅(10’)上设有栅极金属(71’)。

4.根据权利要求1、2或3所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，N型发射区(14)与P型基区(15)的间距为1微米～2微米。

5.根据权利要求1、2或3所述的绝缘体上硅可集成大电流P型组合半导体器件，其特征在于，区域(Ⅰ)和区域(Ⅱ)上表面非金属区域设有钝化保护氧化层(13)。 

Images