CN103346167A - 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法 - Google Patents

可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法 Download PDF

Info

Publication number
CN103346167A
CN103346167A CN2013102501842A CN201310250184A CN103346167A CN 103346167 A CN103346167 A CN 103346167A CN 2013102501842 A CN2013102501842 A CN 2013102501842A CN 201310250184 A CN201310250184 A CN 201310250184A CN 103346167 A CN103346167 A CN 103346167A
Authority
CN
China
Prior art keywords
grid
cylindricality
effect transistor
metal
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102501842A
Other languages
English (en)
Inventor
王新
朱怀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Original Assignee
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd filed Critical CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority to CN2013102501842A priority Critical patent/CN103346167A/zh
Publication of CN103346167A publication Critical patent/CN103346167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法，包括衬底（20）及N外延层（21）；N外延层（21）中设有柱形沟槽，柱形沟槽内部生长栅氧化层（26），柱形栅电极（25）通过栅氧化层（26）与N外延层（21）相互电隔离；体区（22）的上方设有源区（24），源区（24）之间设有欧姆接触区（23），芯片表面设有淀积的隔离氧化层，隔离氧化层上与柱形栅电极（25）相对应的位置刻蚀有柱形栅极接触孔（28），与欧姆接触区（23）相对应的位置刻蚀有源极接触孔（27）。本发明改变了现有MOSFET栅极的导电方式，减小了栅极电阻Rg和栅极电荷Qg；可以更快把输入电容充满电，更快的开启MOSFET，从而提高开关速度。

Description

可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法
技术领域
本发明涉及一种可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法。
背景技术
    作为功率MOSFET来说，有两项参数是最重要的：一个是RDSON，即导通时的漏源电阻；另一个是Qg，即栅极电荷，实际即栅极电容。栅极电容细分起来可分成几个部分，与器件的外特性输入与输出电容也有较复杂的关系。除此之外有些瞬态参数也需要考虑。MOSFET常常用在频率较高的场合，开关损耗在频率提高时愈来愈占主要位置，降低栅电荷，可有效降低开关损耗。
为了降低栅电荷，从MOSFET结构理解，为减小电容，增加氧化层厚度当然是措施之一，降低沟道区的掺杂浓度也是一个相似的措施。此外，就需要缩小电容板的面积，也就是要减小栅极面积。缩小原胞面积增加原胞密度从单个原胞来看，似乎可以缩小多晶层的宽度，但从整体来讲，其总的栅极覆盖面积实际上是增加的。从这一点来看，增加原胞密度和减小电容存在一定的矛盾。
图1为传统沟槽MOSFET的结构示意图，传统沟槽MOSFET的栅极是通过芯片外围的金属连接沟槽多晶硅通道（15）把电位传导到芯片内部的，由于沟槽多晶硅通道（15）的电阻率较高，因此整个沟槽MOSFET的栅极电阻Rg较大，器件的栅极电荷Qg也较高。
发明内容
本发明的目的在于克服现有技术的不足，提供一种柱形栅极结构的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法，改变现有MOSFET栅极的导电方式，通过芯片表面第一层金属与柱形栅极直接连接，直接把电位传导到芯片内部，减小栅极电阻Rg的同时降低栅极电荷Qg。
本发明的目的是通过以下技术方案来实现的：可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，它包括衬底及位于衬底上的N外延层；
N外延层中设有柱形沟槽，柱形沟槽内部生长栅氧化层，柱形沟槽的两侧设有由多晶硅淀积形成的柱形栅电极，淀积多晶硅在器件结构的表面上，并填充柱形沟槽内部至整个表面，柱形栅电极通过栅氧化层与N外延层相互电隔离；
栅氧化层之间设有体区，体区的上方设有源区，源区之间设有欧姆接触区，芯片表面设有淀积的隔离氧化层，隔离氧化层上与柱形栅电极相对应的位置刻蚀有柱形栅极接触孔，与欧姆接触区相对应的位置刻蚀有源极接触孔。
进一步地，多晶硅掺有磷的N型杂质。
进一步地，体区注入为硼的P型杂质。
进一步地，源区注入为砷的N型杂质。
进一步地，隔离氧化层为硼磷硅玻璃。
进一步地，欧姆接触区注入为二氟化硼的P型杂质。
可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管的制造方法，包括以下步骤：
S1：提供衬底，在衬底上生长N外延层；
S2：在N外延层中挖出深入N漂移区的柱形沟槽；
S3：在柱形沟槽内部生长栅氧化层；
S4：淀积多晶硅作为柱形栅电极，淀积多晶硅在器件结构的表面上，并填充柱形沟槽内部至整个表面；同时，多晶硅被回蚀到柱形沟槽内，并在表面凹下去0.05～0.15um；
S5：利用光掩膜遮挡注入形成器件的体区，再注入形成器件的源区；
S6：在芯片表面淀积隔离氧化层，然后在隔离氧化层上刻蚀柱形栅极接触孔和源极接触孔；
S7：注入欧姆接触区；
S8：在结构的上表面淀积铝硅铜合金，作为整个器件的栅极和源极接触金属。
进一步地，它还包括一个减薄衬底厚度的步骤，衬底的厚度为200 um。 
本发明的有益效果是：
1）本发明提出的Column Gate MOSFET改变了现有MOSFET栅极的导电方式，芯片表面第一层金属通过柱形栅极接触孔直接与柱形栅极连接，直接把电位传导到芯片内部，由于金属比沟槽多晶硅通道的电阻率低，因此减小了栅极电阻Rg；柱形栅极与沟槽多晶硅通道相比，器件的栅极电荷Qg也有一定的减低；
2）在有效沟道宽度相同且驱动电路输入相同驱动电流Ig的情况下，同样的栅极电容，由于本发明Column Gate MOSFET的栅极电阻Rg比较小，同时采用柱形栅极结构也减小了栅极电荷Qg，因此，可以更快把输入电容充满电，更快的开启MOSFET，从而提高开关速度；
3）欧姆接触区注入的为P型杂质，可降低欧姆接触区与金属接触的电阻，防止器件中寄生NPN晶体管的误开启，避免功率MOSFET不受栅极控制而失效的情况。
附图说明
图1为传统沟槽MOSFET的结构剖面图；
图2为本发明柱栅MOSFET的结构剖面图；
图中，15-传统MOSFET结构沟槽多晶硅通道，20-衬底，21-N外延层，22-体区，23-欧姆接触区，24-源区，25-柱形栅电极，26-栅氧化层，27-源极接触孔，28-柱形栅极接触孔。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图2所示，可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，它包括衬底20及位于衬底20上的N外延层21，N外延层21即N漂移区；衬底20被重掺杂到N型杂质的电阻率为1～3‰ohm-cm的范围，N漂移区的N型杂质掺杂浓度根据器件的耐压决定。
N外延层21中设有柱形沟槽，柱形沟槽内部生长栅氧化层26，柱形沟槽的两侧设有由多晶硅淀积形成的柱形栅电极25，淀积多晶硅在该器件结构的表面上，并填充柱形沟槽内部至整个表面，柱形栅电极25通过栅氧化层26与N漂移区相互电隔离。
栅氧化层26之间设有体区22，体区22的上方设有源区24，源区24之间设有欧姆接触区23，芯片表面设有淀积的隔离氧化层，隔离氧化层上与柱形栅电极25相对应的位置刻蚀有柱形栅极接触孔28，与欧姆接触区23相对应的位置刻蚀有源极接触孔27。
其中，多晶硅为掺有磷的N型杂质。
其中，体区22注入为硼的P型杂质，具体剂量和能量根据器件要求的阈值电压决定。
其中，源区24注入为砷的N型杂质，最后浓度比N漂移区的浓度高两个数量级即可。
其中，隔离氧化层为硼磷硅玻璃。
其中，欧姆接触区23注入为二氟化硼的P型杂质。目的是降低欧姆接触区23与金属接触的电阻，防止器件中寄生NPN晶体管的误开启，此寄生晶体管一旦开启，功率MOSFET将不受栅极控制，造成器件失效。
可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管的制造方法，包括以下步骤：
S1：提供衬底20，在衬底20上生长N外延层21；
S2：在N漂移区中挖出深入大部分N漂移区的柱形沟槽；
S3：在柱形沟槽内部生长栅氧化层26；
S4：淀积多晶硅作为柱形栅电极25，淀积多晶硅在器件结构的表面上，并填充柱形沟槽内部至整个表面；同时，多晶硅被回蚀到柱形沟槽内，并在表面凹下去0.05～0.15um；
S5：利用光掩膜遮挡注入形成器件的体区22，再注入形成器件的源区24；
S6：在芯片表面淀积隔离氧化层硼磷硅玻璃，然后在硼磷硅玻璃上刻蚀柱形栅极接触孔28和源极接触孔27；
S7：注入欧姆接触区23；
S8：在结构的上表面淀积铝硅铜合金，作为整个器件的栅极和源极接触金属；在结构的下表面先把衬底20厚度减薄，减薄至200 um。 

Claims (8)

1.可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：它包括衬底（20）及位于衬底（20）上的N外延层（21）；
N外延层（21）中设有柱形沟槽，柱形沟槽内部生长栅氧化层（26），柱形沟槽的两侧设有由多晶硅淀积形成的柱形栅电极（25），淀积多晶硅在器件结构的表面上，并填充柱形沟槽内部至整个表面，柱形栅电极（25）通过栅氧化层（26）与N外延层（21）相互电隔离；
栅氧化层（26）之间设有体区（22），体区（22）的上方设有源区（24），源区（24）之间设有欧姆接触区（23），芯片表面设有淀积的隔离氧化层，隔离氧化层上与柱形栅电极（25）相对应的位置刻蚀有柱形栅极接触孔（28），与欧姆接触区（23）相对应的位置刻蚀有源极接触孔（27）。
2.根据权利要求1所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：所述的多晶硅掺有磷的N型杂质。
3.根据权利要求1所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：所述的体区（22）注入为硼的P型杂质。
4.根据权利要求1所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：所述的源区（24）注入为砷的N型杂质。
5.根据权利要求1所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：所述的隔离氧化层为硼磷硅玻璃。
6.根据权利要求1所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管，其特征在于：所述的欧姆接触区（23）注入为二氟化硼的P型杂质。
7.可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管的制造方法，其特征在于：包括以下步骤：
S1：提供衬底（20），在衬底（20）上生长N外延层（21）；
S2：在N外延层（21）中挖出深入N漂移区的柱形沟槽；
S3：在柱形沟槽内部生长栅氧化层（26）；
S4：淀积多晶硅作为柱形栅电极（25），淀积多晶硅在器件结构的表面上，并填充柱形沟槽内部至整个表面；同时，多晶硅被回蚀到柱形沟槽内，并在表面凹下去0.05～0.15um；
S5：利用光掩膜遮挡注入形成器件的体区（22），再注入形成器件的源区（24）；
S6：在芯片表面淀积隔离氧化层，然后在隔离氧化层上刻蚀柱形栅极接触孔（28）和源极接触孔（27）；
S7：注入欧姆接触区（23）；
S8：在结构的上表面淀积铝硅铜合金，作为整个器件的栅极和源极接触金属。
8.根据权利要求7所述的可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管的制造方法，其特征在于：它还包括一个减薄衬底（20）厚度的步骤，衬底（20）的厚度为200 um。
CN2013102501842A 2013-06-24 2013-06-24 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法 Pending CN103346167A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102501842A CN103346167A (zh) 2013-06-24 2013-06-24 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102501842A CN103346167A (zh) 2013-06-24 2013-06-24 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN103346167A true CN103346167A (zh) 2013-10-09

Family

ID=49280952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102501842A Pending CN103346167A (zh) 2013-06-24 2013-06-24 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103346167A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
US20020125527A1 (en) * 2000-03-01 2002-09-12 Blanchard Richard A. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US20030011028A1 (en) * 2000-08-31 2003-01-16 Hshieh Fwu-Luan Trench mosfet with structure having low gate charge
CN1885557A (zh) * 2005-06-21 2006-12-27 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
CN102110717A (zh) * 2011-01-26 2011-06-29 成都瑞芯电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN203553174U (zh) * 2013-06-24 2014-04-16 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
US20020125527A1 (en) * 2000-03-01 2002-09-12 Blanchard Richard A. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US20030011028A1 (en) * 2000-08-31 2003-01-16 Hshieh Fwu-Luan Trench mosfet with structure having low gate charge
CN1885557A (zh) * 2005-06-21 2006-12-27 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
CN102110717A (zh) * 2011-01-26 2011-06-29 成都瑞芯电子有限公司 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN203553174U (zh) * 2013-06-24 2014-04-16 成都瑞芯电子有限公司 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管

Similar Documents

Publication Publication Date Title
CN104051534B (zh) 垂直dmos晶体管
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
US11211485B2 (en) Trench power transistor
CN101853854B (zh) 一种改进型终端结构的沟槽功率mos器件
CN103441148A (zh) 一种集成肖特基二极管的槽栅vdmos器件
CN101217144A (zh) 一种深沟槽大功率mos器件及其制造方法
CN103681826A (zh) 功率用半导体元件
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN109755310B (zh) 一种分栅结构的功率晶体管
CN102184945A (zh) 一种槽栅型mosfet器件
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN201611658U (zh) 一种深沟槽功率mos器件
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN109427881A (zh) 具有屏蔽栅的沟槽栅mosfet及制造方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN102136497A (zh) 集成的共源极功率mosfet器件及其制造方法
CN103151380A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
CN104183632B (zh) Rf‑ldmos自对准的漏端场板结构及制作方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN110707155A (zh) 能改善反向恢复特性的屏蔽栅mos结构及其制作方法
CN203553174U (zh) 可有效降低栅极电阻和栅极电容的柱栅金氧半场效晶体管
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN115621321A (zh) 准垂直型功率器件的结构、制造方法及电子设备
CN210379058U (zh) 能改善反向恢复特性的屏蔽栅mos结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131009

RJ01 Rejection of invention patent application after publication