CN115621321A - 准垂直型功率器件的结构、制造方法及电子设备 - Google Patents

准垂直型功率器件的结构、制造方法及电子设备 Download PDF

Info

Publication number
CN115621321A
CN115621321A CN202211346616.5A CN202211346616A CN115621321A CN 115621321 A CN115621321 A CN 115621321A CN 202211346616 A CN202211346616 A CN 202211346616A CN 115621321 A CN115621321 A CN 115621321A
Authority
CN
China
Prior art keywords
layer
column
active layer
pillar
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211346616.5A
Other languages
English (en)
Inventor
吴龙江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202211346616.5A priority Critical patent/CN115621321A/zh
Publication of CN115621321A publication Critical patent/CN115621321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种准垂直型功率器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括左右对称的上臂结构和下臂结构；左右对称的切面为矢状面，上臂结构和所述下臂结构均包括第一外延层、第二外延层、沟道层、有源层、栅极结构、隔离柱、第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱；隔离柱侧面与矢状面重叠且从有源层的上表面贯穿至第一外延层的下表面；隔离柱、第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱依次排列；第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱均从有源层的上表面贯穿至第二外延层；第一金属柱的深度大于第二金属柱的深度；故在满足了上臂器件高耐压的同时，减小了下臂器件的导通电阻。

Description

准垂直型功率器件的结构、制造方法及电子设备
技术领域
本申请属于半导体技术领域，尤其涉及一种准垂直型功率器件的结构、制造方法及电子设备。
背景技术
如图1所示，将直流转交流的逆变器通常由上下两个开关器件组成(上臂开关器件V1和下臂开关器件V2)，开关器件串联的节点为输出端，输出端接入负载(电感L与电阻R)。
相关的准垂直型功率器件采用结构完全相同的两个开关器件，然而，根据图1所示逆变器的工作原理，上臂开关器件V1导通时的电流流向如图2所示，下臂开关器件V2导通的电流流向如图3所示，可知，上臂开关器件V1和下臂开关器件V2的漏源两端连接的负载与电压准位不同，其中，上臂开关器件V1两端是连接直流高电位与负载，下臂开关器件V2两端是连接负载与直流低电位；考虑连续开关的动作，上臂开关器件V1和下臂开关器件V2所需要的电路特性不相同，即上臂开关器件V1承受正电压时间较多，下臂开关器件V2器件承受负电压时间较多，故上臂开关器件V1和下臂开关器件V2所需要的耐压能力和导通电阻均不同。
故相关的准垂直型功率器件由于结构完全相同从而导致无法在提高耐压能力的同时降低导通电阻的缺陷。
发明内容
本申请的目的在于提供一种准垂直型功率器件的结构、制造方法及电子设备，旨在解决相关的准垂直型功率器件无法在提高耐压能力的同时降低导通电阻的问题。
本申请实施例提供了一种准垂直型功率器件的结构，包括左右对称的上臂结构和下臂结构；其中，左右对称的切面为矢状面，所述上臂结构和所述下臂结构均包括：
自下而上依次设置的第一外延层、第二外延层、沟道层以及有源层；
从所述有源层的上表面纵向向下穿过所述有源层和所述沟道层的栅极结构；
侧面与所述矢状面重叠且从所述有源层的上表面贯穿至所述第一外延层的下表面的隔离柱；
所述上臂结构和所述下臂结构均还包括第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱；
其中，所述隔离柱、所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱依次排列；
所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱均从所述有源层的上表面贯穿至所述第二外延层；
所述第一金属柱的深度大于所述第二金属柱的深度。
在其中一个实施例中，所述栅极结构包括：
从所述有源层的上表面纵向向下穿过所述有源层和所述沟道层的第一沟槽；
覆盖在所述第一沟槽的侧壁内表面和所述第一沟槽的底部上表面的第一介电层；
填充在所述第一介电层内部的导电柱。
在其中一个实施例中，所述上臂结构和所述下臂结构均以所述导电柱作为栅极，所述上臂结构和所述下臂结构均以所述有源层作为源极；
所述上臂结构以所述第一金属柱作为漏极电极，所述下臂结构以所述第二金属柱作为漏极电极。
在其中一个实施例中，还包括：
设置于所述第一外延层下表面的缓冲层。
在其中一个实施例中，所述第一外延层为高掺杂N型外延层，所述第二外延层为低掺杂N型外延层，所述沟道层为P型沟道层，所述有源层为N型有源层；或者
所述第一外延层为高掺杂P型外延层，所述第二外延层为低掺杂P型外延层，所述沟道层为N型沟道层，所述有源层为P型有源层。
本申请实施例还提供一种准垂直型功率器件的制造方法，所述制造方法包括：
在衬底的上表面形成缓冲层；
在所述缓冲层的上表面自下而上依次形成第一外延层、第二外延层、沟道层以及有源层；
移除部分所述有源层和部分所述沟道层并形成栅极结构；
在矢状面移除部分所述第一外延层、部分所述第二外延层、部分所述沟道层以及部分所述有源层以形成第一柱状沟槽；其中，所述矢状面为所述准垂直型功率器件左右对称的切面；
在所述第一柱状沟槽的左右两侧的第一预设距离和第二预设距离的位置分别移除部分所述第二外延层、部分所述沟道层以及部分所述有源层以形成第二柱状沟槽至第五柱状沟槽；其中，所述第二柱状沟槽至所述第五柱状沟槽自左向右依次排列且沿所述矢状面左右对称；
在所述第一柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成隔离柱和绝缘柱；
移除隔离柱和绝缘柱之间的所述第二外延层、所述沟道层以及所述有源层以形成第六柱状沟槽至第九柱状沟槽；其中，所述第六柱状沟槽至所述第九柱状沟槽自左向右依次排列且沿所述矢状面左右对称；所述第七柱状沟槽的深度大于所述第六柱状沟槽的深度；
在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成金属柱。
在其中一个实施例中，所述在所述第一柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成隔离柱和绝缘柱具体为：
在所述第一柱状沟槽填充绝缘材料，以形成隔离柱，同时，在所述第二柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成绝缘柱；
所述绝缘柱包括依次排列的上臂结构的所述第二绝缘柱、所述上臂结构的第一绝缘柱、下臂结构的第一绝缘柱、所述下臂结构的所述第二绝缘柱。
在其中一个实施例中，所述在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成金属柱具体为：
在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成依次排列的上臂结构的第二金属柱、所述上臂结构的第一金属柱、下臂结构的第一金属柱以及所述下臂结构的第二金属柱。
在其中一个实施例中，所述移除部分所述有源层和部分所述沟道层并形成栅极结构包括：
移除部分所述有源层和部分所述沟道层以形成第十沟槽；
在所述有源层的上表面和所述第十沟槽的上表面形成第二介电层；
移除所述有源层的上表面的所述第二介电层并保留所述第十沟槽的上表面的所述第二介电层以形成第一介电层；
填充第一介电层的内部以形成导电柱。
本申请实施例还提供一种电子设备，所述电子设备包括上述的准垂直型功率器件的结构。
本发明实施例与现有技术相比存在的有益效果是：由于隔离柱侧面与所述矢状面重叠且从所述有源层的上表面贯穿至所述第一外延层的下表面，故隔离柱将准垂直型功率器件分隔为互不干扰的上臂器件(与上臂结构相对应)和下臂器件(与下臂结构相对应)；而隔离柱、所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱依次排列，故第一金属柱和第二金属柱相互绝缘；由于第一外延层、第二外延层、沟道层以及有源层自下而上依次设置，且栅极结构从所述有源层的上表面纵向向下穿过所述有源层和所述沟道层；故有源层可以作为上臂器件和下臂器件的源极，第二外延层可以作为上臂器件和下臂器件的漏极；又由于所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱均从所述有源层的上表面贯穿至所述第二外延层，且所述第一金属柱的深度大于所述第二金属柱的深度，故上臂器件和下臂器件可以选择不同深度的金属柱作为漏极电极，使得上臂器件可以承受正电压时间较多，下臂开关器件可以承受负电压时间较多，在提高耐压能力的同时降低导通电阻。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术的逆变器的示例电路结构图；
图2为图1所示的相关技术的逆变器的一种电流流向示意图；
图3为图1所示的相关技术的逆变器的另一种电流流向示意图；
图4为本申请一实施例提供的准垂直型功率器件的结构的一种结构示意图；
图5为本申请一实施例提供的准垂直型功率器件的结构的另一种结构示意图；
图6为本申请实施例提供的准垂直型功率器件的制造方法中形成缓冲层的一种示意图；
图7为本申请实施例提供的准垂直型功率器件的制造方法中形成第一外延层、第二外延层、沟道层以及有源层的一种示意图；
图8为本申请实施例提供的准垂直型功率器件的制造方法中形成栅极结构的一种示意图；
图9为本申请实施例提供的准垂直型功率器件的制造方法中形成第一柱状沟槽的一种示意图；
图10为本申请实施例提供的准垂直型功率器件的制造方法中形成第二柱状沟槽至第五柱状沟槽的一种示意图；
图11为本申请实施例提供的准垂直型功率器件的制造方法中形成隔离柱和绝缘柱的一种示意图；
图12为本申请实施例提供的准垂直型功率器件的制造方法中形成第六柱状沟槽至第九柱状沟槽的一种示意图；
图13为本申请实施例提供的准垂直型功率器件的制造方法中形成金属柱的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图4示出了本发明实施例提供的准垂直型功率器件的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
准垂直型功率器件的结构，包括左右对称的上臂结构和下臂结构；其中，左右对称的切面为矢状面100，上臂结构和下臂结构均包括第一外延层11、第二外延层12、沟道层13、有源层14、栅极结构15、隔离柱16、第一金属柱17、第一绝缘柱18、第二金属柱19和第二绝缘柱20。
第一外延层11、第二外延层12、沟道层13以及有源层14自下而上依次设置；栅极结构15从有源层14的上表面纵向向下穿过有源层14和沟道层13；隔离柱16侧面与矢状面100重叠且从有源层14的上表面贯穿至第一外延层11的下表面。
其中，隔离柱16、第一金属柱17、第一绝缘柱18、第二金属柱19和第二绝缘柱20依次排列；第一金属柱17、第一绝缘柱18、第二金属柱19和第二绝缘柱20均从有源层14的上表面贯穿至第二外延层12；第一金属柱17的深度大于第二金属柱19的深度。
第一外延层11、第二外延层12、沟道层13以及有源层14的材料均可以为氮化镓；隔离柱16、第一绝缘柱18和第二绝缘柱20的材料均可以为二氧化硅或氮化硅；第二金属柱19和第一金属柱17的材料均可以为金或钯。
如图4所示，准垂直型功率器件还包括缓冲层90。
缓冲层90设置于第一外延层11下表面的缓冲层90。
如图5所示，栅极结构15包括第一沟槽151、第一介电层152和导电柱153。
第一沟槽151从有源层14的上表面纵向向下穿过有源层14和沟道层13；第一介电层152覆盖在第一沟槽151的侧壁内表面和第一沟槽151的底部上表面；导电柱153填充在第一介电层152内部。
该栅极结构15工艺简单，性能可靠。
缓冲层90的材料可以为氮化镓。
通过设置缓冲层90，提高了在硅衬底80上形成外延层的晶格适配程度，提高了准垂直型功率器件的性能和产品制造良率。
需要说明的是，上臂结构和下臂结构均以导电柱153作为栅极，上臂结构和下臂结构均以有源层14作为源极；上臂结构以第一金属柱17作为漏极电极，下臂结构以第二金属柱19作为漏极电极。
第一金属柱17的深度大于第二金属柱19的深度，且上臂结构以第一金属柱17作为漏极电极，下臂结构以第二金属柱19作为漏极电极，故上臂器件需要满足高耐压以防止器件击穿，下臂器件需要满足低导通电阻以减小功耗，使得上臂器件可以承受正电压时间较多，下臂器件可以承受负电压时间较多。
作为示例而非限定，第一外延层11为高掺杂N型外延层，第二外延层12为低掺杂N型外延层，沟道层13为P型沟道层13，有源层14为N型有源层14；从而形成N型开关器件。
作为示例而非限定，第一外延层11为高掺杂P型外延层，第二外延层12为低掺杂P型外延层，沟道层13为N型沟道层13，有源层14为P型有源层14；从而形成P型开关器件。
与一种准垂直型功率器件实施例相对应，本发明还提供了一种准垂直型功率器件的制造方法的一种实施例。
一种准垂直型功率器件的制造方法，方法包括步骤400至步骤406。
在步骤400中，如图6所示，在衬底80的上表面形成缓冲层90。
可以通过气相沉积或溅射等工艺在衬底80的上表面形成缓冲层90。
在步骤401中，如图7所示，在缓冲层90的上表面自下而上依次形成第一外延层11、第二外延层12、沟道层13以及有源层14。
具体实施中，步骤401包括步骤A1至步骤D1。
在步骤A1中，在缓冲层90的上表面形成第一外延层11。可以通过气相沉积或溅射等工艺在缓冲层90的上表面形成第一外延层11。
在步骤B1中，在第一外延层11的上表面形成第二外延层12。可以通过气相沉积或溅射等工艺在第一外延层11的上表面形成第二外延层12。
在步骤C1中，在第二外延层12的上表面离子注入以形成沟道层13。
在步骤D1中，在沟道层13的上表面离子注入以形成有源层14。
在步骤402中，如图8所示，移除部分有源层14和部分沟道层13并形成栅极结构15。
具体实施中，步骤402包括步骤A2至步骤D2。
在步骤A2中，移除部分有源层14和部分沟道层13以形成第十沟槽。
可以通过刻蚀工艺移除部分有源层14和部分沟道层13以形成第十沟槽。
在步骤B2中，在有源层14的上表面和第十沟槽的上表面形成第二介电层；
可以通过气相沉积或溅射等工艺在有源层14的上表面和第十沟槽的上表面形成第二介电层。
在步骤C2中，移除有源层14的上表面的第二介电层并保留第十沟槽的上表面的第二介电层以形成第一介电层152；
回蚀有源层14的上表面的第二介电层并保留第十沟槽的上表面的第二介电层以形成第一介电层152；其中，第一介电层152的材料和第二介电层的材料均可以为二氧化硅或氮化硅。
在步骤D2中，填充第一介电层152的内部以形成导电柱153。导电柱153的材料可以为多晶硅。
在步骤403中，如图9所示，在矢状面100移除部分第一外延层11、部分第二外延层12、部分沟道层13以及部分有源层14以形成第一柱状沟槽71；其中，矢状面100为准垂直型功率器件左右对称的切面。
可以通过刻蚀工艺在矢状面100移除部分第一外延层11、部分第二外延层12、部分沟道层13以及部分有源层14以形成第一柱状沟槽71。
其中，第一柱状沟槽71从有源层14的上表面贯穿至第一外延层11的下表面。
在步骤404中，如图10所示，在第一柱状沟槽71的左右两侧的第一预设距离和第二预设距离的位置分别移除部分第二外延层12、部分沟道层13以及部分有源层14以形成第二柱状沟槽72至第五柱状沟槽75；其中，第二柱状沟槽72至第五柱状沟槽75自左向右依次排列且沿矢状面100左右对称；
可以通过显像工艺在第一柱状沟槽71的左右两侧的第一预设距离和第二预设距离的位置分别移除部分第二外延层12、部分沟道层13以及部分有源层14以形成第二柱状沟槽72、第三柱状沟槽73、第四柱状沟槽74以及第五柱状沟槽75。
第二柱状沟槽72至第五柱状沟槽75从有源层14的上表面贯穿至第二外延层12。
在步骤405中，如图11所示，在第一柱状沟槽71至第五柱状沟槽75中填充绝缘材料，以形成隔离柱16和绝缘柱。
可以通过气相沉积或溅射等工艺在第一柱状沟槽71至第五柱状沟槽75中填充绝缘材料，以形成隔离柱16和绝缘柱。
具体实施中，在第一柱状沟槽71填充绝缘材料，以形成隔离柱16，同时，在第二柱状沟槽72至第五柱状沟槽75中填充绝缘材料，以形成绝缘柱。
绝缘柱包括依次排列的上臂结构的第二绝缘柱20、上臂结构的第一绝缘柱18、下臂结构的第一绝缘柱18、下臂结构的第二绝缘柱20。
隔离柱16从有源层14的上表面贯穿至第一外延层11的下表面。绝缘柱从有源层14的上表面贯穿至第二外延层12。
在步骤406中，如图12所示，移除隔离柱16和绝缘柱之间的第二外延层12、沟道层13以及有源层14以形成第六柱状沟槽76至第九柱状沟槽79；其中，第六柱状沟槽76至第九柱状沟槽79自左向右依次排列且沿矢状面100左右对称；第七柱状沟槽77的深度大于第六柱状沟槽76的深度；
可以通过刻蚀工艺移除隔离柱16和绝缘柱之间的第二外延层12、沟道层13以及有源层14以形成第六柱状沟槽76、第七柱状沟槽77、第八柱状沟槽78、第九柱状沟槽79。
第六柱状沟槽76至第九柱状沟槽79从有源层14的上表面贯穿至第二外延层12。
在步骤407中，如图13所示，在第六柱状沟槽76至第九柱状沟槽79中填充金属材料，以形成金属柱。
可以气相沉积或溅射等工艺在第六柱状沟槽76至第九柱状沟槽79中填充金属材料，以形成金属柱。
在第六柱状沟槽76至第九柱状沟槽79中填充金属材料，以形成依次排列的上臂结构的第二金属柱19、上臂结构的第一金属柱17、下臂结构的第一金属柱17以及下臂结构的第二金属柱19。
其中，第一金属柱17的深度大于第二金属柱19的深度。金属柱可以为金或者钯。
本发明实施例通过包括左右对称的上臂结构和下臂结构；左右对称的切面为矢状面，上臂结构和所述下臂结构均包括第一外延层、第二外延层、沟道层、有源层、栅极结构、隔离柱、第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱；第一外延层、第二外延层、沟道层以及有源层自下而上依次设置；栅极结构从有源层的上表面纵向向下穿过有源层和沟道层；隔离柱侧面与矢状面重叠且从有源层的上表面贯穿至第一外延层的下表面；隔离柱、第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱依次排列；第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱均从有源层的上表面贯穿至第二外延层；第一金属柱的深度大于第二金属柱的深度；故上臂器件可以使用上臂结构中的第一金属柱作为漏极，下臂器件可以使用下臂结构中的第二金属柱作为漏极，在上臂结构中作为漏极的第二外延层的有效深度大于在下臂结构中作为漏极的第二外延层的有效深度，故在满足了上臂器件高耐压的同时，减小了下臂器件的导通电阻。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种准垂直型功率器件的结构，其特征在于，包括左右对称的上臂结构和下臂结构；其中，左右对称的切面为矢状面，所述上臂结构和所述下臂结构均包括：
自下而上依次设置的第一外延层、第二外延层、沟道层以及有源层；
从所述有源层的上表面纵向向下穿过所述有源层和所述沟道层的栅极结构；
侧面与所述矢状面重叠且从所述有源层的上表面贯穿至所述第一外延层的下表面的隔离柱；
所述上臂结构和所述下臂结构均还包括第一金属柱、第一绝缘柱、第二金属柱和第二绝缘柱；
其中，所述隔离柱、所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱依次排列；
所述第一金属柱、所述第一绝缘柱、所述第二金属柱和所述第二绝缘柱均从所述有源层的上表面贯穿至所述第二外延层；
所述第一金属柱的深度大于所述第二金属柱的深度。
2.如权利要求1所述的准垂直型功率器件的结构，其特征在于，所述栅极结构包括：
从所述有源层的上表面纵向向下穿过所述有源层和所述沟道层的第一沟槽；
覆盖在所述第一沟槽的侧壁内表面和所述第一沟槽的底部上表面的第一介电层；
填充在所述第一介电层内部的导电柱。
3.如权利要求2所述的准垂直型功率器件的结构，其特征在于，所述上臂结构和所述下臂结构均以所述导电柱作为栅极，所述上臂结构和所述下臂结构均以所述有源层作为源极；
所述上臂结构以所述第一金属柱作为漏极电极，所述下臂结构以所述第二金属柱作为漏极电极。
4.如权利要求1所述的准垂直型功率器件的结构，其特征在于，还包括：
设置于所述第一外延层下表面的缓冲层。
5.如权利要求1所述的准垂直型功率器件的结构，其特征在于，所述第一外延层为高掺杂N型外延层，所述第二外延层为低掺杂N型外延层，所述沟道层为P型沟道层，所述有源层为N型有源层；或者
所述第一外延层为高掺杂P型外延层，所述第二外延层为低掺杂P型外延层，所述沟道层为N型沟道层，所述有源层为P型有源层。
6.一种准垂直型功率器件的制造方法，其特征在于，所述制造方法包括：
在衬底的上表面形成缓冲层；
在所述缓冲层的上表面自下而上依次形成第一外延层、第二外延层、沟道层以及有源层；
移除部分所述有源层和部分所述沟道层并形成栅极结构；
在矢状面移除部分所述第一外延层、部分所述第二外延层、部分所述沟道层以及部分所述有源层以形成第一柱状沟槽；其中，所述矢状面为所述准垂直型功率器件左右对称的切面；
在所述第一柱状沟槽的左右两侧的第一预设距离和第二预设距离的位置分别移除部分所述第二外延层、部分所述沟道层以及部分所述有源层以形成第二柱状沟槽至第五柱状沟槽；其中，所述第二柱状沟槽至所述第五柱状沟槽自左向右依次排列且沿所述矢状面左右对称；
在所述第一柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成隔离柱和绝缘柱；
移除隔离柱和绝缘柱之间的所述第二外延层、所述沟道层以及所述有源层以形成第六柱状沟槽至第九柱状沟槽；其中，所述第六柱状沟槽至所述第九柱状沟槽自左向右依次排列且沿所述矢状面左右对称；所述第七柱状沟槽的深度大于所述第六柱状沟槽的深度；
在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成金属柱。
7.根据权利要求6所述的准垂直型功率器件的制造方法，其特征在于，所述在所述第一柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成隔离柱和绝缘柱具体为：
在所述第一柱状沟槽填充绝缘材料，以形成隔离柱，同时，在所述第二柱状沟槽至所述第五柱状沟槽中填充绝缘材料，以形成绝缘柱；
所述绝缘柱包括依次排列的上臂结构的所述第二绝缘柱、所述上臂结构的第一绝缘柱、下臂结构的第一绝缘柱、所述下臂结构的所述第二绝缘柱。
8.根据权利要求6所述的准垂直型功率器件的制造方法，其特征在于，所述在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成金属柱具体为：
在所述第六柱状沟槽至所述第九柱状沟槽中填充金属材料，以形成依次排列的上臂结构的第二金属柱、所述上臂结构的第一金属柱、下臂结构的第一金属柱以及所述下臂结构的第二金属柱。
9.根据权利要求6所述的准垂直型功率器件的制造方法，其特征在于，所述移除部分所述有源层和部分所述沟道层并形成栅极结构包括：
移除部分所述有源层和部分所述沟道层以形成第十沟槽；
在所述有源层的上表面和所述第十沟槽的上表面形成第二介电层；
移除所述有源层的上表面的所述第二介电层并保留所述第十沟槽的上表面的所述第二介电层以形成第一介电层；
填充第一介电层的内部以形成导电柱。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至5任意一项所述的准垂直型功率器件的结构。
CN202211346616.5A 2022-10-31 2022-10-31 准垂直型功率器件的结构、制造方法及电子设备 Pending CN115621321A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211346616.5A CN115621321A (zh) 2022-10-31 2022-10-31 准垂直型功率器件的结构、制造方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211346616.5A CN115621321A (zh) 2022-10-31 2022-10-31 准垂直型功率器件的结构、制造方法及电子设备

Publications (1)

Publication Number Publication Date
CN115621321A true CN115621321A (zh) 2023-01-17

Family

ID=84876173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211346616.5A Pending CN115621321A (zh) 2022-10-31 2022-10-31 准垂直型功率器件的结构、制造方法及电子设备

Country Status (1)

Country Link
CN (1) CN115621321A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219512A (zh) * 2023-10-16 2023-12-12 乐山希尔电子股份有限公司 一种氮化镓半导体功率器件的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117219512A (zh) * 2023-10-16 2023-12-12 乐山希尔电子股份有限公司 一种氮化镓半导体功率器件的制备方法
CN117219512B (zh) * 2023-10-16 2024-03-19 乐山希尔电子股份有限公司 一种氮化镓半导体功率器件的制备方法

Similar Documents

Publication Publication Date Title
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
KR20060040592A (ko) 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법
CN102738241A (zh) 横向高压晶体管及其制造方法
CN102593178B (zh) 具有超结结构的半导体器件及其制作方法
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN107093622A (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN107611179A (zh) 降低栅源电容的屏蔽栅mosfet结构及其制备方法
CN115621321A (zh) 准垂直型功率器件的结构、制造方法及电子设备
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN107799602A (zh) 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN107731908B (zh) 提高耐压的屏蔽栅mosfet结构及其制备方法
CN113921614B (zh) 一种半导体功率器件结构及其制造方法
CN107731926B (zh) 提高耐压范围的mosfet器件及其制备方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN115911093A (zh) 碳化硅mosfet的结构、制造方法及电子设备
CN213958962U (zh) 屏蔽栅功率器件的版图结构
CN210156383U (zh) 一种超结功率半导体器件
CN113659011A (zh) 基于超结mosfet的集成器件及其制造方法
CN115602728A (zh) 垂直型功率器件的结构、制造方法及电子设备
KR102246501B1 (ko) 반도체 전력 소자
CN206976352U (zh) 一种降低导通电阻的功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination