TW202209442A - 碳化矽ｍｏｓｆｅｔ裝置及其製造方法 - Google Patents

碳化矽ｍｏｓｆｅｔ裝置及其製造方法 Download PDF

Info

Publication number
TW202209442A
TW202209442A TW110114293A TW110114293A TW202209442A TW 202209442 A TW202209442 A TW 202209442A TW 110114293 A TW110114293 A TW 110114293A TW 110114293 A TW110114293 A TW 110114293A TW 202209442 A TW202209442 A TW 202209442A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
forming
region
deposition
Prior art date
Application number
TW110114293A
Other languages
English (en)
Other versions
TWI779568B (zh
Inventor
王加坤
陳輝
吳兵
Original Assignee
大陸商杭州創勤傳感技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商杭州創勤傳感技術有限公司 filed Critical 大陸商杭州創勤傳感技術有限公司
Publication of TW202209442A publication Critical patent/TW202209442A/zh
Application granted granted Critical
Publication of TWI779568B publication Critical patent/TWI779568B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供了一種碳化矽MOSFET裝置及其製造方法，所述方法包括：提供一具有第一摻雜類型的基板；在所述基板的第一表面形成圖案化的第一阻擋層；通過所述第一阻擋層在所述基板中形成具有第一摻雜類型的源區；在所述基板中形成第二摻雜類型的基區和第二摻雜類型的接觸區，以及形成閘極結構，其中，所述第一阻擋層包括第一部分和第二部分，所述第一部分包括半導體層和與所述半導體層不同的可去除層，所述第二部分僅包括所述可去除層。本發明提供的製造方法在形成接觸區的步驟中，可以完全去除所述可去除層，無需再單獨形成一張實現接觸區自對準注入的遮罩版，節約了製造成本。

Description

碳化矽ＭＯＳＦＥＴ裝置及其製造方法
本發明涉及半導體技術領域，更具體地，涉及一種碳化矽MOSFET裝置及其一種碳化矽MOSFET裝置的製造方法。
在SiC MOSFET領域，為了減小元胞尺寸、提高電流密度，將溝道的長度設置的越短越好，考慮到光刻精度的影響，長度小於0.5um的溝道一般會使用自對準製程實現。由於SiC的擴散係數較低，無法使用Si標準的自對準製程形成溝道，現有的SiC MOSFET溝道自對準製程首先利用光刻後的多晶矽做P型基區的阻擋層，形成P型基區後對多晶矽進行氧化，多晶矽會在表面以及側壁形成一定厚度的二氧化矽，然後利用側壁的二氧化矽作為阻擋層可以實現N+源區的自對準注入。另外，在形成P+接觸區時，因為N+源區的離子注入劑量要遠大于P+接觸區，因此都需要一張單獨的遮罩版來形成P+接觸區的阻擋層，增加了製造成本。
有鑑於此，本發明的目的在於提供一種碳化矽MOSFET裝置及其製造方法，以解決上述問題。 根據本發明的第一態樣，提供一種碳化矽MOSFET裝置的製造方法，包括：提供一具有第一摻雜類型的基板；在所述基板的第一表面形成圖案化的第一阻擋層；通過所述第一阻擋層在所述基板中形成具有第一摻雜類型的源區；在所述基板中形成第二摻雜類型的基區和第二摻雜類型的接觸區，以及形成閘極結構，其中，所述第一阻擋層包括第一部分和第二部分，所述第一部分包括半導體層和與所述半導體層不同的可去除層，所述第二部分僅包括所述可去除層。 較佳地，根據所述源區的位置，以在所述基板第一表面的相應區域設置第一阻擋層的所述第一部分和所述第二部分。 較佳地，所述第一部分位於所述基板第一表面邊緣區域；第二部分位於所述基板第一表面中間區域。 較佳地，所述可去除層為氧化層。 較佳地，還包括，在形成所述第一阻擋層之前，採用第一遮罩版在所述基板的第一表面形成圖案化的包括第一部分和第二部分的沉積層。 較佳地，所述沉積層的第一部分位於所述基板第一表面邊緣區域，所述沉積層的第二部分位於所述基板第一表面中間區域。 較佳地，所述形成圖案化的第一阻擋層的方法包括：通過熱氧化製程在所述基板的第一表面和所述沉積層上形成第一氧化層，以及刻蝕部分所述第一氧化層以形成所述第一阻擋層，其中，在所述熱氧化製程中，所述沉積層的第一部分被部分氧化成所述第一氧化層，所述沉積層的第二部分被完全氧化為所述第一氧化層，所述基板的第一表面保留的沉積層為所述半導體層，所述第一氧化層為所述可去除層。 較佳地，通過控制所述沉積層的第二部分的寬度以使得所述沉積層的第二部分被完全氧化。 較佳地，通過控制所述熱氧化製程的溫度和時間以使得所述沉積層的第二部分被完全氧化。 較佳地，根據所述裝置的溝道的長度設置所述沉積層的第二部分的寬度。 較佳地，設置所述沉積層的第二部分的寬度不大於所述裝置的溝道的長度。 較佳地，所述沉積層被設置為多晶矽或非晶矽。 較佳地，設置所述沉積層第一部分被氧化成的所述第一氧化層的寬度等於所述裝置的溝道的長度。 較佳地，還包括去除所述第一阻擋層的所述可去除部分。 較佳地，形成所述接觸區的方法包括：在所述基板的第一表面和所述半導體層上形成第二氧化層，刻蝕所述第二氧化層形成位於所述半導體層側壁的側牆，以及以所述半導體層和所述側牆作為第二阻擋層形成所述接觸區。 較佳地，在形成所述接觸區之後，形成所述基區的方法包括：去除所述側牆，以及以所述半導體層作為第三阻擋層形成所述基區。 較佳地，在形成所述接觸區之前，形成所述基區的方法包括以所述第一阻擋層的所述半導體層部分作為第三阻擋層形成所述基區。 較佳地，在形成所述源區之前，形成所述基區的方法包括以所述沉積層作為第三阻擋層形成所述基區。 較佳地，還包括去除所述所述半導體層。 較佳地，還包括去除所述所述半導體層和所述側牆。 較佳地，其中，形成所述閘極結構的方法包括：在所述基板的第一表面形成閘氧層，在所述閘氧層上形成圖案化的閘極導體。 較佳地，還包括：在所述基板的第一表面和閘極導體上沉積層間介質，刻蝕所述層間介質和所述閘氧層形成開孔，以裸露部分所述基區和所述源區的第一表面，以及在所述基板的第一表面和第二表面澱積金屬，形成源汲區電極，其中，所述基板的第一表面和第二表面相對。 較佳地，所述第二氧化層通過氣相沉積的製程形成。 較佳地，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中另一個。 根據本發明的第二態樣，提供一種根據所述的方法形成的碳化矽MOSFET裝置，包括：基板，從所述基板的第一表面延伸至其內的基區，接觸區和源區，位於所述基板第一表面的閘極結構，所述閘極結構至少部分覆蓋所述源區和所述基區，位於所述閘極結構側壁和上表面的層間介質，其中，所述基板，所述源區為第一摻雜類型，所述基區和所述接觸區為第二摻雜類型。 根據本發明提供的製造碳化矽MOSFET的方法，通過在基板第一表面形成一層圖案化的沉積層，所述圖案化的沉積層包括位於基板第一表面的邊緣區域的第一部分以及位於所述基板第一表面中間區域的二部分；並通過熱氧化製程將所述第一部分部分氧化以及將第二部分完全氧化形成二氧化矽以作為形成源區的阻擋層。使得在後續去除二氧化矽的步驟中，所述基板第一表面中間區域的氧化層可以被完全去除，然後實現接觸區的自對準注入。無需再單獨形成一張實現接觸區自對準注入的遮罩版，節約了製造成本。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的元件採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的半導體結構。 應當理解，在描述裝置的結構時，當將一層、一個區域稱為位於另一層、另一個區域“上面”或“上方”時，可以指直接位於另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。並且，如果將裝置翻轉，該一層、一個區域將位於另一層、另一個區域“下面”或“下方”。 如果為了描述直接位於另一層、另一個區域上面的情形，本文將採用“A直接在B上面”或“A在B上面並與之鄰接”的表述方式。在本申請中，“A直接位於B中”表示A位於B中，並且A與B直接鄰接，而非A位於B中形成的摻雜區中。 在本申請中，術語“沖絲”是指在引線框上固定晶片以及進行引線鍵合之後，在注入封裝料的過程中，彼此相鄰的引線由於封裝料的衝擊而彼此接觸導致短路的現象。 在下文中描述了本發明的許多特定的細節，例如裝置的結構、材料、尺寸、處理製程和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。 本發明公開了一種碳化矽MOSFET裝置的製造方法，包括：提供一具有第一摻雜類型的基板；在所述基板的第一表面形成圖案化的第一阻擋層；通過所述第一阻擋層在所述基板中形成具有第一摻雜類型的源區；所述基板中形成第二摻雜類型的基區和第二摻雜類型的接觸區，以及形成閘極結構，其中，所述第一阻擋層包括第一部分和第二部分，所述第一部分包括半導體層和與所述半導體層不同的可去除層，所述第二部分僅包括所述可去除層。 如圖1A-1J示出根據本發明的第一實施例的製造碳化矽MOSFET的方法的各個階段的截面圖。 如圖1A所示，提供一具有第一摻雜類型的基板，在所述基板的第一表面形成一層沉積層，並採用第一遮罩版對其進行刻蝕以形成圖案化的沉積層103。其中，所述沉積層通過沉積的製程形成。在本實施例中，所述基板包括第一摻雜類型的半導體襯底101和位於所述半導體襯底上第一摻雜類型的外延層102，即所述沉積層103形成在所述外延層102的第一表面上。所述外延層102的第二表面與所述襯底101接觸，所述外延層的第一表面與第二表面相對。 所述沉積層103包括位於所述基板第一表面邊緣區域的第一部分1031和位於所述基板第一表面中間區域的第二部分1032。控制所述第二部分1032的寬度，使其在後續的熱氧化製程中可以被完全氧化。根據所述源區的位置，以在所述基板第一表面的相應區域設置所述沉積層103的所述第一部分和所述第二部分。在本實施例中，所述沉積層選擇多晶矽或非晶矽，其在後續的熱氧化製程中可被氧化為二氧化矽。在本申請中，可以根據所述裝置的溝道的長度設置所述沉積層的第二部分的寬度。一般設置所述沉積層的第二部分的寬度不大於所述裝置的溝道的長度。 如圖1B所示，通過熱氧化製程在所述沉積層103和所述外延層102的第一表面上形成第一氧化層104，所述沉積層的第一部分的側壁被氧化成的第一氧化層為側牆。所述沉積層103的第一部分保留下來的部分(未被氧化成第一氧化層的部分)為半導體層133。通過設置熱氧化的製程條件(時間和溫度等)以控制所述側牆的寬度，並且保證沉積層103的第二部分被全部氧化。 如圖1C所示，刻蝕所述第一氧化層104直至所述半導體層133的上表面和所述外延層102的第一表面暴露，以形成第一阻擋層，即刻蝕所述第一氧化層104的厚度為所述第一氧化層104位於所述半導體層133上的厚度。所述第一阻擋層包括位於所述基板第一表面邊緣區域的第一部分和位於所述基板第一表面中間區域的第二部分，所述第一部分包括半導體層133和可去除層111，所述第二部分僅包括可去除層112。在本實施例中，所述可去除層為氧化層。然後以所述第一阻擋層為遮罩，自對準離子注入在所述外延層102中形成具有第一摻雜類型的源區121。其中，所述可去除層111的寬度被設置等於所述裝置的溝道長度。 需要注意的是，在離子注入製程過程中，有時需要一層薄膜來保護所述外延層的第一表面不受損壞。因此在其他的實施例中，在刻蝕所述第一氧化層104時，也可在所述外延層的第一表面保留很薄的一層氧化層，以在形成所述源區121時保護所述外延層。 如圖1D所示，去除所述可去除層111和112，選擇相對於所述半導體層133和所述基板的刻蝕劑去除所述可去除層111和112。 如圖1E所示，在所述半導體層133和所述外延層102的第一表面上形成第二氧化層105，其中，所述第二氧化層可以通過化學或物理氣相沉積製程形成，也可採用其他的沉積或氧化製程形成，在此不作限制。 如圖1F所示，刻蝕所述第二氧化層105直至所述半導體層133和所述外延層102的第一表面裸露，保留半導體層133側壁的第二氧化層以形成側牆113，即刻蝕所述第二氧化層105的厚度為所述第二氧化層105位於所述半導體層133上的厚度。所述半導體層133和側牆113形成第二阻擋層，以所述第二阻擋層為遮罩，自對準離子注入在所述外延層102中形成第二摻雜類型的接觸區122。其中，所述接觸區122的結深大於所述源區121的結深。 同上所述，在刻蝕所述第二氧化層105時，也可在所述外延層的第一表面保留很薄的一層氧化層，以在形成所述接觸區122以及後續製程形成所述基區時保護所述外延層。 其中，所述第一摻雜類型為N型和P型之一，所述第二摻雜類型為N型和P型中另一個。 如圖1G所示，去除所述側牆113，以半導體層133為第三阻擋層，自對準離子注入形成第二摻雜類型的基區123，其中，所述基區123的結深大於所述接觸區122的結深，所述基區123的摻雜濃度小於所述接觸區122的摻雜濃度。進一步地，形成所述基區123後去除所述半導體層133。 需要注意的是，形成所述基區123也可在圖1D(去除所述可去除層111和112)的製程之後進行，以圖1D中的半導體層133為阻擋層形成基區123，然後再進行後續的製程，形成接觸區122。進一步地，形成接觸區122後去除所述側牆113和半導體層133。 形成所述源區121，基區123，以及接觸區122之後，進行高溫退火製程以啟動雜質原子。 如圖1H所示，在所述外延層102的第一表面上形成閘氧層106，並在所述閘氧層106上形成圖案化的閘極導體107。其中，所述閘極導體位於所述外延層102的邊緣區域，並至少部分覆蓋所述所述源區121和基區123。 如圖1I所示，在所述閘氧層106和所述閘極導體107上沉積層間介質，然後刻蝕所述層間介質和所述閘氧層106形成開孔，以暴露所述外延層的第一表面，即暴露部分所述源區121和所述接觸區122的上表面。在所述閘極導體的側壁和所述閘極導體的上表面保留有層間介質108。 如圖1J所示，在所述開孔和所述層間介質108上沉積金屬以形成源極電極109，在所述襯底的背面沉積金屬以形成汲極電極110。其中，所述金屬可以選擇合金。 本發明還公開了根據第一實施例的製造方法形成的碳化矽MOSFET裝置，如圖1J所示。所述碳化矽MOSFET裝置包括半導體襯底101，位於襯底101上的外延層102，以及位於所述外延層中的基區123，接觸區122和源區121。其中，所述接觸區122位於所述基區123中，所述源區121包括分離的兩部分。所述襯底101，所述外延層102，所述源區121為第一摻雜類型，所述基區123和所述接觸區122為第二摻雜類型。所述碳化矽MOSFET裝置還包括位於所述外延層第一表面的閘氧層106，以及位於所述閘氧層106上的閘極導體107，位於所述閘極導體側壁和上表面的層間介質108。其中，所述閘極導體位於所述外延層的邊緣區域，至少部分覆蓋所述源區121和所述基區123。所述碳化矽MOSFET裝置進一步包括位於所述外延層102第一表面和所述層間介質108上的源極電極109和位於所述襯底背面的汲極電極110，其中，所述源極電極109與所述源區121和所述接觸區122電連接。 如圖2A-2C示出根據本發明的第二實施例的製造碳化矽MOSFET的方法的某些步驟的截面圖。 本實施例與第一實施例的方法不同的是：第一實施例中三次離子注入的順序為先形成源區，再形成接觸區，最後形成基區；第二實施例中三次離子注入的順序為先形成基區，再形成源區，最後形成接觸區。其他的步驟都相同，在此不再贅述。具體的步驟如下所示： 如圖1A所示，在所述基板的第一表面形成圖案化的沉積層103。如圖2A所示，然後以所述沉積層103作為第三阻擋層，自對準離子注入在所述外延層102中形成第二摻雜類型的基區223。在本實施例中，所述基區223包括互相分離的兩部分。 然後按照圖1B，圖1C的製程步驟形成如圖2B所示的第一摻雜類型的源區221。其中，所述源區221也包括分離兩部分，其分別位於所述基區223的兩部分中。所述源區221的結深小於所述基區223的結深。 繼續按照圖1D，圖1E，圖1F的製程步驟形成如圖2C所示的第二摻雜類型的接觸區222。其中，所述接觸區222將所述基區223的兩部分連起來。所述接觸區222的結深小於所述基區223的結深，所述接觸區222的摻雜濃度大於所述基區223的摻雜濃度。 本發明還公開了根據第二實施例的製造方法形成的碳化矽MOSFET裝置。第二實施例中形成的MOSFET裝置除基區223與第一實施例中的方法形成的MOSFET裝置的基區123的形狀不同以外，其他都相同，在此不再贅述。需要注意的是，雖然第二實施例中形成的基區223與第一實施例中的方法形成的基區123的形狀不同，但其在MOSFET裝置中的作用相同，沒有區別。 應當說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。 依照本發明實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
101:半導體襯底 102:外延層 103:沉積層 1031:第一部分 1032:第二部分 133:半導體層 104:第一氧化層 111:可去除層 112:可去除層 121:源區 122:接觸區 123:基區 106:閘氧層 107:閘極導體 108:層間介質 109:源極電極 110:汲極電極 221:源區 222:接觸區 223:基區
通過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中： [圖1A-1J]示出根據本發明的第一實施例的製造碳化矽MOSFET的方法的各個階段的截面圖； [圖2A-2C]示出根據本發明的第二實施例的製造碳化矽MOSFET的方法的某些步驟的截面圖。
101:半導體襯底
102:外延層
106:閘氧層
107:閘極導體
108:層間介質
109:源極電極
110:汲極電極
121:源區
122:接觸區
123:基區

Claims (25)

  1. 一種碳化矽MOSFET裝置的製造方法，包括： 提供一具有第一摻雜類型的基板； 在該基板的第一表面形成圖案化的第一阻擋層； 通過該第一阻擋層在該基板中形成具有第一摻雜類型的源區；」 在該基板中形成第二摻雜類型的基區和第二摻雜類型的接觸區，以及 形成閘極結構， 其中，該第一阻擋層包括第一部分和第二部分，該第一部分包括半導體層和與該半導體層不同的可去除層，該第二部分僅包括該可去除層。
  2. 根據請求項1所述的方法，其中，根據該源區的位置，以在該基板第一表面的相應區域設置第一阻擋層的該第一部分和該第二部分。
  3. 根據請求項1所述的方法，其中，該第一部分位於該基板第一表面邊緣區域；第二部分位於該基板第一表面中間區域。
  4. 根據請求項1所述的方法，其中，該可去除層為氧化層。
  5. 根據請求項1所述的方法，其中，還包括，在形成該第一阻擋層之前，採用第一遮罩版在該基板的第一表面形成圖案化的包括第一部分和第二部分的沉積層。
  6. 根據請求項5所述的方法，其中，該沉積層的第一部分位於該基板第一表面邊緣區域，該沉積層的第二部分位於該基板第一表面中間區域。
  7. 根據請求項5所述的方法，其中，該形成圖案化的第一阻擋層的方法包括： 通過熱氧化製程在該基板的第一表面和該沉積層上形成第一氧化層，以及 刻蝕部分該第一氧化層以形成該第一阻擋層， 其中，在該熱氧化製程中，該沉積層的第一部分被部分氧化成該第一氧化層，該沉積層的第二部分被完全氧化為該第一氧化層，該基板的第一表面保留的沉積層為該半導體層，該第一氧化層為該可去除層。
  8. 根據請求項7所述的方法，其中，通過控制該沉積層的第二部分的寬度以使得該沉積層的第二部分被完全氧化。
  9. 根據請求項7所述的方法，其中，通過控制該熱氧化製程的溫度和時間以使得該沉積層的第二部分被完全氧化。
  10. 根據請求項6所述的方法，其中，根據該裝置的溝道的長度設置該沉積層的第二部分的寬度。
  11. 根據請求項6所述的方法，其中，設置該沉積層的第二部分的寬度不大於該裝置的溝道的長度。
  12. 根據請求項5所述的方法，其中，該沉積層被設置為多晶矽或非晶矽。
  13. 根據請求項7所述的方法，其中，設置該沉積層第一部分被氧化成的該第一氧化層的寬度等於該裝置的溝道的長度。
  14. 根據請求項1所述的方法，其中，還包括去除該第一阻擋層的該可去除部分。
  15. 根據請求項14所述的方法，其中，形成該接觸區的方法包括： 在該基板的第一表面和該半導體層上形成第二氧化層， 刻蝕該第二氧化層形成位於該半導體層側壁的側牆，以及 以該半導體層和該側牆作為第二阻擋層形成該接觸區。
  16. 根據請求項15所述的方法，其中，在形成該接觸區之後，形成該基區的方法包括： 去除該側牆，以及 以該半導體層作為第三阻擋層形成該基區。
  17. 根據請求項14所述的方法，其中，在形成該接觸區之前，形成該基區的方法包括以該第一阻擋層的該半導體層部分作為第三阻擋層形成該基區。
  18. 根據請求項5所述的方法，其中，在形成該源區之前，形成該基區的方法包括以該沉積層作為第三阻擋層形成該基區。
  19. 根據請求項16所述的方法，其中，還包括去除該半導體層。
  20. 根據請求項15所述的方法，其中，還包括去除該半導體層和該側牆。
  21. 根據請求項19或20所述的方法，其中，形成該閘極結構的方法包括： 在該基板的第一表面形成閘氧層， 在該閘氧層上形成圖案化的閘極導體。
  22. 根據請求項21所述的方法，其中，還包括： 在該基板的第一表面和閘極導體上沉積層間介質， 刻蝕該層間介質和該閘氧層形成開孔，以裸露部分該基區和該源區的第一表面，以及 在該基板的第一表面和第二表面澱積金屬，形成源汲區電極， 其中，該基板的第一表面和第二表面相對。
  23. 根據請求項15所述的方法，其中，該第二氧化層通過氣相沉積的製程形成。
  24. 根據請求項1所述的方法，其中，該第一摻雜類型為N型和P型之一，該第二摻雜類型為N型和P型中另一個。
  25. 一種根據請求項1-24中任一項所述的方法形成的碳化矽MOSFET裝置，包括： 基板， 從該基板的第一表面延伸至其內的基區、接觸區和源區， 位於該基板第一表面的閘極結構，該閘極結構至少部分覆蓋該源區和該基區， 位於該閘極結構側壁和上表面的層間介質， 其中，該基板、該源區為第一摻雜類型，該基區和該接觸區為第二摻雜類型。
TW110114293A 2020-04-23 2021-04-21 碳化矽ｍｏｓｆｅｔ裝置的製造方法 TWI779568B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010326417.2 2020-04-23
CN202010326417.2A CN111554746B (zh) 2020-04-23 2020-04-23 碳化硅mosfet器件及其制造方法

Publications (2)

Publication Number Publication Date
TW202209442A true TW202209442A (zh) 2022-03-01
TWI779568B TWI779568B (zh) 2022-10-01

Family

ID=72002494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114293A TWI779568B (zh) 2020-04-23 2021-04-21 碳化矽ｍｏｓｆｅｔ裝置的製造方法

Country Status (3)

Country Link
US (1) US11670502B2 (zh)
CN (1) CN111554746B (zh)
TW (1) TWI779568B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954377A (zh) * 2023-03-10 2023-04-11 广东芯聚能半导体有限公司 半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117193B (zh) 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
JP4922554B2 (ja) * 2004-08-18 2012-04-25 パナソニック株式会社 半導体装置の製造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP5961865B2 (ja) 2010-09-15 2016-08-02 ローム株式会社 半導体素子
CN103413765B (zh) 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法
JP2015046502A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20150118810A1 (en) 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954377A (zh) * 2023-03-10 2023-04-11 广东芯聚能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN111554746A (zh) 2020-08-18
US11670502B2 (en) 2023-06-06
US20210335605A1 (en) 2021-10-28
CN111554746B (zh) 2022-09-16
TWI779568B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US10199494B2 (en) Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof
JP2008547225A (ja) トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法
US6825528B2 (en) Semiconductor device, method of manufacture thereof, and information processing device
TWI779568B (zh) 碳化矽ｍｏｓｆｅｔ裝置的製造方法
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
JPH10229193A (ja) コンタクト窓からベース注入されたｐチャネルｍｏｓゲート制御素子の製造方法及び半導体素子
JPH09115923A (ja) 半導体装置及びその製造方法
US6977203B2 (en) Method of forming narrow trenches in semiconductor substrates
TWI785806B (zh) 碳化矽ｍｏｓｆｅｔ器件的製造方法
TW202213540A (zh) ＳｉＣ ＭＯＳＦＥＴ器件及其製造方法
KR20020007848A (ko) 반도체 소자 및 그의 제조 방법
JPS63227059A (ja) 半導体装置およびその製造方法
JPS62285468A (ja) Ｌｄｄ電界効果トランジスタの製造方法
KR100376874B1 (ko) 반도체장치의트랜지스터제조방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
JPH0491481A (ja) Ｍｉｓ電界効果トランジスタ
JPS63305566A (ja) 半導体装置およびその製造方法
JP3848782B2 (ja) 半導体装置の製造方法
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법
JPH11289082A (ja) 半導体装置及び半導体装置の製造方法
JPS63114173A (ja) 半導体装置の製造方法
JPH08293601A (ja) 半導体装置
JPS6136974A (ja) Ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent