CN102110687A - 沟槽mos器件 - Google Patents

沟槽mos器件 Download PDF

Info

Publication number
CN102110687A
CN102110687A CN 200910202044 CN200910202044A CN102110687A CN 102110687 A CN102110687 A CN 102110687A CN 200910202044 CN200910202044 CN 200910202044 CN 200910202044 A CN200910202044 A CN 200910202044A CN 102110687 A CN102110687 A CN 102110687A
Authority
CN
China
Prior art keywords
sbr
metal
oxide
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910202044
Other languages
English (en)
Other versions
CN102110687B (zh
Inventor
张朝阳
殷建斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910202044 priority Critical patent/CN102110687B/zh
Publication of CN102110687A publication Critical patent/CN102110687A/zh
Application granted granted Critical
Publication of CN102110687B publication Critical patent/CN102110687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种沟槽MOS器件，包括多个MOS管单元，在所述MOS管单元旁边的N型外延层上还有SBR整流器件，其中包括N型外延层上的多个SBR沟道，每个SBR沟道上方都包括与N型外延层接触的SBR栅氧化层和该栅氧化层上面的SBR多晶硅栅，所述SBR沟道之间还包括有P型SBR本体，在P型SBR本体与所述SBR栅氧化层相接触的位置还有SBR漏区，源极金属将所述MOS管的源极、SBR多晶硅栅以及SBR漏区短接。本发明将沟槽MOS管与SBR整流器集成在一起，大大提高了沟槽MOS器件的可靠性和浪涌能力，并且提高了器件的集成度。

Description

沟槽MOS器件
技术领域
本发明涉及一种半导体器件，尤其是一种沟槽MOS器件。
背景技术
公开号为CN1547765A的中国专利申请公开文件中，公开了一种带有肖特基的MOS器件，其结构如图1所示，等效电路图如图2所示。该技术方案中，给MOSFET并联一个肖特基二极管来降低整个器件的正向导通电压，从而来降低功率损耗。通过219b区域形成金属和硅的直接接触，形成肖特基接触来降低整个器件的导通阻抗，但是这样的结构需要在芯片表面另外的面积来实现。但是由于肖特基器件本身的金属和Si的直接接触会造成可靠性问题，而且随着温度的升高，漏电流会急剧升高，所以导致了一些应用场合的失效。
公开号为CN101226883A的中国专利申请公开文件中，公开了一种SBR(Super Barrier Rectifier)超势垒整流器件，其结构如图3所示，等效电路图如图4所示。该文件所公开的技术方案中，主要的工作原理是利用MOS器件的栅极和漏极短接，在加正向电压时，沟道快速开启，从而使整个期间能在较低电压下导通，提高了开关速度，在加反向电压时，MOS管源/栅极短接，MOS管截止，与MOS管并联的PN结负担反向偏压，反向漏电由PN结决定。如图3所示，通过金属3将漏极21和栅极26短接，器件快速开启，形成低的导通电压。在反向时，器件截止，可以承受大的反向电压。
由于超势垒整流器件的低导通压降是由于MOS器件的低开启电压引起，所以可以通过调整MOS管的Vth来调整导通压降，调整方法可以通过调整本体66注入剂量来调整。另外因为势垒通过栅极氧化56和栅极多晶26，导致热稳定性和浪涌能力比传统的肖特基需要直接金属和硅本体接触要好很多。
发明内容
本发明所要解决的技术问题是提供一种沟槽MOS器件，能够具有很好的可靠性和浪涌能力，提升器件的性能，并且具有很高的集成度。
为解决上述技术问题，本发明沟槽MOS器件的技术方案是，包括多个MOS管单元，所述多个MOS管单元所在的区域中，从下到上依次包括漏极金属、N型衬底、N型外延层，在所述MOS管单元所在的位置，所述N型外延层上还有P型MOS管本体，多个MOS管沟槽贯穿所述P型MOS管本体到达N型外延层，在MOS管沟槽和P型MOS管本体上设置有MOS管的源极和栅极，在所述MOS管单元旁边的N型外延层上还有SBR整流器件，其中包括N型外延层上的多个SBR沟道，每个SBR沟道上方都包括与N型外延层接触的SBR栅氧化层和该栅氧化层上面的SBR多晶硅栅，所述SBR沟道之间还包括有P型SBR本体，在P型SBR本体与所述SBR栅氧化层相接触的位置还有SBR源漏区，源极金属将所述MOS管的源极、SBR多晶硅栅以及SBR源漏区短接。
本发明将沟槽MOS管与SBR整流器集成在一起，大大提高了沟槽MOS器件的可靠性和浪涌能力，并且提高了器件的集成度。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为现有带有肖特基的MOS管器件的结构示意图；
图2为图1所示器件的等效电路图；
图3为现有的SBR整流器的结构示意图；
图4为图3所示器件的等效电路图；
图5为本发明沟槽MOS器件的结构示意图；
图6为本发明图5所示器件的等效电路图；
图7～图12为制作本发明沟槽MOS器件的示意图。
具体实施方式
本发明公开了一种沟槽MOS器件，包括多个MOS管单元，如图5所示，所述多个MOS管单元所在的区域中，从下到上依次包括漏极金属101、N型衬底100、N型外延层102，在所述MOS管单元所在的位置，所述N型外延层上还有P型MOS管本体103，多个MOS管沟槽104贯穿所述P型MOS管本体103到达N型外延层102，在MOS管沟槽104和P型MOS管本体103上设置有MOS管的源极105和栅极，在所述MOS管单元旁边的N型外延层102上还有SBR整流器件，其中包括N型外延层102上的多个SBR沟道，每个SBR沟道上方都包括与N型外延层102接触的SBR栅氧化层106和该栅氧化层106上面的SBR多晶硅栅107，所述SBR沟道之间还包括有P型SBR本体110，在P型SBR本体110与所述SBR栅氧化层106相接触的位置还有SBR源区111，源极金属109将所述MOS管的源极105、SBR多晶硅栅107以及SBR漏区111短接。
所述漏极金属为钛，镍以及银。
所述N型外延层的电阻率为0.02欧姆·厘米～20欧姆·厘米，厚度从3微米到40微米。
所述P型MOS管本体注入元素为硼，剂量从6E12cm-2到5E13cm-2，能量从60keV到300keV。
所述MOS管源极的注入元素为砷，剂量从5E14cm-2到8E15cm-2，能量从40keV到100keV。
所述P型SBR本体的注入元素为硼，剂量从1E12cm-2到5E13cm-2，能量从30keV到100keV。
为了实现本发明超势垒整流器和MOSFET器件芯片级别的整合，可以采用如下方法进行制作：
第一步，形成MOS管的沟槽。如图7所示，在掺杂浓度为1E19cm-2到5E20cm-2的N型衬底上，有N型外延层，其电阻率为0.02欧姆·厘米～20欧姆·厘米，厚度从3微米到40微米。然后在硅片表面生长一层氧化硅作为沟槽刻蚀的掩蔽层，进行沟槽的光刻，再将氧化膜刻蚀开。去除光刻胶，进行沟槽干法刻蚀，深度在0.8um-2um之间，然后去除掩蔽层氧化膜，在900℃～950℃进行牺牲氧化膜生长，之后去除牺牲氧化膜。再生长栅极氧化膜，温度在900℃～1050℃之间，厚度从
Figure G2009102020441D00041
到
Figure G2009102020441D00042
之后生长栅极多晶硅，进行多晶硅回刻，在MOSFET本体注入区通过光刻定义图形，MOSFET本体区注入，剂量大概为6E12cm-2到5E13cm-2，能量从60keV到300keV。
第二步，超势垒整流区成型。如图8所示，先进行氧化膜干法刻蚀使上表面硅暴露出来，在炉管中生成一层
Figure G2009102020441D00051
的栅极氧化膜，作为超势垒整流器的栅极氧化膜。生长一层厚度为
Figure G2009102020441D00052
的多晶硅，用做超势垒整流器的栅极多晶硅，通过光刻来定义超势垒整流器的栅极，再通过干法刻蚀形成超势垒整流器的栅极。然后在去胶之间进行超势垒整流器的漏极和本体注入，其中漏极注入元素为砷，剂量从1E14cm-2到5E14cm-2，能量从20keV到50keV；本体注入元素为硼，剂量从1E12cm-2到1E13cm-2，能量从30keV到100keV；最后在光刻胶去除后进行本体注入后的推进，温度范围为1000℃～1200℃，如图9，10所示。
第三步，MOSFET源区形成。如图11所示，通过光刻定义MOSFET源区区域；通过离子注入形成MOSFET源区，注入元素为砷，剂量从5E14cm-2到8E15cm-2，能量从40keV到100keV，然后进行光刻胶去除，之后源区注入后的推进，温度为900℃～950℃。
第四步，接触孔形成。如图12所示，常压化学反应气相沉积生长
Figure G2009102020441D00053
氧化膜作为层间膜的一部分，亚常压化学反应气相沉积生长
Figure G2009102020441D00054
的硼磷硅玻璃(BPSG)，硼的质量百分比浓度为7～10；磷的质量百分比浓度为4～6。在900℃～950℃炉管中进行硼磷硅玻璃的回流提高平坦度，通过光刻定义接触孔区域，然后用干法刻蚀进行接触孔刻蚀，在MOSFET区域刻蚀到硅片表面，在超势垒整流器区域全部刻开到硅表面和栅极多晶硅表面。接触孔区进行离子注入形成欧姆接触。注入元素为BF2，剂量为1E14cm-2到3E15cm-2，能量为40keV～60keV。在900℃～950℃炉管中进行硼磷硅玻璃的再次回流以提高方面金属填充的型貌，同时完成接触孔注入激活。
第五步，正面和背面金属化。用物理溅射方法形成正面金属接触缓冲层钛/氮化钛，厚度范围为
Figure G2009102020441D00061
的钛和
Figure G2009102020441D00062
的氮化钛，并用灯退火进行金属的退火处理以形成好的欧姆接触效果。用物理溅射方法形成正面金属铝层，厚度从2微米到5微米。用光刻工艺定义要刻开的区域，以完成正面金属栅极和源极的分离。光刻胶去除后在400℃～500℃的炉管中进行金属合金化处理。正面贴膜后对背面进行机械减薄处理，减薄的最终厚度通常在100～300微米。揭开正面贴膜，并对背面进行表面清洗去处损伤层。用热蒸发法进行背面金属沉积，背面金属通常为钛/镍/银。这样得到如图5所示的器件结构。
综上所述，本发明将沟槽MOS管与SBR整流器集成在一起，大大提高了沟槽MOS器件的可靠性和浪涌能力，并且提高了器件的集成度。

Claims (7)

1.一种沟槽MOS器件，其特征在于，包括多个MOS管单元，所述多个MOS管单元所在的区域中，从下到上依次包括漏极金属、N型衬底、N型外延层，在所述MOS管单元所在的位置，所述N型外延层上还有P型MOS管本体，多个MOS管沟槽贯穿所述P型MOS管本体到达N型外延层，在MOS管沟槽和P型MOS管本体上设置有MOS管的源极和栅极，在所述MOS管单元旁边的N型外延层上还有SBR整流器件，其中包括N型外延层上的多个SBR沟道，每个SBR沟道上方都包括与N型外延层接触的SBR栅氧化层和该栅氧化层上面的SBR多晶硅栅，所述SBR沟道之间还包括有P型SBR本体，在P型SBR本体与所述SBR栅氧化层相接触的位置还有SBR源漏区，源极金属将所述MOS管的源极、SBR多晶硅栅以及SBR源漏区短接。
2.根据权利要求1所述的沟槽MOS器件，其特征在于，N型衬底的电阻率为0.001-0.01欧姆.厘米。
3.根据权利要求1所述的沟槽MOS器件，其特征在于，所述漏极金属为钛或镍或银。
4.根据权利要求1所述的沟槽MOS器件，其特征在于，所述N型外延层的电阻率为0.02欧姆·厘米～20欧姆·厘米，厚度从3微米到40微米。
5.根据权利要求1所述的沟槽MOS器件，其特征在于，所述P型MOS管本体注入元素为硼，剂量从6E12cm-2到5E13cm-2，能量从60keV到300keV。
6.根据权利要求1所述的沟槽MOS器件，其特征在于，所述MOS管源极的注入元素为砷，剂量从5E14cm-2到8E15cm-2，能量从40keV到100keV。
7.根据权利要求1所述的沟槽MOS器件，其特征在于，所述P型SBR本体的注入元素为硼，剂量从1E12cm-2到5E13cm-2，能量从30keV到100keV，漏极注入元素为砷，剂量从1E14cm-2到5E14cm-2，能量从20keV到50keV。
CN 200910202044 2009-12-24 2009-12-24 沟槽mos器件 Active CN102110687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910202044 CN102110687B (zh) 2009-12-24 2009-12-24 沟槽mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910202044 CN102110687B (zh) 2009-12-24 2009-12-24 沟槽mos器件

Publications (2)

Publication Number Publication Date
CN102110687A true CN102110687A (zh) 2011-06-29
CN102110687B CN102110687B (zh) 2013-06-12

Family

ID=44174796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910202044 Active CN102110687B (zh) 2009-12-24 2009-12-24 沟槽mos器件

Country Status (1)

Country Link
CN (1) CN102110687B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400840A (zh) * 2013-07-01 2013-11-20 中航（重庆）微电子有限公司 一种超势垒整流器及其制备方法
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN105118857A (zh) * 2015-07-20 2015-12-02 青岛佳恩半导体有限公司 一种沟槽型功率mosfet的制造方法
CN117153885A (zh) * 2023-09-15 2023-12-01 陕西亚成微电子股份有限公司 分离栅沟槽mosfet器件及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400840A (zh) * 2013-07-01 2013-11-20 中航（重庆）微电子有限公司 一种超势垒整流器及其制备方法
CN103400840B (zh) * 2013-07-01 2016-01-27 中航（重庆）微电子有限公司 一种超势垒整流器及其制备方法
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN104600126B (zh) * 2013-10-31 2017-10-24 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN105118857A (zh) * 2015-07-20 2015-12-02 青岛佳恩半导体有限公司 一种沟槽型功率mosfet的制造方法
CN105118857B (zh) * 2015-07-20 2018-12-25 青岛佳恩半导体有限公司 一种沟槽型功率mosfet的制造方法
CN117153885A (zh) * 2023-09-15 2023-12-01 陕西亚成微电子股份有限公司 分离栅沟槽mosfet器件及制备方法
CN117153885B (zh) * 2023-09-15 2024-05-28 陕西亚成微电子股份有限公司 分离栅沟槽mosfet器件及制备方法

Also Published As

Publication number Publication date
CN102110687B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN101083284B (zh) 具有槽电荷补偿区的半导体器件及方法
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
CN101043053B (zh) 具有改善性能的功率半导体器件和方法
CN102097323A (zh) 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
TWI229941B (en) High voltage metal-oxide semiconductor device
KR20110001921A (ko) 서로 연결되는 트랜지스터를 포함한 집적 회로를 포함하는 전자 장치
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN101764150B (zh) 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法
CN102110687B (zh) 沟槽mos器件
CN102088020B (zh) 功率mos晶体管内集成肖特基二极管的器件及制造方法
JP2011009387A (ja) 半導体装置およびその製造方法ならびにそれを用いたｄｃ−ｄｃコンバータ
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN112510081B (zh) 一种星用抗辐射沟槽型mos管的加固结构和制备方法
CN103337523B (zh) 一种斜沟槽超势垒整流器件及其制造方法
CN104517832B (zh) 功率二极管的制备方法
CN103730493A (zh) 一种半导体功率器件的结构
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN104517961A (zh) 整流器及其制造方法
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
CN104425247A (zh) 一种绝缘栅双极型晶体管的制备方法
CN107578998A (zh) Igbt芯片制造方法及igbt芯片
CN103346155A (zh) 一种超势垒整流器件及其制造方法
CN104835736A (zh) 耗尽型双扩散金属氧化物晶体管制作方法
CN110190029B (zh) 一种功率半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.