KR900017180A - 반도체 장치와 그 제조방법 - Google Patents

반도체 장치와 그 제조방법 Download PDF

Info

Publication number
KR900017180A
KR900017180A KR1019900004819A KR900004819A KR900017180A KR 900017180 A KR900017180 A KR 900017180A KR 1019900004819 A KR1019900004819 A KR 1019900004819A KR 900004819 A KR900004819 A KR 900004819A KR 900017180 A KR900017180 A KR 900017180A
Authority
KR
South Korea
Prior art keywords
collector region
region
insulating film
reverse
type
Prior art date
Application number
KR1019900004819A
Other languages
English (en)
Other versions
KR970010016B1 (ko
Inventor
도시유끼 오오꼬다
Original Assignee
이우에 사또시
산요덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이우에 사또시, 산요덴끼 가부시끼가이샤 filed Critical 이우에 사또시
Publication of KR900017180A publication Critical patent/KR900017180A/ko
Application granted granted Critical
Publication of KR970010016B1 publication Critical patent/KR970010016B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Abstract

내용 없음.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도와 제2도는 각각 본 발명을 설명하기 위한 단면도와 평면도.
* 도면의 주요부분에 대한 부호의 설명
3 : 에미터영역 5 : 절연막
6 : 에미터전극 11 : 반도체기판
12 : 에피택셜층(epitaxial layer) 13 : 분리영역
14,35 : 섬영역 15 : P형의 인젝터영역
16 : P형의 베이스영역 17 : N+형의 콜렉터영역
18,33 : N+형 매립층 19 : N+형칼라영역
20 : 접촉구멍 21 : 전극
31 : P형 실리콘 반도체기판 32 : N-형 에피택셜층
34 : P+형 분리영역 36 : 베이스영역
37,42 : P형 외부 베이스영역 38 : N+형 에미터영역
39 : N+형 콜렉터접촉영역 40 : P-형 베이스영역
41 : 인젝터영역 43 : N형 제1의 콜렉터영역
44 : N+형 제2의 콜렉터영역 45 : N형의 칼라영역
46 : 실리콘 산화막 55 : 블록
56 : 접촉구멍 61 : N+칼라 접촉영역

Claims (4)

  1. 반도체 기체의 표면에 부식에미터 구조의 바이폴라 트랜지스터와 IIL과를 집적화한 반도체 장치에 있어서.전기한 IIL의 역방향 세로형 인버어터 트랜지스터는 그 바닥부분에 고동노의 매립층(33)을 갖고. 전기한 역방향세로형 인버어턴 트랜지스터의 에미터가 되는 섬영역 (14).(35)의 표면에 1도전형의 베이스 영역(16).(36)을 형성하고. 그 베이스 영역(16).(36)의 표면에 역도전형(逆導電馨)의 제1의 콜렉터 영역(43)을 형성하고. 그 제1의콜렉터영역(43)의 표면에 전기한 제1의 콜렉터영역(43)보다 페터언의 열린 곳의 면적이 적은 역도전형의 제2의콜렉터영역(44)을 형성하고. 전기한 반도체 기체상에 전기한 제2의 콜렉터영역(44)을 규정하는 열린구멍을 갖는절연막(5)이 형성되고. 이 열린구멍을 거쳐서 전기한 제2의 콜렉터영역(44)와 오움접촉하는 전극(47)을 마련한것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기한 제2의 콜렉터영역(44)의 형성은 NPN트랜지스터의 N+형 에미터영역(38)의 형성과 동시에 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. IIL의 역방향 세로형 바이폴라 트랜지스터의 에미터가 되는 섬영역(14).(35)의 표면에 1도전형의 베이스영역(16),(36)을 형성하는 공정, 전기한 IIL의 베이스영역(16)(36) 표면에 역도전형의 제1의 콜렉터 영역(43)을 형성항과 아울러 전기한 제1의 콜렉터영역(43)의 표면에 절연막(5)를 형성하는 공정. 전기한 절연막(5)를 패터언화(patterning)해서 전기한 제1의 콜렉터영역(43)의 표면에 불순물 확산용의 창을 형성하고. 1도전형의 제2의 콜렉터영역(44)를 형성하는 불순물을 상기한 창을 통해서 도입하는 공정과, 상기한 불순물을 확산함으로서 상기한 제1의 콜렉터영역(43)의 표면에 이보다 열린곳 부분이 적은 제2의 콜렉터영역(44)를 형성하는 공정과, 상기한 불순물을 확산하는 과정에서 상기한 제2의 콜렉터영역(44) 표면에 생성된 엷은 절연막을 부식액으로 세척하므로서 반도체표면을 노출시키는 공정과, 상기한 확산용의 창을 접촉구멍으로서 상기한 제2의 콜렉터영역(44)와 오옴접촉하는 전극을 배치하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 전기한 제2의 콜렉터영역(44)의 형성은 NPN 트랜지스터의 N+형 에미터영역(38)과 동시에행하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004819A 1989-04-17 1990-04-09 반도체장치의 제조방법 KR970010016B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???1-96710 1989-04-17
JP1-96710 1989-04-17
JP1096710A JPH06103739B2 (ja) 1989-04-17 1989-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR900017180A true KR900017180A (ko) 1990-11-15
KR970010016B1 KR970010016B1 (ko) 1997-06-20

Family

ID=14172305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004819A KR970010016B1 (ko) 1989-04-17 1990-04-09 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JPH06103739B2 (ko)
KR (1) KR970010016B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710966A (en) * 1980-06-25 1982-01-20 Mitsubishi Electric Corp Manufacture of semiconductor integrated circuit device
JPS63208270A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体装置とその製造法

Also Published As

Publication number Publication date
KR970010016B1 (ko) 1997-06-20
JPH02273964A (ja) 1990-11-08
JPH06103739B2 (ja) 1994-12-14

Similar Documents

Publication Publication Date Title
KR930005234A (ko) 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR900017180A (ko) 반도체 장치와 그 제조방법
KR910015063A (ko) 상보형 쌍극 트랜지스터
JPS6133261B2 (ko)
KR970054341A (ko) 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
KR950021514A (ko) 반도체 장치 및 그 제조방법
KR100247281B1 (ko) 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법
KR900017183A (ko) 반도체 장치와 그 제조방법
KR870009476A (ko) 프로그램 가능 트랜지스터 및 그의 제조방법
KR900000816B1 (ko) I^2l소자의 제조방법
KR910010734A (ko) 반도체 집적 회로 및 그 제조방법
KR0121178B1 (ko) 트랜지스터 제조방법
JPH0834244B2 (ja) 半導体集積回路装置
KR920017270A (ko) 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법
JPS634715B2 (ko)
KR19990002164A (ko) 바이폴라 트랜지스터 및 그 제조 방법
JPS6393154A (ja) 半導体装置
KR910003757A (ko) 이중 에피택시를 이용한 트랜지스터의 제조방법
KR890005880A (ko) 반도체소자의 제조방법
JPS62209868A (ja) 半導体装置の製造方法
JPS5914670A (ja) トランジスタ
KR920018933A (ko) 반도체집적회로장치 및 그 제조방법
KR880003436A (ko) Npn형 바이폴라 트랜지스터 장치 및 그 제조방법
JPS62130554A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee