JPH07169771A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07169771A JPH07169771A JP5314641A JP31464193A JPH07169771A JP H07169771 A JPH07169771 A JP H07169771A JP 5314641 A JP5314641 A JP 5314641A JP 31464193 A JP31464193 A JP 31464193A JP H07169771 A JPH07169771 A JP H07169771A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- type impurity
- impurity region
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 abstract description 68
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 11
- 239000011574 phosphorus Substances 0.000 abstract description 11
- 238000000605 extraction Methods 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタにおいてベース・コ
レクタ間の容量を低減する。 【構成】 Ｎ+ 型埋込層領域と真性ベース領域の間の、
真性ベース領域の直下にのみＮ型不純物領域を設け、さ
らに、Ｎ型不純物領域の周辺部の濃度を中心部より低く
することで、ベース・コレクタ間の容量の低減とＡＣ特
性の改善を図る。
レクタ間の容量を低減する。 【構成】 Ｎ+ 型埋込層領域と真性ベース領域の間の、
真性ベース領域の直下にのみＮ型不純物領域を設け、さ
らに、Ｎ型不純物領域の周辺部の濃度を中心部より低く
することで、ベース・コレクタ間の容量の低減とＡＣ特
性の改善を図る。
Description
【０００１】
【産業上の利用分野】本発明は、特に、バイポーラ型半
導体集積回路装置の構造及び、その製造方法に関する。
導体集積回路装置の構造及び、その製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタの持つ高速動作
・高駆動能力を充分に引き出すための方法は、大きく分
けて２つある。
・高駆動能力を充分に引き出すための方法は、大きく分
けて２つある。
【０００３】第１の方法は、エミッタ・ベース・コレク
タの各電極及び各拡散層に於ける寄生抵抗とエミッタ・
ベース・コレクタの各電極間及び各拡散層接合部の寄生
容量をできるだけ小さくする方法で、第２の方法は、遮
断周波数ｆT を向上させることである。これには、ベー
ス拡散層を浅くすることによりベース幅を縮小してｆ T
を向上させる方法のほか、例えばＮＰＮバイポーラトラ
ンジスタに於いて、Ｐ型真性ベース領域とコレクタのＮ
+ 型埋込層領域間に存在するＮ型エピタキシャル層もし
くはＮ型ウエル領域の不純物濃度より高く、かつ、Ｎ+
型埋込層の不純物濃度より低いＮ型の不純物領域を設け
ることによって、カーク効果を抑制し、バイポーラトラ
ンジスタの遮断周波数を改善する方法がある。
タの各電極及び各拡散層に於ける寄生抵抗とエミッタ・
ベース・コレクタの各電極間及び各拡散層接合部の寄生
容量をできるだけ小さくする方法で、第２の方法は、遮
断周波数ｆT を向上させることである。これには、ベー
ス拡散層を浅くすることによりベース幅を縮小してｆ T
を向上させる方法のほか、例えばＮＰＮバイポーラトラ
ンジスタに於いて、Ｐ型真性ベース領域とコレクタのＮ
+ 型埋込層領域間に存在するＮ型エピタキシャル層もし
くはＮ型ウエル領域の不純物濃度より高く、かつ、Ｎ+
型埋込層の不純物濃度より低いＮ型の不純物領域を設け
ることによって、カーク効果を抑制し、バイポーラトラ
ンジスタの遮断周波数を改善する方法がある。
【０００４】そして、これらの方法はバイポーラトラン
ジスタの持つ高速動作・高駆動能力を充分に引き出すた
め通常、対で用いられている。
ジスタの持つ高速動作・高駆動能力を充分に引き出すた
め通常、対で用いられている。
【０００５】例えば、特開平２−２１５１５８号公報に
示されたバイポーラトランジスタの製造方法を例に挙げ
て説明すると、第１の方法として、微細な幅に加工され
たポリシリコンをエミッタ電極として用いることによ
り、バイポーラトランジスタの各電極間の横方向の微細
化を計り、バイポーラトランジスタ自身に寄生する抵抗
と容量を低減させている。
示されたバイポーラトランジスタの製造方法を例に挙げ
て説明すると、第１の方法として、微細な幅に加工され
たポリシリコンをエミッタ電極として用いることによ
り、バイポーラトランジスタの各電極間の横方向の微細
化を計り、バイポーラトランジスタ自身に寄生する抵抗
と容量を低減させている。
【０００６】次に、第２の方法として、Ｎ+ 型埋込層領
域２と真性ベース領域７の間に、図５（ａ）に示したマ
スク１１を用いて、真性ベース７及び外部ベース領域１
０直下の全範囲に渡って、Ｎ型不純物領域６を設けるこ
とにより、ベース・コレクタ間の空乏層がコレクタ側に
伸びるのを抑制し、バイポーラトランジスタのＡＣ特性
の一つである遮断周波数ｆT の改善を計っている。
域２と真性ベース領域７の間に、図５（ａ）に示したマ
スク１１を用いて、真性ベース７及び外部ベース領域１
０直下の全範囲に渡って、Ｎ型不純物領域６を設けるこ
とにより、ベース・コレクタ間の空乏層がコレクタ側に
伸びるのを抑制し、バイポーラトランジスタのＡＣ特性
の一つである遮断周波数ｆT の改善を計っている。
【０００７】次に、特開平２−２１５１５８号公報に記
載された従来構造のバイポーラトランジスタの製造方法
を、図面を参照して説明する。図６（ａ）・（ｂ）は従
来構造のバイポーラトランジスタの製造方法を説明する
ための半導体素子の断面図である。
載された従来構造のバイポーラトランジスタの製造方法
を、図面を参照して説明する。図６（ａ）・（ｂ）は従
来構造のバイポーラトランジスタの製造方法を説明する
ための半導体素子の断面図である。
【０００８】以下に、従来構造のバイポーラトランジス
タの製造方法を図６（ａ）・（ｂ）を用いて説明する。
タの製造方法を図６（ａ）・（ｂ）を用いて説明する。
【０００９】図６（ａ）は、Ｐ型半導体基板１上にＮ+
型埋込層領域２、Ｎ型エピタキシャル層を形成し、イオ
ン注入によってＮ型エピタキシャル層をＮ型ウエル領域
４とし、さらに、素子分離酸化（絶縁）膜５を形成した
後、マスク１１を用いて所望の領域にイオン注入によっ
てＮ型不純物領域６、真性ベース領域７を形成したもの
である。
型埋込層領域２、Ｎ型エピタキシャル層を形成し、イオ
ン注入によってＮ型エピタキシャル層をＮ型ウエル領域
４とし、さらに、素子分離酸化（絶縁）膜５を形成した
後、マスク１１を用いて所望の領域にイオン注入によっ
てＮ型不純物領域６、真性ベース領域７を形成したもの
である。
【００１０】次に、図６（ｂ）は、図６（ａ）に、エミ
ッタ引き出し電極８を形成し、公知のＣＶＤ及び異方性
エッチング技術を用いて酸化膜スペーサー９を形成し、
外部ベース領域１０をイオン注入によって形成したもの
である。
ッタ引き出し電極８を形成し、公知のＣＶＤ及び異方性
エッチング技術を用いて酸化膜スペーサー９を形成し、
外部ベース領域１０をイオン注入によって形成したもの
である。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
従来構造のものは、図７（ａ）及び図７（ａ）のＡ−Ａ
部の断面を示した図７（ｂ）に示したように、開口部の
面積の大きい真性ベース領域形成用のマスク１１を用い
てＮ型不純物領域を形成するため、図７（ｂ）の断面図
に示したように、真性ベース領域７及び外部ベース領域
１０の直下の全範囲に渡って、Ｎ型ウエル領域４の濃度
より高いＮ型不純物領域６が存在することになる。この
ため、コレクタ・ベース間の容量が大きくなり、バイポ
ーラトランジスタの回路動作が遅くなるという原因の１
つとなっていた。
従来構造のものは、図７（ａ）及び図７（ａ）のＡ−Ａ
部の断面を示した図７（ｂ）に示したように、開口部の
面積の大きい真性ベース領域形成用のマスク１１を用い
てＮ型不純物領域を形成するため、図７（ｂ）の断面図
に示したように、真性ベース領域７及び外部ベース領域
１０の直下の全範囲に渡って、Ｎ型ウエル領域４の濃度
より高いＮ型不純物領域６が存在することになる。この
ため、コレクタ・ベース間の容量が大きくなり、バイポ
ーラトランジスタの回路動作が遅くなるという原因の１
つとなっていた。
【００１２】また、本発明者が、図８（ａ）・（ｂ）に
示すように、ベース・コレクタ間の容量ＣBC及び遮断周
波数ｆT とエミッタスリット１２からＮ型拡散層６まで
の関係を実験及びシミュレーションから求めたところ、
エミッタスリット１２からＮ型不純物領域６までの距離
Ｘが、Ｘ＞０．５μｍにしても、ベース・コレクタ間の
容量ＣBCのみ増加し、ｆT は改善されないという結果が
得られた。
示すように、ベース・コレクタ間の容量ＣBC及び遮断周
波数ｆT とエミッタスリット１２からＮ型拡散層６まで
の関係を実験及びシミュレーションから求めたところ、
エミッタスリット１２からＮ型不純物領域６までの距離
Ｘが、Ｘ＞０．５μｍにしても、ベース・コレクタ間の
容量ＣBCのみ増加し、ｆT は改善されないという結果が
得られた。
【００１３】本発明の目的は、ベース・コレクタ間の寄
生容量を低減し、同時に遮断周波数を改善して、高速動
作・高駆動能力の半導体装置及びその製造方法を提供す
ることにある。
生容量を低減し、同時に遮断周波数を改善して、高速動
作・高駆動能力の半導体装置及びその製造方法を提供す
ることにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
Ｎ+ 型埋込層領域と真性ベース領域の間の、Ｎ型エピタ
キシャル領域もしくはＮ型ウエル領域に、Ｎ+ 型埋込層
領域の不純物濃度よりも濃度が低く、かつ、Ｎ型エピタ
キシャル領域もしくはＮ型ウエル領域の不純物濃度より
も濃度が高い、Ｎ型不純物領域を持つことを特徴とし、
さらに前記Ｎ型不純物領域が真性ベース領域の直下に存
在し、Ｎ型不純物領域の不純物濃度が、Ｎ型不純物領域
内で均一もしくは、Ｎ型不純物領域の不純物濃度が、エ
ミッタ拡散領域の直下の不純物濃度が、他のＮ型不純物
領域の不純物濃度よりも高いことを特徴として構成され
ている。また、本発明の半導体装置の製造方法は、半導
体基板上に、第１導電型の不純物を有する第１の埋込層
領域を形成する工程と、前記半導体基板上に第１導電型
のエピタキシャル領域を形成し、所望の部分を第１導電
型にドープする工程と、前記半導体基板上の所望の領域
にマスクを開口し、Ｎ型不純物領域及び真性ベース領域
を形成する工程を含んで構成されている。
Ｎ+ 型埋込層領域と真性ベース領域の間の、Ｎ型エピタ
キシャル領域もしくはＮ型ウエル領域に、Ｎ+ 型埋込層
領域の不純物濃度よりも濃度が低く、かつ、Ｎ型エピタ
キシャル領域もしくはＮ型ウエル領域の不純物濃度より
も濃度が高い、Ｎ型不純物領域を持つことを特徴とし、
さらに前記Ｎ型不純物領域が真性ベース領域の直下に存
在し、Ｎ型不純物領域の不純物濃度が、Ｎ型不純物領域
内で均一もしくは、Ｎ型不純物領域の不純物濃度が、エ
ミッタ拡散領域の直下の不純物濃度が、他のＮ型不純物
領域の不純物濃度よりも高いことを特徴として構成され
ている。また、本発明の半導体装置の製造方法は、半導
体基板上に、第１導電型の不純物を有する第１の埋込層
領域を形成する工程と、前記半導体基板上に第１導電型
のエピタキシャル領域を形成し、所望の部分を第１導電
型にドープする工程と、前記半導体基板上の所望の領域
にマスクを開口し、Ｎ型不純物領域及び真性ベース領域
を形成する工程を含んで構成されている。
【００１５】
【作用】バイポーラトランジスタにおいて、真性ベース
領域の直下にのみＮ型不純物領域を設けること、さらに
Ｎ型不純物領域の周辺部の濃度を中心部よりも低くする
ことによって、ベース・コレクタ間に生成される容量及
び遮断周波数が改善される。
領域の直下にのみＮ型不純物領域を設けること、さらに
Ｎ型不純物領域の周辺部の濃度を中心部よりも低くする
ことによって、ベース・コレクタ間に生成される容量及
び遮断周波数が改善される。
【００１６】
【実施例】次に本発明第１の実施例について、図面を参
照して説明する。
照して説明する。
【００１７】図１、図２は、本発明第１の実施例の構造
及び製造方法を説明するための半導体素子の断面図であ
る。図５（ａ）は、真性ベース領域及びＮ型不純物領域
の注入マスクの開口部を示す平面図、図５（ｂ）は、図
５（ａ）のＢ−Ｂ部の断面を示した図である。
及び製造方法を説明するための半導体素子の断面図であ
る。図５（ａ）は、真性ベース領域及びＮ型不純物領域
の注入マスクの開口部を示す平面図、図５（ｂ）は、図
５（ａ）のＢ−Ｂ部の断面を示した図である。
【００１８】まず、本発明第１の実施例の構造を図１
（ｂ）・（ｃ）及び、図５（ａ）・（ｂ）を用いて説明
する。
（ｂ）・（ｃ）及び、図５（ａ）・（ｂ）を用いて説明
する。
【００１９】本発明第１の実施例の構造の特徴は、Ｎ型
不純物領域６が、図５（ｂ）に示したように、ほぼ真性
ベース領域７の直下のみに存在しているので、ベース・
コレクタ間の容量を従来の技術よりも３０％程度低減す
ることができる。
不純物領域６が、図５（ｂ）に示したように、ほぼ真性
ベース領域７の直下のみに存在しているので、ベース・
コレクタ間の容量を従来の技術よりも３０％程度低減す
ることができる。
【００２０】次に、本発明第１の実施例の製造方法を図
１、図２、図５（ａ）・（ｂ）を用いて説明する。
１、図２、図５（ａ）・（ｂ）を用いて説明する。
【００２１】図１（ａ）は、Ｐ型半導体基板１上にＮ+
型埋込層領域２、Ｎ型エピタキシャル層３を形成し、さ
らに、素子分離酸化（絶縁）膜５、コレクタ引き出し領
域１３を形成したものである。
型埋込層領域２、Ｎ型エピタキシャル層３を形成し、さ
らに、素子分離酸化（絶縁）膜５、コレクタ引き出し領
域１３を形成したものである。
【００２２】次に、図１（ｂ）は、図５（ａ）及び
（ｂ）に示したマスク１１を用いて、好適には２００〜
００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いてＮ
型不純物領域６を、更に、同一のマスクで５〜３０ｋｅ
Ｖ、１０12〜１０14ｃｍ-2で、ボロンもしくはＢＦ2 を
用いて真性ベース領域７を形成したものである。
（ｂ）に示したマスク１１を用いて、好適には２００〜
００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いてＮ
型不純物領域６を、更に、同一のマスクで５〜３０ｋｅ
Ｖ、１０12〜１０14ｃｍ-2で、ボロンもしくはＢＦ2 を
用いて真性ベース領域７を形成したものである。
【００２３】次に、図１（ｃ）は、マスク１０１を用い
て、１０〜５０ｋｅＶ、１０14〜１０16ｃｍ-2で、ボロ
ンもしくはＢＦ2 を用いて外部ベース領域１０を形成し
たものである。
て、１０〜５０ｋｅＶ、１０14〜１０16ｃｍ-2で、ボロ
ンもしくはＢＦ2 を用いて外部ベース領域１０を形成し
たものである。
【００２４】ここで、真性ベース領域７と外部ベース領
域１０の形成のためのマスク１１，１０１は、図５
（ｂ）に示したようにオーバーラップしているが、好適
なオーバーラップ量（図５（ｂ）に示したＹ部）は、Ｙ
＝０．２〜０．６μｍである。
域１０の形成のためのマスク１１，１０１は、図５
（ｂ）に示したようにオーバーラップしているが、好適
なオーバーラップ量（図５（ｂ）に示したＹ部）は、Ｙ
＝０．２〜０．６μｍである。
【００２５】次に、図２（ａ）は、公知のＣＶＤ技術を
用いて第２の酸化膜１５を成長し、マスクを用いて、公
知の異方性エッチング技術により第１及び第２の酸化膜
１４・１５を開口し、エミッタスリットを形成した後、
厚さ１０００〜３０００Åのポリシリコンを公知のＣＶ
Ｄ技術を用いて成長し、更に、マスクを用いて公知の異
方性エッチング技術によりエミッタ引き出し電極８を形
成したものである。この際に、ポリシリコンへの不純物
のドープは、成長時に行う方法と、成長後にイオン注入
などによって行う方法があるがどちらを用いてもよい。
用いて第２の酸化膜１５を成長し、マスクを用いて、公
知の異方性エッチング技術により第１及び第２の酸化膜
１４・１５を開口し、エミッタスリットを形成した後、
厚さ１０００〜３０００Åのポリシリコンを公知のＣＶ
Ｄ技術を用いて成長し、更に、マスクを用いて公知の異
方性エッチング技術によりエミッタ引き出し電極８を形
成したものである。この際に、ポリシリコンへの不純物
のドープは、成長時に行う方法と、成長後にイオン注入
などによって行う方法があるがどちらを用いてもよい。
【００２６】次に、図２（ｂ）は、公知のＣＶＤ技術を
用いて第３の酸化膜１６を成長し、マスクを用いて、公
知の異方性エッチング技術によりコンタクトを開口した
後、配線を行ったものである。
用いて第３の酸化膜１６を成長し、マスクを用いて、公
知の異方性エッチング技術によりコンタクトを開口した
後、配線を行ったものである。
【００２７】次に本発明第２の実施例について、図面を
参照して説明する。
参照して説明する。
【００２８】図３、図４は、本発明第２の実施例の構造
及び製造方法を説明するための半導体素子の断面図であ
る。
及び製造方法を説明するための半導体素子の断面図であ
る。
【００２９】まず、本発明第２の実施例の構造を図３
（ｂ）・図４（ａ）を用いて説明する。
（ｂ）・図４（ａ）を用いて説明する。
【００３０】本発明第１の実施例の構造では、Ｎ型不純
物領域６の形成は一回の注入で行っているため、Ｎ型不
純物領域内で不純物濃度がベース直下の横方向分布で見
ると均一となっているのに対し、本発明第２の実施例の
構造の特徴は、Ｎ型不純物領域が、第１及び第２のＮ型
不純物領域１８・１９で構成され、第２のＮ型不純物領
域１９は、エミッタ拡散領域１７の直下にのみ存在し、
本発明の第１の実施例に示したＮ型不純物領域６よりも
２０〜３０％高い不純物濃度を持っている。また、第１
のＮ型不純物領域１８は、第２のＮ型不純物領域１９の
周囲を囲んで存在し、本発明の第２の実施例に示したＮ
型不純物領域６よりも２０〜３０％低い不純物濃度を持
った構造となっている。
物領域６の形成は一回の注入で行っているため、Ｎ型不
純物領域内で不純物濃度がベース直下の横方向分布で見
ると均一となっているのに対し、本発明第２の実施例の
構造の特徴は、Ｎ型不純物領域が、第１及び第２のＮ型
不純物領域１８・１９で構成され、第２のＮ型不純物領
域１９は、エミッタ拡散領域１７の直下にのみ存在し、
本発明の第１の実施例に示したＮ型不純物領域６よりも
２０〜３０％高い不純物濃度を持っている。また、第１
のＮ型不純物領域１８は、第２のＮ型不純物領域１９の
周囲を囲んで存在し、本発明の第２の実施例に示したＮ
型不純物領域６よりも２０〜３０％低い不純物濃度を持
った構造となっている。
【００３１】これは、Ｎ型不純物領域内でエミッタ拡散
領域１７の直下の濃度（図４（Ｃ）中、第２のＮ型不純
物領域１９）を本発明の第１の実施例に示したＮ型不純
物領域６よりも２０〜３０％高くし、さらに、図４
（Ｃ）中の第１のＮ型不純物領域１８の濃度を本発明第
１の実施例のＮ型不純物領域６の濃度よりも２０〜３０
％低くすることによって、遮断周波数ｆT を本発明第１
の実施例と同等の以上改善できることが確認され、同時
にベース・コレクタ間の容量を本発明第１の実施例に比
べ１０〜２０％低減することができた。
領域１７の直下の濃度（図４（Ｃ）中、第２のＮ型不純
物領域１９）を本発明の第１の実施例に示したＮ型不純
物領域６よりも２０〜３０％高くし、さらに、図４
（Ｃ）中の第１のＮ型不純物領域１８の濃度を本発明第
１の実施例のＮ型不純物領域６の濃度よりも２０〜３０
％低くすることによって、遮断周波数ｆT を本発明第１
の実施例と同等の以上改善できることが確認され、同時
にベース・コレクタ間の容量を本発明第１の実施例に比
べ１０〜２０％低減することができた。
【００３２】次に、本発明第２の実施例の製造方法を、
図３、図４、図５（ａ）・（ｂ）を用いて説明する。
図３、図４、図５（ａ）・（ｂ）を用いて説明する。
【００３３】図３（ａ）は、Ｐ型半導体基板１上にＮ+
型埋込層領域２、Ｎ型エピタキシャル層３を形成し、さ
らに、素子分離酸化（絶縁）膜５、コレクタ引き出し領
域１３を形成したものである。
型埋込層領域２、Ｎ型エピタキシャル層３を形成し、さ
らに、素子分離酸化（絶縁）膜５、コレクタ引き出し領
域１３を形成したものである。
【００３４】次に、図３（ｂ）は、図５（ａ）及び
（ｂ）に示したマスク１１を用いて、好適には２００〜
４００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いて
第１のＮ型不純物領域１８を、更に、同一のマスクで５
〜３０ｋｅＶ、１０12〜１０14ｃｍ-2で、ボロンもしく
はＢＦ2 を用いて真性ベース領域７を形成したものであ
る。
（ｂ）に示したマスク１１を用いて、好適には２００〜
４００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いて
第１のＮ型不純物領域１８を、更に、同一のマスクで５
〜３０ｋｅＶ、１０12〜１０14ｃｍ-2で、ボロンもしく
はＢＦ2 を用いて真性ベース領域７を形成したものであ
る。
【００３５】次に、図３（ｃ）は、マスクを用いて、１
０〜５０ｋｅＶ、１０14〜１０16ｃｍ-2で、ボロンもし
くはＢＦ2 を用いて外部ベース領域１０を形成したもの
である。
０〜５０ｋｅＶ、１０14〜１０16ｃｍ-2で、ボロンもし
くはＢＦ2 を用いて外部ベース領域１０を形成したもの
である。
【００３６】ここまでは、第１実施例と同様である。
【００３７】次に、図４（ａ）は、公知のＣＶＤ技術を
用いて第２の酸化膜１５を成長し、マスクを用いて、公
知の異方性エッチング技術により第１及び第２の酸化膜
１４・１５をエッチング除去しエミッタスリット１２を
形成した後、２００〜４００ｋｅＶ、１０11〜１０13ｃ
ｍ-2で、リンを用いて第２のＮ型不純物領域１９を形成
し、１０００〜３０００Åのポリシリコンを公知のＣＶ
Ｄ技術を用いて成長し、更に、図４（ｂ）は、マスクを
用いて公知の異方性エッチング技術によりエミッタ引き
出し電極８を形成したものである。この際に、ポリシリ
コンへの不純物のドープは、成長時に行う方法と、成長
後にイオン注入などによって行う方法があるがどちらを
用いてもよい。
用いて第２の酸化膜１５を成長し、マスクを用いて、公
知の異方性エッチング技術により第１及び第２の酸化膜
１４・１５をエッチング除去しエミッタスリット１２を
形成した後、２００〜４００ｋｅＶ、１０11〜１０13ｃ
ｍ-2で、リンを用いて第２のＮ型不純物領域１９を形成
し、１０００〜３０００Åのポリシリコンを公知のＣＶ
Ｄ技術を用いて成長し、更に、図４（ｂ）は、マスクを
用いて公知の異方性エッチング技術によりエミッタ引き
出し電極８を形成したものである。この際に、ポリシリ
コンへの不純物のドープは、成長時に行う方法と、成長
後にイオン注入などによって行う方法があるがどちらを
用いてもよい。
【００３８】尚、第２のＮ型不純物領域１９のリンの濃
度は、図３（ｂ）中での第１のＮ型不純物領域１８への
リンの注入量（１０11〜１０13ｃｍ-2）と、図４（ａ）
中でのリンの注入量（１０11〜１０13ｃｍ-2）の和で決
定される。
度は、図３（ｂ）中での第１のＮ型不純物領域１８への
リンの注入量（１０11〜１０13ｃｍ-2）と、図４（ａ）
中でのリンの注入量（１０11〜１０13ｃｍ-2）の和で決
定される。
【００３９】次に、図４（ｃ）は、公知のＣＶＤ技術を
用いて第３の酸化膜１６を成長し、マスクを用いて、公
知の異方性エッチング技術によりコンタクトを開口した
後、配線を行ったものである。
用いて第３の酸化膜１６を成長し、マスクを用いて、公
知の異方性エッチング技術によりコンタクトを開口した
後、配線を行ったものである。
【００４０】
【発明の効果】以上説明したように従来技術では、図７
（ａ）・（ｂ）に示したように、Ｎ型不純物領域６は、
外部ベース領域１０及び真性ベース領域７を合わせたす
べての領域の直下に存在していたため、コレクタ・ベー
ス間の容量が大きくなっていたが、本発明によると、図
５（ａ）・（ｂ）に示したようにＮ型不純物領域６は、
真性ベース領域７の直下のみに存在した構造になってい
るため、ベース・コレクタ間の容量ＣBCを従来に比べ３
０％以上低減することができ、同時に遮断周波数ｆT の
改善を行うことができる。
（ａ）・（ｂ）に示したように、Ｎ型不純物領域６は、
外部ベース領域１０及び真性ベース領域７を合わせたす
べての領域の直下に存在していたため、コレクタ・ベー
ス間の容量が大きくなっていたが、本発明によると、図
５（ａ）・（ｂ）に示したようにＮ型不純物領域６は、
真性ベース領域７の直下のみに存在した構造になってい
るため、ベース・コレクタ間の容量ＣBCを従来に比べ３
０％以上低減することができ、同時に遮断周波数ｆT の
改善を行うことができる。
【図１】本発明の第１の実施例の構造及び製造方法を説
明するための半導体素子の断面図。
明するための半導体素子の断面図。
【図２】本発明の第１の実施例の構造及び製造方法を説
明するための半導体素子の断面図。
明するための半導体素子の断面図。
【図３】本発明の第２の実施例の構造及び製造方法を説
明するための半導体素子の断面図。
明するための半導体素子の断面図。
【図４】本発明の第２の実施例の構造及び製造方法を説
明するための半導体素子の断面図。
明するための半導体素子の断面図。
【図５】本発明における真性ベース領域及びＮ型不純物
領域の注入マスクの開口部を示すための平面図（ａ）及
び断面図（ｂ）。
領域の注入マスクの開口部を示すための平面図（ａ）及
び断面図（ｂ）。
【図６】従来の実施例の構造及び製造方法を説明するた
めの半導体素子の断面図。
めの半導体素子の断面図。
【図７】従来例における真性ベース領域及びＮ型不純物
領域の注入マスクの開口部を示すための平面図（ａ）、
及び断面図（ｂ）。
領域の注入マスクの開口部を示すための平面図（ａ）、
及び断面図（ｂ）。
【図８】（ａ）：Ｎ型不純物領域とベース・コレクタ間
容量及びｆT の関係を示すための相関図、（ｂ）：これ
を説明するための半導体素子の断面図。
容量及びｆT の関係を示すための相関図、（ｂ）：これ
を説明するための半導体素子の断面図。
１ Ｐ型半導体基板 ２ Ｎ+ 型埋込層領域 ３ Ｎ型エピタキシャル層 ４ Ｎ型ウエル領域 ５ 素子分離酸化膜 ６ Ｎ型不純物領域 ７ 真性ベース領域 ８ エミッタ引き出し電極 ９ 酸化膜スペーサー １０ 外部ベース領域 １１ マスク １２ エミッタスリット １３ コレクタ引き出し領域 １４ 第１の酸化膜 １５ 第２の酸化膜 １６ 第３の酸化膜 １７ エミッタ拡散領域 １８ 第１のＮ型不純物領域 １９ 第２のＮ型不純物領域 ２０ 絶縁膜 ２１ 配線 １０１ マスク １０２ マスク
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１１月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、本発明者が、図８（ａ）、（ｂ）に
示すように、ベース・コレクタ間の容量ＣBC及び遮断周
波数ｆTとエミッタスリット１２からＮ型拡散層６まで
の距離との関係を実験及びシミュレーションから求めた
ところ、エミッタスリット１２からＮ型不純物領域６ま
での距離が、Ｘ＞０．５μｍにしても、ベース・コレク
タ間の容量Ｃ BCは増加し続けるし、また、fTが改善され
ないと言う結果が得られた。
示すように、ベース・コレクタ間の容量ＣBC及び遮断周
波数ｆTとエミッタスリット１２からＮ型拡散層６まで
の距離との関係を実験及びシミュレーションから求めた
ところ、エミッタスリット１２からＮ型不純物領域６ま
での距離が、Ｘ＞０．５μｍにしても、ベース・コレク
タ間の容量Ｃ BCは増加し続けるし、また、fTが改善され
ないと言う結果が得られた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】次に、図１（ｂ）は、図５（ａ）及び
（ｂ）に示したマスク１１を用いて、好適には２００〜
４００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いて
Ｎ型不純物領域６を形成し、同一のマスクで５〜３０ｋ
ｅＶ、１０12〜１０14ｃｍ-2でボロンもしくはＢＦ2を
用いて真性ベース領域７を形成したものである。
（ｂ）に示したマスク１１を用いて、好適には２００〜
４００ｋｅＶ、１０11〜１０13ｃｍ-2で、リンを用いて
Ｎ型不純物領域６を形成し、同一のマスクで５〜３０ｋ
ｅＶ、１０12〜１０14ｃｍ-2でボロンもしくはＢＦ2を
用いて真性ベース領域７を形成したものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】次に，図２（ａ）は、公知のＣＶＤ技術を
用いて第２の酸化膜１５を成長させ、マスクを用いて、
公知の異方性エッチング技術により第１及び第２の酸化
膜１４・１５を開口し、エミッタスリットを形成した
後、厚さ１０００〜３０００Åのポリシリコンを公知の
ＣＶＤ技術を用いて成長させ、更に、マスクを用いて公
知の異方性エッチング技術によりエミッタ引出し電極８
を形成したものである。この際に、エミッタ拡散領域１
７を形成するためのポリシリコンへのリン、ヒ素等の不
純物の導入は成長時に行う方法と、成長後に行うイオン
注入などによって行う方法があるがどちらを用いてもよ
い。
用いて第２の酸化膜１５を成長させ、マスクを用いて、
公知の異方性エッチング技術により第１及び第２の酸化
膜１４・１５を開口し、エミッタスリットを形成した
後、厚さ１０００〜３０００Åのポリシリコンを公知の
ＣＶＤ技術を用いて成長させ、更に、マスクを用いて公
知の異方性エッチング技術によりエミッタ引出し電極８
を形成したものである。この際に、エミッタ拡散領域１
７を形成するためのポリシリコンへのリン、ヒ素等の不
純物の導入は成長時に行う方法と、成長後に行うイオン
注入などによって行う方法があるがどちらを用いてもよ
い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】次に、図２（ｂ）は，公知のＣＶＤ技術を
用いて第３の酸化膜１６を成長させ、マスクを用いて、
公知の異方性エッチング技術によりコンタクトを開口し
た後、配線２１を行ったものである。尚、エミッタ拡散
領域１７は製造工程における熱処理によって真性ベース
領域７中に形成される。
用いて第３の酸化膜１６を成長させ、マスクを用いて、
公知の異方性エッチング技術によりコンタクトを開口し
た後、配線２１を行ったものである。尚、エミッタ拡散
領域１７は製造工程における熱処理によって真性ベース
領域７中に形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】本発明第１の実施例の構造では、Ｎ型不純
物領域６の形成は一回の注入で行っているため、Ｎ型不
純物領域内で不純物濃度がベース直下の横方向分布で見
ると均一となっているのに対し、本発明第２の実施例の
構造の特徴は、Ｎ型不純物領域が、第１及び第２のＮ型
不純物領域１８・１９で構成され、第２のＮ型不純物領
域１９は、エミッタ拡散領域１７の直下にのみ存在し、
本発明の第１の実施例に示したＮ型不純物領域６よりも
２０〜３０％高い不純物濃度を持っている。また、第１
のＮ型不純物領域１８は、第２のＮ型不純物領域１９の
周囲を囲んで存在し、本発明の第１の実施例に示したＮ
型不純物領域６よりも２０〜３０％低い不純物濃度を持
つた構造となっている。
物領域６の形成は一回の注入で行っているため、Ｎ型不
純物領域内で不純物濃度がベース直下の横方向分布で見
ると均一となっているのに対し、本発明第２の実施例の
構造の特徴は、Ｎ型不純物領域が、第１及び第２のＮ型
不純物領域１８・１９で構成され、第２のＮ型不純物領
域１９は、エミッタ拡散領域１７の直下にのみ存在し、
本発明の第１の実施例に示したＮ型不純物領域６よりも
２０〜３０％高い不純物濃度を持っている。また、第１
のＮ型不純物領域１８は、第２のＮ型不純物領域１９の
周囲を囲んで存在し、本発明の第１の実施例に示したＮ
型不純物領域６よりも２０〜３０％低い不純物濃度を持
つた構造となっている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】これは、Ｎ型不純物領域内でエミッタ拡散
領域１７の直下の不純物濃度（図４（Ｃ）中、第２のＮ
型不純物領域１９）を本発明の第１の実施例に示したＮ
型不純物領域６よりも２０〜３０％高くし，さらに、図
４（Ｃ）中の第１のＮ型不純物領域１８の不純物濃度を
本発明第１の実施例のＮ型不純物領域６の濃度よりも２
０〜３０％低くすることによって，遮断周波数ｆTを本
発明第１の実施例と同等以上に改善できることが確認さ
れ、同時にベース・コレクタ間の容量を本発明第１の実
施例に比べ２０〜３０％低減することができた。
領域１７の直下の不純物濃度（図４（Ｃ）中、第２のＮ
型不純物領域１９）を本発明の第１の実施例に示したＮ
型不純物領域６よりも２０〜３０％高くし，さらに、図
４（Ｃ）中の第１のＮ型不純物領域１８の不純物濃度を
本発明第１の実施例のＮ型不純物領域６の濃度よりも２
０〜３０％低くすることによって，遮断周波数ｆTを本
発明第１の実施例と同等以上に改善できることが確認さ
れ、同時にベース・コレクタ間の容量を本発明第１の実
施例に比べ２０〜３０％低減することができた。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】次に、図４（ａ）は，公知のＣＶＤ技術を
用いて第２の酸化膜１５を成長させ、次いでマスク１０
２を用いて、公知の異方性エッチング技術により第１及
び第２の酸化膜１４・１５をエッチング除去しエミッタ
スリット１２を形成した後、２００〜４００ｋｅＶ、１
０11〜１０13ｃｍ-2で、リンを用いて第２のＮ型不純物
領域１９を形成し、厚さ１０００〜３０００Åのポリシ
リコンを公知のＣＶＤ技術を用いて成長させ、更に図４
（ｂ）は、マスクを用いて公知の異方性エッチング技術
によりエミッタ引き出し電極８を形成したものである。
この際に、エミッタ拡散領域１７を形成するためのポリ
シリコンへのリン、ヒ素等の不純物の導入は、成長時に
行う方法と、成長後にイオン注入などによって行う方法
があるがどちらを用いてもよい。
用いて第２の酸化膜１５を成長させ、次いでマスク１０
２を用いて、公知の異方性エッチング技術により第１及
び第２の酸化膜１４・１５をエッチング除去しエミッタ
スリット１２を形成した後、２００〜４００ｋｅＶ、１
０11〜１０13ｃｍ-2で、リンを用いて第２のＮ型不純物
領域１９を形成し、厚さ１０００〜３０００Åのポリシ
リコンを公知のＣＶＤ技術を用いて成長させ、更に図４
（ｂ）は、マスクを用いて公知の異方性エッチング技術
によりエミッタ引き出し電極８を形成したものである。
この際に、エミッタ拡散領域１７を形成するためのポリ
シリコンへのリン、ヒ素等の不純物の導入は、成長時に
行う方法と、成長後にイオン注入などによって行う方法
があるがどちらを用いてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】次に、図４（ｃ）は，公知のＣＶＤ技術を
用いて第３の酸化膜１６を成長させ、マスクを用いて、
公知の異方性エッチング技術によりコンタクトを開口し
た後、配線を２１行ったものである。
用いて第３の酸化膜１６を成長させ、マスクを用いて、
公知の異方性エッチング技術によりコンタクトを開口し
た後、配線を２１行ったものである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】
【発明の効果】以上説明したように従来技術では、図７
（ａ）・（ｂ）に示したように、Ｎ型不純物領域６は、
外部ベース領域１０及び真性ベース領域７を合わせたす
べての領域の直下に存在していたため、コレクタ・ベー
ス間の容量が大きくなっていたが、本発明によると、図
５（ａ）・（ｂ）に示したようにＮ型不純物領域６は、
真性ベース領域７の直下のみに存在した構造になってい
るため、ベース・コレクタ間の容量ＣBCを従来に比べて
３０％以上低減することができ、同時に遮断周波数ｆT
の改善を行うことができる。さらに、Ｎ型不純物領域の
エミッタ拡散領域の直下である中心部の不純物濃度をそ
の周辺部の不純物濃度よりも高くすることによって、遮
断周波数が改善される外に、容量ＣBCをも一段と低減す
ることができる。
（ａ）・（ｂ）に示したように、Ｎ型不純物領域６は、
外部ベース領域１０及び真性ベース領域７を合わせたす
べての領域の直下に存在していたため、コレクタ・ベー
ス間の容量が大きくなっていたが、本発明によると、図
５（ａ）・（ｂ）に示したようにＮ型不純物領域６は、
真性ベース領域７の直下のみに存在した構造になってい
るため、ベース・コレクタ間の容量ＣBCを従来に比べて
３０％以上低減することができ、同時に遮断周波数ｆT
の改善を行うことができる。さらに、Ｎ型不純物領域の
エミッタ拡散領域の直下である中心部の不純物濃度をそ
の周辺部の不純物濃度よりも高くすることによって、遮
断周波数が改善される外に、容量ＣBCをも一段と低減す
ることができる。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
Claims (4)
- 【請求項１】 ＮＰＮバイポーラトランジスタに於い
て、Ｎ+ 型埋込層領域とＰ型真性ベース領域の間のＮ型
エピタキシャル領域もしくはＮ型ウエル領域に、Ｎ+ 型
埋込層領域の不純物濃度よりも濃度が低く、かつ、Ｎ型
エピタキシャル領域もしくはＮ型ウエル領域の不純物濃
度よりも濃度が高いＮ型不純物領域がＰ型真性ベース領
域の直下に存在することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の前記Ｎ型不純物領域が第
１及び第２の濃度のそれぞれ異なるＮ型不純物領域で構
成され、エミッタ拡散領域の直下に存在する第２のＮ型
不純物領域の不純物濃度が、前記第２のＮ型不純物領域
の周囲を囲んで存在する第１のＮ型不純物領域の不純物
濃度よりも高いことを特徴とする半導体装置。 - 【請求項３】 バイポーラトランジスタの製造方法に於
いて、半導体基板上にＮ型の不純物を有する第１の埋込
層領域を形成する工程と、前記半導体基板上にＮ型のエ
ピタキシャル領域を形成し、前記エピタキシャル領域内
のバイポーラトランジスタ形成予定領域をＮ型にドープ
する工程と、前記半導体基板上のＰ型真性ベース領域形
成予定領域にマスクを開口し、Ｎ型不純物領域及びその
直上にＰ型真性ベース領域を形成する工程を含んだこと
を特徴とした半導体装置の製造方法。 - 【請求項４】 請求項３記載のマスクを用いてＮ型不純
物領域を形成する工程がマスクを用いて第１のＮ型不純
物領域を形成する工程と、前記マスクと開口部の異なる
マスクを用いて、エミッタ拡散領域の直下に、前記第１
のＮ型不純物領域の不純物濃度よりも濃度の高い第２の
Ｎ型不純物領域を形成する工程を含んだことを特徴とし
た半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5314641A JPH07169771A (ja) | 1993-12-15 | 1993-12-15 | 半導体装置及びその製造方法 |
| KR1019940034216A KR0152680B1 (ko) | 1993-12-15 | 1994-12-14 | 반도체 장치 및 그 제조방법 |
| US08/535,892 US5643808A (en) | 1993-12-15 | 1995-09-28 | Process of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5314641A JPH07169771A (ja) | 1993-12-15 | 1993-12-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169771A true JPH07169771A (ja) | 1995-07-04 |
Family
ID=18055775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5314641A Pending JPH07169771A (ja) | 1993-12-15 | 1993-12-15 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5643808A (ja) |
| JP (1) | JPH07169771A (ja) |
| KR (1) | KR0152680B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
| DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
| US10797132B2 (en) * | 2018-06-29 | 2020-10-06 | Newport Fab, Llc | Heterojunction bipolar transistor fabrication using resist mask edge effects |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6084872A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2728671B2 (ja) * | 1988-02-03 | 1998-03-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
| JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
| US5015594A (en) * | 1988-10-24 | 1991-05-14 | International Business Machines Corporation | Process of making BiCMOS devices having closely spaced device regions |
| US4868135A (en) * | 1988-12-21 | 1989-09-19 | International Business Machines Corporation | Method for manufacturing a Bi-CMOS device |
| US5183768A (en) * | 1989-04-04 | 1993-02-02 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device by forming doped regions that limit width of the base |
| JPH04239760A (ja) * | 1991-01-22 | 1992-08-27 | Sharp Corp | 半導体装置の製造法 |
| US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
-
1993
- 1993-12-15 JP JP5314641A patent/JPH07169771A/ja active Pending
-
1994
- 1994-12-14 KR KR1019940034216A patent/KR0152680B1/ko not_active IP Right Cessation
-
1995
- 1995-09-28 US US08/535,892 patent/US5643808A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6084872A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5643808A (en) | 1997-07-01 |
| KR950021514A (ko) | 1995-07-26 |
| KR0152680B1 (ko) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0094891B1 (en) | Method of fabricating a vertical power mosfet structure | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05275439A (ja) | 外部ベース抵抗および雑音の低いバイポーラ・トランジスタ | |
| JPH07169771A (ja) | 半導体装置及びその製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JP3152046B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3053831B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0462849A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPS63287061A (ja) | 近接したデバイス領域を有するバイポーラトランジスタの形成方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JP2003086599A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0575033A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11260829A (ja) | 半導体装置及びその製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0553300B2 (ja) | ||
| JPH0582539A (ja) | 半導体装置及びその製造方法 | |
| JPH05243243A (ja) | 半導体装置およびその製造方法 | |
| JPH08111421A (ja) | 半導体装置 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPH0319328A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |