JP2003086599A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP2003086599A JP2003086599A JP2001272973A JP2001272973A JP2003086599A JP 2003086599 A JP2003086599 A JP 2003086599A JP 2001272973 A JP2001272973 A JP 2001272973A JP 2001272973 A JP2001272973 A JP 2001272973A JP 2003086599 A JP2003086599 A JP 2003086599A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- bipolar transistor
- base
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 バイポーラトランジスタにおいて、さらに高
速な動作を可能とすることにある。また、ベース層の損
傷を防止することにある。 【解決手段】 引出ベース電極１１０ｂの膜厚を真性ベ
ース領域１０５ａの膜厚とは独立に形成する。これによ
り、引出ベース電極１１０ｂの膜厚を維持して抵抗値及
び寄生容量を増加させることなく、真性ベース領域１０
５ａの膜厚を薄くする。また、引出ベース電極１１０ｂ
を絶縁領域１０４によりｎ型サブコレクタ１０３と絶縁
する。これにより、引出ベース電極１１０ｂを介したイ
オン注入によりｐ+拡散領域を形成する必要がなくな
る。
速な動作を可能とすることにある。また、ベース層の損
傷を防止することにある。 【解決手段】 引出ベース電極１１０ｂの膜厚を真性ベ
ース領域１０５ａの膜厚とは独立に形成する。これによ
り、引出ベース電極１１０ｂの膜厚を維持して抵抗値及
び寄生容量を増加させることなく、真性ベース領域１０
５ａの膜厚を薄くする。また、引出ベース電極１１０ｂ
を絶縁領域１０４によりｎ型サブコレクタ１０３と絶縁
する。これにより、引出ベース電極１１０ｂを介したイ
オン注入によりｐ+拡散領域を形成する必要がなくな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタ、特に、高周波回路に用いられるバイポーラトラ
ンジスタに関する。
ジスタ、特に、高周波回路に用いられるバイポーラトラ
ンジスタに関する。
【０００２】
【従来の技術】高周波回路に用いられるバイポーラトラ
ンジスタは、例えば、図７に示すようなものがある。こ
のバイポーラトランジスタは、ｐ型シリコン基板２０１
上にｎ +型サブコレクタ２０２及びエピタキシャル層か
らなるｎ型サブコレクタ２０３が形成されている。ま
た、ｎ型サブコレクタ２０３の表面の一部には、シリコ
ン酸化膜によるフィールド酸化膜２０４が形成されてい
る。また、ｎ型サブコレクタ２０３の表面の一部には、
ｎ+型サブコレクタ２０２に連結されるようにｎ+型サブ
コレクタ２０２ａが形成されている。さらに、ｎ型サブ
コレクタ２０３上には、真性ベース領域２０５ａと引出
ベース電極２０５ｂとが同一の層に形成されている。真
性ベース領域２０５ａ及び引出ベース電極２０５ｂの膜
厚は約９０ｎｍである。引出ベース電極２０５ｂの抵抗
値は約７０Ω／□であり、高速性を示すカットオフ周波
数は６５ＧＨｚである。引出ベース電極２０５ｂとｎ型
サブコレクタ２０３とが接触する部分には、引出ベース
電極２０５ｂとｎ型サブコレクタ２０３との間でリーク
電流が流れるのを防止するために、ｐ+拡散層２０９が
形成されている。
ンジスタは、例えば、図７に示すようなものがある。こ
のバイポーラトランジスタは、ｐ型シリコン基板２０１
上にｎ +型サブコレクタ２０２及びエピタキシャル層か
らなるｎ型サブコレクタ２０３が形成されている。ま
た、ｎ型サブコレクタ２０３の表面の一部には、シリコ
ン酸化膜によるフィールド酸化膜２０４が形成されてい
る。また、ｎ型サブコレクタ２０３の表面の一部には、
ｎ+型サブコレクタ２０２に連結されるようにｎ+型サブ
コレクタ２０２ａが形成されている。さらに、ｎ型サブ
コレクタ２０３上には、真性ベース領域２０５ａと引出
ベース電極２０５ｂとが同一の層に形成されている。真
性ベース領域２０５ａ及び引出ベース電極２０５ｂの膜
厚は約９０ｎｍである。引出ベース電極２０５ｂの抵抗
値は約７０Ω／□であり、高速性を示すカットオフ周波
数は６５ＧＨｚである。引出ベース電極２０５ｂとｎ型
サブコレクタ２０３とが接触する部分には、引出ベース
電極２０５ｂとｎ型サブコレクタ２０３との間でリーク
電流が流れるのを防止するために、ｐ+拡散層２０９が
形成されている。
【０００３】真性ベース領域２０５ａ上にはエミッタウ
ィンドウ２０６ａを有するシリコン窒化膜２０６が形成
されており、エミッタウィンドウ２０６ａの真性ベース
領域２０５ａの表面にはエミッタ領域２０５ｃが形成さ
れている。エミッタ領域２０５ｃ上には、エミッタウィ
ンドウ２０６ａを介してエミッタ電極２０７が形成され
ている。さらに、シリコン窒化膜２０６上にはエミッタ
電極２０７の側面を覆うようにシリコン酸化膜によるサ
イドウォール２０８が形成されている。また、ｎ+型サ
ブコレクタ２０２ａ上にはコレクタ電極２１０が形成さ
れている。
ィンドウ２０６ａを有するシリコン窒化膜２０６が形成
されており、エミッタウィンドウ２０６ａの真性ベース
領域２０５ａの表面にはエミッタ領域２０５ｃが形成さ
れている。エミッタ領域２０５ｃ上には、エミッタウィ
ンドウ２０６ａを介してエミッタ電極２０７が形成され
ている。さらに、シリコン窒化膜２０６上にはエミッタ
電極２０７の側面を覆うようにシリコン酸化膜によるサ
イドウォール２０８が形成されている。また、ｎ+型サ
ブコレクタ２０２ａ上にはコレクタ電極２１０が形成さ
れている。
【０００４】真性ベース領域２０５ａ及び引出ベース電
極２０５ｂは、ｎ型サブコレクタ２０３上にベース層２
０５を成長させ、ベース層２０５の一部をプラチナ（Ｐ
ｔ）によりシリサイド化して引出ベース電極２０５ｂを
形成する。一方、シリサイド化しないベース層２０５の
部分が真性ベース領域２０５ａとして形成される。
極２０５ｂは、ｎ型サブコレクタ２０３上にベース層２
０５を成長させ、ベース層２０５の一部をプラチナ（Ｐ
ｔ）によりシリサイド化して引出ベース電極２０５ｂを
形成する。一方、シリサイド化しないベース層２０５の
部分が真性ベース領域２０５ａとして形成される。
【０００５】
【発明が解決しようとする課題】バイポーラトランジス
タの高速化のためには、真性ベース領域２０５ａをさら
に薄くし、エミッタ領域２０５ｃからｎ型サブコレクタ
層２０３へ電子がより迅速に移動できるようにする必要
がある。しかし、真性ベース領域２０５ａ及び引出ベー
ス電極２０５ｂは同一の層により形成されるので、真性
ベース領域２０５ａを薄くすると、それに伴って引出ベ
ース電極２０５ｂも薄くなる。現状では一般に、引出ベ
ース電極２０５ｂを約９０ｎｍの厚さに形成している
が、これ以上引出ベース電極２０５ｂを薄くすると、引
出ベース電極２０５ｂの抵抗値及び寄生容量が大きくな
り、高速化の妨げとなる。
タの高速化のためには、真性ベース領域２０５ａをさら
に薄くし、エミッタ領域２０５ｃからｎ型サブコレクタ
層２０３へ電子がより迅速に移動できるようにする必要
がある。しかし、真性ベース領域２０５ａ及び引出ベー
ス電極２０５ｂは同一の層により形成されるので、真性
ベース領域２０５ａを薄くすると、それに伴って引出ベ
ース電極２０５ｂも薄くなる。現状では一般に、引出ベ
ース電極２０５ｂを約９０ｎｍの厚さに形成している
が、これ以上引出ベース電極２０５ｂを薄くすると、引
出ベース電極２０５ｂの抵抗値及び寄生容量が大きくな
り、高速化の妨げとなる。
【０００６】また、ｐ+拡散層２０９を形成するために
ｐ+型不純物をｎ型サブコレクタ層２０３に注入する必
要があり、真性ベース領域２０５ａに損傷を与えるおそ
れがある。
ｐ+型不純物をｎ型サブコレクタ層２０３に注入する必
要があり、真性ベース領域２０５ａに損傷を与えるおそ
れがある。
【０００７】本発明の目的は、バイポーラトランジスタ
において、さらに高速な動作を可能とすることにある。
また、本発明の別の目的は、バイポーラトランジスタに
おいて、ベース層の損傷を防止することにある。
において、さらに高速な動作を可能とすることにある。
また、本発明の別の目的は、バイポーラトランジスタに
おいて、ベース層の損傷を防止することにある。
【０００８】
【課題を解決するための手段】発明１に係るバイポーラ
トランジスタは、第１導電型の第１領域と、第１領域に
電気的に接続されて形成された第１電極と、第１領域上
に形成された第２導電型の第２領域と、第２領域に電気
的に接続され、第１領域上に第２領域よりも厚く形成さ
れた第２電極と、第２領域に電気的に接続されて形成さ
れた第１導電型の第３領域と、第３領域に電気的に接続
されて形成された第３電極とを備えている。
トランジスタは、第１導電型の第１領域と、第１領域に
電気的に接続されて形成された第１電極と、第１領域上
に形成された第２導電型の第２領域と、第２領域に電気
的に接続され、第１領域上に第２領域よりも厚く形成さ
れた第２電極と、第２領域に電気的に接続されて形成さ
れた第１導電型の第３領域と、第３領域に電気的に接続
されて形成された第３電極とを備えている。
【０００９】このバイポーラトランジスタでは、第２領
域の厚さと第２電極との厚さを独立に形成する。従っ
て、第２電極の厚さを現状に維持したまま、第２領域を
薄く形成し、バイポーラトランジスタの高速化を図るこ
とができる。
域の厚さと第２電極との厚さを独立に形成する。従っ
て、第２電極の厚さを現状に維持したまま、第２領域を
薄く形成し、バイポーラトランジスタの高速化を図るこ
とができる。
【００１０】発明２に係るバイポーラトランジスタは、
第１導電型の第１領域と、第１領域の表面の一部に形成
された絶縁領域と、第１領域に電気的に接続されて形成
された第１電極と、第１領域上に形成された第２導電型
の第２領域と、第２領域に電気的に接続され、第１領域
の絶縁膜上のみに第２電極と、第２領域に電気的に接続
されて形成された第１導電型の第３領域と、第３領域に
電気的に接続されて形成された第３電極とを備えてい
る。
第１導電型の第１領域と、第１領域の表面の一部に形成
された絶縁領域と、第１領域に電気的に接続されて形成
された第１電極と、第１領域上に形成された第２導電型
の第２領域と、第２領域に電気的に接続され、第１領域
の絶縁膜上のみに第２電極と、第２領域に電気的に接続
されて形成された第１導電型の第３領域と、第３領域に
電気的に接続されて形成された第３電極とを備えてい
る。
【００１１】このバイポーラトランジスタでは、第２電
極は、絶縁領域上にのみ形成され、第１領域とは絶縁領
域を介して配置される。従って、第２領域から第１領域
にリーク電流が流れるのを防止することができる。
極は、絶縁領域上にのみ形成され、第１領域とは絶縁領
域を介して配置される。従って、第２領域から第１領域
にリーク電流が流れるのを防止することができる。
【００１２】発明３に係るバイポーラトランジスタは、
発明１に係るバイポーラトランジスタにおいて、第１領
域の表面の一部に形成された絶縁領域をさらに備えてい
る。そして、第２電極は絶縁領域上のみに形成されてい
る。
発明１に係るバイポーラトランジスタにおいて、第１領
域の表面の一部に形成された絶縁領域をさらに備えてい
る。そして、第２電極は絶縁領域上のみに形成されてい
る。
【００１３】このバイポーラトランジスタでは、第２電
極は、絶縁領域上にのみ形成され、第１領域とは絶縁領
域を介して配置される。従って、バイポーラトランジス
タの高速化を図れると共に、さらに第２領域から第１領
域にリーク電流が流れるのを防止することができる。
極は、絶縁領域上にのみ形成され、第１領域とは絶縁領
域を介して配置される。従って、バイポーラトランジス
タの高速化を図れると共に、さらに第２領域から第１領
域にリーク電流が流れるのを防止することができる。
【００１４】発明４に係るバイポーラトランジスタの製
造方法は、第１導電型の第１領域を形成する第１領域形
成工程と、第１領域上に第２導電型の第２領域を形成す
る第２領域形成工程と、第２領域に電気的に接続される
ように第１導電型の第３領域を形成する第３領域形成工
程と、第１領域に電気的に接続されるように第１電極を
形成する第１電極形成工程と、第２領域に電気的に接続
され、第１領域上に第２領域よりも厚く第２電極を形成
する第２電極形成工程と、第３領域に電気的に接続され
るように第３電極を形成する第３電極形成工程とを含ん
でいる。
造方法は、第１導電型の第１領域を形成する第１領域形
成工程と、第１領域上に第２導電型の第２領域を形成す
る第２領域形成工程と、第２領域に電気的に接続される
ように第１導電型の第３領域を形成する第３領域形成工
程と、第１領域に電気的に接続されるように第１電極を
形成する第１電極形成工程と、第２領域に電気的に接続
され、第１領域上に第２領域よりも厚く第２電極を形成
する第２電極形成工程と、第３領域に電気的に接続され
るように第３電極を形成する第３電極形成工程とを含ん
でいる。
【００１５】このバイポーラトランジスタの製造方法に
より、発明１に係るバイポーラトランジスタを製造する
ことができる。発明５に係るバイポーラトランジスタの
製造方法は、発明４に係るバイポーラトランジスタの製
造方法において、第１領域の表面の一部に絶縁領域を形
成する絶縁領域形成工程をさらに含んでいる。そして、
第２電極形成工程では、第１領域の前記絶縁領域上のみ
に第２電極を形成する。
より、発明１に係るバイポーラトランジスタを製造する
ことができる。発明５に係るバイポーラトランジスタの
製造方法は、発明４に係るバイポーラトランジスタの製
造方法において、第１領域の表面の一部に絶縁領域を形
成する絶縁領域形成工程をさらに含んでいる。そして、
第２電極形成工程では、第１領域の前記絶縁領域上のみ
に第２電極を形成する。
【００１６】このバイポーラトランジスタの製造方法に
よれば、発明３に係るバイポーラトランジスタを容易に
製造することができる。
よれば、発明３に係るバイポーラトランジスタを容易に
製造することができる。
【００１７】
【発明の実施の形態】図１から図５は、本発明の一実施
形態に係るバイポーラトランジスタの製造方法を説明す
るための断面図であり、図６は、本発明の一実施形態に
係るバイポーラトランジスタの完成断面図である。
形態に係るバイポーラトランジスタの製造方法を説明す
るための断面図であり、図６は、本発明の一実施形態に
係るバイポーラトランジスタの完成断面図である。
【００１８】〔構成〕図６に示すように、本実施形態に
係るバイポーラトランジスタは、ｐ型シリコン基板１０
１上にｎ+型サブコレクタ１０２及びｎ型サブコレクタ
１０３が形成されており、ｎ型サブコレクタ１０３の一
部の表面にはシリコン酸化膜によるフィールド酸化膜１
０４が形成されている。また、ｎ型サブコレクタ１０３
の一部にはｎ+型サブコレクタ１０２に連結されるよう
にｎ+型サブコレクタ１０２ａが形成されている。ｎ型
サブコレクタ１０３及びフィールド酸化膜１０４上に
は、真性ベース領域１０５ａが形成されている。また、
フィールド酸化膜１０４上において、真性ベース領域１
０５ａに連結されて引出ベース電極１１０ｂが形成され
ている。本実施形態では、真性ベース領域１０５ａの膜
厚は約５０ｎｍ、引出ベース電極１１０ｂの膜厚は約１
００ｎｍに形成している。
係るバイポーラトランジスタは、ｐ型シリコン基板１０
１上にｎ+型サブコレクタ１０２及びｎ型サブコレクタ
１０３が形成されており、ｎ型サブコレクタ１０３の一
部の表面にはシリコン酸化膜によるフィールド酸化膜１
０４が形成されている。また、ｎ型サブコレクタ１０３
の一部にはｎ+型サブコレクタ１０２に連結されるよう
にｎ+型サブコレクタ１０２ａが形成されている。ｎ型
サブコレクタ１０３及びフィールド酸化膜１０４上に
は、真性ベース領域１０５ａが形成されている。また、
フィールド酸化膜１０４上において、真性ベース領域１
０５ａに連結されて引出ベース電極１１０ｂが形成され
ている。本実施形態では、真性ベース領域１０５ａの膜
厚は約５０ｎｍ、引出ベース電極１１０ｂの膜厚は約１
００ｎｍに形成している。
【００１９】真性ベース領域１０５ａ上にはエミッタウ
ィンドウ１０６ａを有するシリコン窒化膜１０６が形成
されており、エミッタウィンドウ１０６ａ内の真性ベー
ス領域１０５ａの表面にはエミッタ領域１０５ｃが形成
されている。シリコン窒化膜１０６上に多結晶シリコン
によりエミッタ電極１０７が形成されており、エミッタ
電極１０７はエミッタウィンドウ１０６ａを介してエミ
ッタ領域１０５ｃに接触している。エミッタ電極１０７
の周囲には、シリコン酸化膜からなるサイドウォール１
０８が形成されている。サイドウォール１０８が形成さ
れている場合、シリコン窒化膜１０６を越えて引出ベー
ス電極１１０ｂを厚く形成しても、引出ベース電極１１
０ｂとエミッタ電極１０７との絶縁が保たれる。また、
エミッタ電極１０７上には、引出ベース電極１１０ｂと
同一の材料により追加エミッタ電極１１０ａが形成され
ている。また、ｎ+型サブコレクタ１０２ａに電気的に
接続されるように、引出ベース電極１１０ｂと同じ材料
によりコレクタ電極１１０ｃが形成されている。
ィンドウ１０６ａを有するシリコン窒化膜１０６が形成
されており、エミッタウィンドウ１０６ａ内の真性ベー
ス領域１０５ａの表面にはエミッタ領域１０５ｃが形成
されている。シリコン窒化膜１０６上に多結晶シリコン
によりエミッタ電極１０７が形成されており、エミッタ
電極１０７はエミッタウィンドウ１０６ａを介してエミ
ッタ領域１０５ｃに接触している。エミッタ電極１０７
の周囲には、シリコン酸化膜からなるサイドウォール１
０８が形成されている。サイドウォール１０８が形成さ
れている場合、シリコン窒化膜１０６を越えて引出ベー
ス電極１１０ｂを厚く形成しても、引出ベース電極１１
０ｂとエミッタ電極１０７との絶縁が保たれる。また、
エミッタ電極１０７上には、引出ベース電極１１０ｂと
同一の材料により追加エミッタ電極１１０ａが形成され
ている。また、ｎ+型サブコレクタ１０２ａに電気的に
接続されるように、引出ベース電極１１０ｂと同じ材料
によりコレクタ電極１１０ｃが形成されている。
【００２０】このバイポーラトランジスタでは、真性ベ
ース領域１０５ａと引出ベース電極１１０ｂの膜厚を独
立に形成することにより、引出ベース電極１１０ｂの厚
さを維持したまま、真性ベース領域１０５ａを薄く形成
することができる。従って、引出ベース電極１１０ｂの
抵抗値及び寄生容量を増加させることなく、真性ベース
領域１０５ａの膜厚を薄くし、バイポーラトランジスタ
の高速化を図ることができる。
ース領域１０５ａと引出ベース電極１１０ｂの膜厚を独
立に形成することにより、引出ベース電極１１０ｂの厚
さを維持したまま、真性ベース領域１０５ａを薄く形成
することができる。従って、引出ベース電極１１０ｂの
抵抗値及び寄生容量を増加させることなく、真性ベース
領域１０５ａの膜厚を薄くし、バイポーラトランジスタ
の高速化を図ることができる。
【００２１】引出ベース電極１１０ｂをフィールド酸化
膜１０４上にのみに形成することにより、ｐ+拡散層を
形成することなく、引出ベース電極１１０ｂとｎ型サブ
コレクタ１０３とを絶縁することができる。これによ
り、ｐ+拡散層形成のためのイオン注入により真性ベー
ス領域１１０ａが損傷するのを防止できる。
膜１０４上にのみに形成することにより、ｐ+拡散層を
形成することなく、引出ベース電極１１０ｂとｎ型サブ
コレクタ１０３とを絶縁することができる。これによ
り、ｐ+拡散層形成のためのイオン注入により真性ベー
ス領域１１０ａが損傷するのを防止できる。
【００２２】また、真性ベース領域１０５ａが薄くなる
と真性ベース領域１０５ａからｎ型サブコレクタ１０３
へのリーク電流が増大するおそれがあるが、この問題
も、引出ベース電極１１０ｂをフィールド酸化膜１０４
上にのみに形成することにより解決することができる。
即ち、引出ベース電極１１０ｂをフィールド酸化膜１０
４上にのみに形成すると、引出ベース電極１１０ｂとｎ
型サブコレクタ１０３との間の距離が大きくなり、真性
ベース領域１０５ａからｎ型サブコレクタ１０３へのリ
ーク電流の増大を防止できる。
と真性ベース領域１０５ａからｎ型サブコレクタ１０３
へのリーク電流が増大するおそれがあるが、この問題
も、引出ベース電極１１０ｂをフィールド酸化膜１０４
上にのみに形成することにより解決することができる。
即ち、引出ベース電極１１０ｂをフィールド酸化膜１０
４上にのみに形成すると、引出ベース電極１１０ｂとｎ
型サブコレクタ１０３との間の距離が大きくなり、真性
ベース領域１０５ａからｎ型サブコレクタ１０３へのリ
ーク電流の増大を防止できる。
【００２３】〔製造フロー〕以下、図１〜図５を順に参
照し、本実施形態のバイポーラトランジスタの製造工程
を説明する。
照し、本実施形態のバイポーラトランジスタの製造工程
を説明する。
【００２４】図１に示すように、面方位（１００）のｐ
型シリコン基板１０１の表面に、不純物濃度１０21ｃｍ
-3程度のｎ+サブコレクタ１０２と、不純物濃度１０18
ｃｍ- 3程度のエピタキシャル層からなるｎ型サブコレク
タ１０３とを形成する。また、ｎ型サブコレクタ１０３
の表面の一部に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃ
ｈ Ｉｓｏｌａｔｉｏｎ）によりシリコン酸化膜からな
るフィールド酸化膜１０４を形成する。また、ｎ型サブ
コレクタ１０３の所定領域にリンをイオン注入し熱拡散
することにより、ｎ+型サブコレクタ１０２に連結され
るようにｎ+型サブコレクタ１０２ａを形成する。
型シリコン基板１０１の表面に、不純物濃度１０21ｃｍ
-3程度のｎ+サブコレクタ１０２と、不純物濃度１０18
ｃｍ- 3程度のエピタキシャル層からなるｎ型サブコレク
タ１０３とを形成する。また、ｎ型サブコレクタ１０３
の表面の一部に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃ
ｈ Ｉｓｏｌａｔｉｏｎ）によりシリコン酸化膜からな
るフィールド酸化膜１０４を形成する。また、ｎ型サブ
コレクタ１０３の所定領域にリンをイオン注入し熱拡散
することにより、ｎ+型サブコレクタ１０２に連結され
るようにｎ+型サブコレクタ１０２ａを形成する。
【００２５】次に、ｎ型サブコレクタ１０３及びフィー
ルド酸化膜１０４上に、ｐ型シリコンゲルマニウムをエ
ピタキシャル成長させて、ベース層１０５を形成する。
シリコンゲルマニウムのエピタキシャル成長法には、Ａ
ＰＣＶＤ法、ＬＰＣＶＤ法、ＵＨＶ−ＣＶＤ法などを使
用することができる。本実施形態では、低温で高品質な
膜が得られるＵＨＶ−ＣＶＤ法を使用する。具体的に
は、ＵＨＶ−ＣＶＤ法により、成膜ガスＳｉＨ4とＧｅ
Ｈ4とＢ2Ｈ6とを使用し、成膜温度５５０℃、成膜圧力
１０-3Ｔｏｒｒ、ボロン濃度１×１０18ｃｍ-3、ゲルマ
ニウム濃度のピーク値１５％の傾斜分布の条件下で、膜
厚約５０ｎｍのベース層１０５を形成する。
ルド酸化膜１０４上に、ｐ型シリコンゲルマニウムをエ
ピタキシャル成長させて、ベース層１０５を形成する。
シリコンゲルマニウムのエピタキシャル成長法には、Ａ
ＰＣＶＤ法、ＬＰＣＶＤ法、ＵＨＶ−ＣＶＤ法などを使
用することができる。本実施形態では、低温で高品質な
膜が得られるＵＨＶ−ＣＶＤ法を使用する。具体的に
は、ＵＨＶ−ＣＶＤ法により、成膜ガスＳｉＨ4とＧｅ
Ｈ4とＢ2Ｈ6とを使用し、成膜温度５５０℃、成膜圧力
１０-3Ｔｏｒｒ、ボロン濃度１×１０18ｃｍ-3、ゲルマ
ニウム濃度のピーク値１５％の傾斜分布の条件下で、膜
厚約５０ｎｍのベース層１０５を形成する。
【００２６】さらに、ベース層１０５上にシリコン窒化
膜１０６を形成し、図２に示すように、シリコン窒化膜
１０６をエッチングすることによりエミッタウィンドウ
１０６ａを形成する。そして、ｎ型不純物を含む多結晶
シリコンによりエミッタ電極１０７を積層し、エミッタ
ウィンドウ１０６ａを介してエミッタ電極１０７をベー
ス層１０５に接触させる。バイポーラトランジスタをＣ
ＭＯＳと同じ基板に形成する場合には、ベース層１０５
をＣＭＯＳのゲート電極と同時に形成すればよい。
膜１０６を形成し、図２に示すように、シリコン窒化膜
１０６をエッチングすることによりエミッタウィンドウ
１０６ａを形成する。そして、ｎ型不純物を含む多結晶
シリコンによりエミッタ電極１０７を積層し、エミッタ
ウィンドウ１０６ａを介してエミッタ電極１０７をベー
ス層１０５に接触させる。バイポーラトランジスタをＣ
ＭＯＳと同じ基板に形成する場合には、ベース層１０５
をＣＭＯＳのゲート電極と同時に形成すればよい。
【００２７】次に、シリコン窒化膜１０６をエッチング
ストッパーとしてエミッタ電極１０７をエッチングし、
図３に示すようなエミッタ電極１０７を形成する。その
後、エミッタ電極１０７の側面を取り囲むようにシリコ
ン酸化膜からなるサイドウォール１０８をエッチバック
により形成し、熱拡散法によってエミッタ電極１０７か
らｎ型不純物をベース層１０５表面に拡散させてエミッ
タ領域１０５ｃを形成する。
ストッパーとしてエミッタ電極１０７をエッチングし、
図３に示すようなエミッタ電極１０７を形成する。その
後、エミッタ電極１０７の側面を取り囲むようにシリコ
ン酸化膜からなるサイドウォール１０８をエッチバック
により形成し、熱拡散法によってエミッタ電極１０７か
らｎ型不純物をベース層１０５表面に拡散させてエミッ
タ領域１０５ｃを形成する。
【００２８】次に、図４に示すように、エミッタ電極１
０７及びサイドウォール１０８をマスクとしてシリコン
窒化膜１０６を除去する。このとき、シリコン窒化膜１
０６の下のベース層１０５がエッチングにより薄くなる
のを防止するため、シリコンゲルマニウムに対する選択
比が大きい条件の下でエッチングを行う。例えば、プラ
ズマエッチングにおいて、ＮＦ3ガスにＣｌ3ガスを１：
２の割合で添加し、放電電圧を低く設定する。
０７及びサイドウォール１０８をマスクとしてシリコン
窒化膜１０６を除去する。このとき、シリコン窒化膜１
０６の下のベース層１０５がエッチングにより薄くなる
のを防止するため、シリコンゲルマニウムに対する選択
比が大きい条件の下でエッチングを行う。例えば、プラ
ズマエッチングにおいて、ＮＦ3ガスにＣｌ3ガスを１：
２の割合で添加し、放電電圧を低く設定する。
【００２９】さらに、図５に示すように、シリコンゲル
マニウムによる追加層１０９を、露出されたベース層１
０５及びエミッタ電極１０７上に選択成長させる。本実
施形態では、例えば５０ｎｍの追加層１０９を選択成長
させる。このとき、シリコン窒化膜１０６及びサイドウ
ォール１０８にはシリコンゲルマニウムが成長しない。
マニウムによる追加層１０９を、露出されたベース層１
０５及びエミッタ電極１０７上に選択成長させる。本実
施形態では、例えば５０ｎｍの追加層１０９を選択成長
させる。このとき、シリコン窒化膜１０６及びサイドウ
ォール１０８にはシリコンゲルマニウムが成長しない。
【００３０】さらに、追加層１０９にチタン又はコバル
トを成膜後に熱処理し、追加層１０９及びその下のベー
ス層１０５をシリサイド化する。そして、コレクタ電極
１１０ｃ（図６）を形成するために、ｎ+サブコレクタ
１０２ａに接触する部分をエッチングにより分離する。
これにより、図６に示すように、エミッタ電極１０７上
の追加層１０９は追加エミッタ電極１１０ａとなり、追
加層１０９及びその下のベース層１０５は引出ベース電
極１１０ｂ及びコレクタ電極１１０ｃとなる。また、シ
リサイド化されなかったベース層１０５は、真性ベース
領域１０５ａとなる。このように形成された引出ベース
電極１１０ｂは、膜厚約１００ｎｍ、シート抵抗値５０
Ω／□である。
トを成膜後に熱処理し、追加層１０９及びその下のベー
ス層１０５をシリサイド化する。そして、コレクタ電極
１１０ｃ（図６）を形成するために、ｎ+サブコレクタ
１０２ａに接触する部分をエッチングにより分離する。
これにより、図６に示すように、エミッタ電極１０７上
の追加層１０９は追加エミッタ電極１１０ａとなり、追
加層１０９及びその下のベース層１０５は引出ベース電
極１１０ｂ及びコレクタ電極１１０ｃとなる。また、シ
リサイド化されなかったベース層１０５は、真性ベース
領域１０５ａとなる。このように形成された引出ベース
電極１１０ｂは、膜厚約１００ｎｍ、シート抵抗値５０
Ω／□である。
【００３１】なお、フィールド酸化膜１０４上のみに引
出ベース電極１１０ｂを形成すると、真性ベース領域１
０５ａがｎ型サブコレクタ１０３とフィールド酸化膜１
０４の境界上に形成される。従来、ｎ型サブコレクタ１
０３とフィールド酸化膜１０４の境界上は平坦性が悪
く、真性ベース領域１０５ａを形成することが困難であ
ったが、本実施形態では、ＳＴＩによりフィールド酸化
膜１０４を形成することにより、境界上でも平坦性が良
くなり、真性ベース領域１０５ａを形成することが可能
である。
出ベース電極１１０ｂを形成すると、真性ベース領域１
０５ａがｎ型サブコレクタ１０３とフィールド酸化膜１
０４の境界上に形成される。従来、ｎ型サブコレクタ１
０３とフィールド酸化膜１０４の境界上は平坦性が悪
く、真性ベース領域１０５ａを形成することが困難であ
ったが、本実施形態では、ＳＴＩによりフィールド酸化
膜１０４を形成することにより、境界上でも平坦性が良
くなり、真性ベース領域１０５ａを形成することが可能
である。
【００３２】なお、本実施形態では、ベース層１０５を
シリコンゲルマニウムにより形成したが、シリコンによ
っても形成できる。同様に、追加層１０９をシリコンゲ
ルマニウムにより形成したが、シリコンによっても形成
できる。
シリコンゲルマニウムにより形成したが、シリコンによ
っても形成できる。同様に、追加層１０９をシリコンゲ
ルマニウムにより形成したが、シリコンによっても形成
できる。
【００３３】
【発明の効果】本発明によれば、バイポーラトランジス
タにおいて、引出ベース電極の抵抗値及び寄生容量を増
大させることなく、真性ベース領域を薄く形成できる。
これにより、バイポーラトランジスタの動作をさらに高
速化できる。
タにおいて、引出ベース電極の抵抗値及び寄生容量を増
大させることなく、真性ベース領域を薄く形成できる。
これにより、バイポーラトランジスタの動作をさらに高
速化できる。
【００３４】また本発明によれば、バイポーラトランジ
スタにおいて、ベース層を介してコレクタに不純物を注
入する必要がなくなり、ベース層の損傷を防止すること
ができる。
スタにおいて、ベース層を介してコレクタに不純物を注
入する必要がなくなり、ベース層の損傷を防止すること
ができる。
【図１】本発明の一実施形態例に係るバイポーラトラン
ジスタの製造フローを説明する断面図（その１）。
ジスタの製造フローを説明する断面図（その１）。
【図２】本発明の一実施形態例に係るバイポーラトラン
ジスタの製造フローを説明する断面図（その２）。
ジスタの製造フローを説明する断面図（その２）。
【図３】本発明の一実施形態例に係るバイポーラトラン
ジスタの製造フローを説明する断面図（その３）。
ジスタの製造フローを説明する断面図（その３）。
【図４】本発明の一実施形態例に係るバイポーラトラン
ジスタの製造フローを説明する断面図（その４）。
ジスタの製造フローを説明する断面図（その４）。
【図５】本発明の一実施形態例に係るバイポーラトラン
ジスタの製造フローを説明する断面図（その５）。
ジスタの製造フローを説明する断面図（その５）。
【図６】本発明の一実施形態例に係るバイポーラトラン
ジスタの完成断面図。
ジスタの完成断面図。
【図７】従来のバイポーラトランジスタの完成断面図。
１０１ ｐ型シリコン基板
１０２，１０２ａ ｎ+型サブコレクタ
１０３ ｎ型サブコレクタ
１０４ フィールド酸化膜
１０５ ベース層
１０５ａ 真性ベース領域
１０５ｃ エミッタ領域
１０６ シリコン窒化膜
１０７ エミッタ電極
１０８ サイドウォール
１０９ 追加層
１１０ａ 追加エミッタ電極
１１０ｂ 引出ベース電極
１１０ｃ コレクタ電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/737
Ｆターム(参考） 4M104 AA01 BB01 BB20 BB25 BB39
CC01 DD02 DD04 DD17 DD63
DD66 DD72 DD78 DD84 DD92
EE09 EE16 FF14 GG06 HH11
HH12 HH15
5F003 AP05 BA13 BB05 BB06 BB07
BB08 BC07 BC08 BE07 BF06
BG06 BG10 BH06 BH07 BH08
BJ15 BM01 BP11 BP31 BP33
BS06 BS08
5F048 AA07 AA10 AC05 BA14 BB05
BB08 BF03 BF06 CA03 CA04
CA07 CA13 CA14 CA15
Claims (5)
- 【請求項１】第１導電型の第１領域と、 前記第１領域に電気的に接続されて形成された第１電極
と、 前記第１領域上に形成された第２導電型の第２領域と、 前記第２領域に電気的に接続され、前記第１領域上に前
記第２領域よりも厚く形成された第２電極と、 前記第２領域に電気的に接続されて形成された第１導電
型の第３領域と、 前記第３領域に電気的に接続されて形成された第３電極
と、を備えるバイポーラトランジスタ。 - 【請求項２】第１導電型の第１領域と、 前記第１領域の表面の一部に形成された絶縁領域と、 前記第１領域に電気的に接続されて形成された第１電極
と、 前記第１領域上に形成された第２導電型の第２領域と、 前記第２領域に電気的に接続され、前記第１領域の前記
絶縁膜上のみに形成された第２電極と、 前記第２領域に電気的に接続されて形成された第１導電
型の第３領域と、 前記第３領域に電気的に接続されて形成された第３電極
と、を備えるバイポーラトランジスタ。 - 【請求項３】前記第１領域の表面の一部に形成された絶
縁領域をさらに備え、 前記第２電極は前記絶縁領域上のみに形成された、請求
項１に記載のバイポーラトランジスタ。 - 【請求項４】第１導電型の第１領域を形成する第１領域
形成工程と、 前記第１領域上に第２導電型の第２領域を形成する第２
領域形成工程と、 前記第２領域に電気的に接続されるように第１導電型の
第３領域を形成する第３領域形成工程と、 前記第１領域に電気的に接続されるように第１電極を形
成する第１電極形成工程と、 前記第２領域に電気的に接続され、前記第１領域上に前
記第２領域よりも厚く第２電極を形成する第２電極形成
工程と、 前記第３領域に電気的に接続されるように第３電極を形
成する第３電極形成工程と、を含むバイポーラトランジ
スタの製造方法。 - 【請求項５】前記第１領域の表面の一部に絶縁領域を形
成する絶縁領域形成工程をさらに含み、 前記第２電極形成工程では前記第１領域の前記絶縁領域
上のみに第２電極を形成する、請求項３に記載のバイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272973A JP2003086599A (ja) | 2001-09-10 | 2001-09-10 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272973A JP2003086599A (ja) | 2001-09-10 | 2001-09-10 | バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086599A true JP2003086599A (ja) | 2003-03-20 |
Family
ID=19098251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272973A Pending JP2003086599A (ja) | 2001-09-10 | 2001-09-10 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356254A (ja) * | 2003-05-28 | 2004-12-16 | Sony Corp | 半導体装置、及び同半導体装置の製造方法 |
| JP2016526800A (ja) * | 2013-07-02 | 2016-09-05 | 日本テキサス・インスツルメンツ株式会社 | トレンチの下にシンカー拡散を有するバイポーラトランジスタ |
-
2001
- 2001-09-10 JP JP2001272973A patent/JP2003086599A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356254A (ja) * | 2003-05-28 | 2004-12-16 | Sony Corp | 半導体装置、及び同半導体装置の製造方法 |
| JP2016526800A (ja) * | 2013-07-02 | 2016-09-05 | 日本テキサス・インスツルメンツ株式会社 | トレンチの下にシンカー拡散を有するバイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448462B2 (ja) | バイポーラ・トランジスタの製作方法 | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0689900A (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| US8872237B2 (en) | Heterojunction bipolar transistor manufacturing method and integrated circuit comprising a heterojunction bipolar transistor | |
| US20230395666A1 (en) | Horizontal current bipolar transistor with silicon-germanium base | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP2001267330A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3732814B2 (ja) | 半導体装置 | |
| JP2003086599A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPH07169771A (ja) | 半導体装置及びその製造方法 | |
| JP3053831B2 (ja) | 半導体装置およびその製造方法 | |
| US6696342B1 (en) | Small emitter and base-collector bi-polar transistor | |
| RU2106039C1 (ru) | Способ изготовления бикмоп структур | |
| JPH11307771A (ja) | 半導体装置及びその製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 | |
| JPH05102171A (ja) | 半導体装置およびその製造方法 | |
| JPH0355847A (ja) | 半導体装置及びその製造方法 |