KR960036123A - 횡형 피엔피 트랜지스터의 구조 및 그 제조방법 - Google Patents

횡형 피엔피 트랜지스터의 구조 및 그 제조방법 Download PDF

Info

Publication number
KR960036123A
KR960036123A KR1019950007117A KR19950007117A KR960036123A KR 960036123 A KR960036123 A KR 960036123A KR 1019950007117 A KR1019950007117 A KR 1019950007117A KR 19950007117 A KR19950007117 A KR 19950007117A KR 960036123 A KR960036123 A KR 960036123A
Authority
KR
South Korea
Prior art keywords
type
layer
pnp transistor
lateral pnp
epitaxial layer
Prior art date
Application number
KR1019950007117A
Other languages
English (en)
Other versions
KR0163906B1 (ko
Inventor
최용철
전창기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950007117A priority Critical patent/KR0163906B1/ko
Publication of KR960036123A publication Critical patent/KR960036123A/ko
Application granted granted Critical
Publication of KR0163906B1 publication Critical patent/KR0163906B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Abstract

이 발명은 횡형 PNP 트랜지스터의 구조 및 그 제조방법에 관한 것으로서, 별도의 마스크와 추가 공정없이 횡형 PNP트랜지스터의 베이스 부분의 농도를 높임으로써 에미터에서 베이스로 주입되는 홀(hole)의 고레벨주입(High Level Injection)현상을 억제하고, 베이스의 저항을 줄여 트랜지스터의 성능을 향상시킨 P타입의 기판에 고농도의 N타입 불순물을 확산시켜 형성한 매입층과; 상기 매입층의 일부에 고농도의 N타입 불순물을 확산시켜 형성한 싱크와; 상기 매입층과 싱크의 상부에 형성된 에피층과; 상기 에프층에 각각 좌우로 형성된 절연층과; 상기 에피층에 각각 형성된 P타입의 에미터영역 및 콜렉트영역과;상기 에피층(44)에 형성된 n타입의 베이스영역으로 이루어진 횡형 PNP트랜지스터의 구조 및 제조방법에 관한 것이다.

Description

횡형 피엔피 트랜지스터의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명의 횡형 PNP트랜지스터의 구조이고, 제4도는 (가)~(마)는 제3도의 제조공정 순서를 나타낸 단면도이다.

Claims (4)

  1. P타입의 기판(41)에 고농도의 N타입 불순물을 확산시켜 형성한 매입층(42)과;상기 매입층(42)의 일부에 고농도의 N타입 불순물을 확산시켜 형성한 싱크(43)과;상기 매입(42)과 싱크(43)의 상부에 형성된 에피층(44)과;상기 에피층(44)에 각각 좌우로 형성된 절연층(45);상기 에피층(44)에 각각 형성된 p타입의 에미터영역(46) 및 콜렉트영역(46-1)과;상기 에피층(44)에 형성된 n타입의 베이스영역(47)으로 이루어진 횡형 PNP 트랜지스터의구조.
  2. P타입의 기판(41)에 고농도의 N타입 불순물을 확산시켜 매입층(42)을 형성하는 제1공정과;상기 고농도의 N타입 불순물을 확산시켜 싱크(43)를 형성시키는 제2공정과;상기 매입층(42)과 싱크(43)의 상부에 에피층(44)을 형성하는 제3공정과;상기 에피층(44)의 좌우에 절연층(45)을 형성하는 제4공정과; 상기 에피층(44)의 상부에 P타입의 에미터영역(46)과 콜렉트영역을(46-1)을 형성시키는 제5공정과;상기 에피층(44)의 상부에 P타입의 에미터영역(47)을 형성시키는 제6공정으로 이루어진 것을 특징으로 하는 횡형 PNP트랜지스터의제조방법.
  3. 제2항에 있어서, 상기 제1공정의 N타입 불순물을 비소를 사용하는 것을 특징으로 하는 횡형 PNP트랜지스터의 제조방법.
  4. 제2항에 있어서, 상기 제2공정의 N타입 불순물은 인을 사용하는 것을 특징으로 하는 횡형 PNP트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007117A 1995-03-30 1995-03-30 횡형 피엔피 트랜지스터 및 제조 방법 KR0163906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007117A KR0163906B1 (ko) 1995-03-30 1995-03-30 횡형 피엔피 트랜지스터 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007117A KR0163906B1 (ko) 1995-03-30 1995-03-30 횡형 피엔피 트랜지스터 및 제조 방법

Publications (2)

Publication Number Publication Date
KR960036123A true KR960036123A (ko) 1996-10-28
KR0163906B1 KR0163906B1 (ko) 1998-12-01

Family

ID=19410969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007117A KR0163906B1 (ko) 1995-03-30 1995-03-30 횡형 피엔피 트랜지스터 및 제조 방법

Country Status (1)

Country Link
KR (1) KR0163906B1 (ko)

Also Published As

Publication number Publication date
KR0163906B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR970024265A (ko) 반도체 장치
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
JPH07326773A (ja) ダイオードおよびその製造方法
KR920017243A (ko) 바이폴라 트랜지스터 구조 및 bicmos ic 제조방법
KR910010732A (ko) 반도체 디바이스 및 그 제조방법
KR920005380A (ko) 화합물반도체 장치
KR960036123A (ko) 횡형 피엔피 트랜지스터의 구조 및 그 제조방법
KR920010434B1 (ko) 바이폴라 트랜지스터와 iil을 갖는 반도체 장치
KR940012603A (ko) 개선된 바이폴라 트랜지스터
KR910015063A (ko) 상보형 쌍극 트랜지스터
KR950021514A (ko) 반도체 장치 및 그 제조방법
KR960039346A (ko) 반도체 소자의 구조 및 제조방법
KR910001944A (ko) N채널 mos 트랜지스터 및 수직 pnp 양극 트랜지스터의 동시 제조방법
KR970053872A (ko) 바이 모스 트랜지스터의 제조 방법
KR970054540A (ko) 제너 다이오드를 구비한 트랜지스터 및 그 제조방법
KR0163924B1 (ko) 수평형 트랜지스터 및 그 제조방법
JPH05283432A (ja) 縦型電界効果トランジスタおよびその製造方法
JPH03116774A (ja) 半導体装置の製造方法
KR0121178B1 (ko) 트랜지스터 제조방법
KR970004060A (ko) 반도체장치 및 그 제조방법
KR970053901A (ko) 바이씨모스(BiCMOS) 반도체 장치에 사용되는 바이폴라 트랜지스터의 제조방법
KR970013404A (ko) 수평형 바이폴라 트랜지스터 및 그의 제조 방법
KR890013792A (ko) 반도체장치 및 그 제조방법
KR970013405A (ko) 수평형 바이폴라 트랜지스터 및 그의 제조 방법
KR970030877A (ko) 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee