JPH05283432A - 縦型電界効果トランジスタおよびその製造方法 - Google Patents

縦型電界効果トランジスタおよびその製造方法

Info

Publication number
JPH05283432A
JPH05283432A JP4077107A JP7710792A JPH05283432A JP H05283432 A JPH05283432 A JP H05283432A JP 4077107 A JP4077107 A JP 4077107A JP 7710792 A JP7710792 A JP 7710792A JP H05283432 A JPH05283432 A JP H05283432A
Authority
JP
Japan
Prior art keywords
type
layer
conductivity type
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4077107A
Other languages
English (en)
Inventor
Hirokazu Kawagoe
弘和 河越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP4077107A priority Critical patent/JPH05283432A/ja
Publication of JPH05283432A publication Critical patent/JPH05283432A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 縦型電界効果トランジスタのチャンネル長を
長くすることなくベース層を深くし、dV/dt による破壊
耐量を向上させる。 【構成】 Ｎ型の半導体基板１上にＰ型エピ層２を形成
し、基板１と同一導電型のＮ型拡散層３をゲート５下に
基板１と接触するように形成し、基板と異なるＰ型のベ
ース層４とそのベース層４内に基板と同じ導電型のソー
ス領域となるＮ型拡散層６をゲート５をマスクに形成し
た縦型電界効果トランジスタとする。 【効果】 チャンネル長を長くすることなくベース領域
を深くすることができ、dV/dt による破壊耐量を向上さ
せる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は縦型電界効果トランジ
スタおよびその製造方法に関し、特にdv/dtによる破壊
耐量の向上を図った縦型電界効果トランジスタに関す
る。
【０００２】
【従来の技術】従来、この種の縦型電界トランジスタお
よびその製造方法は、図３に断面図として示すように、
Ｎ型基板１上にＮ型不純物層１０をエピタキシャル成長
した後ソース電極コンタクト部にＰ- 型拡散層１１を形
成し、ゲート５を形成したのちそれをマスクにＰ型ベー
ス層４とＰ+ 拡散層７とソース領域であるＮ+ 拡散層６
を形成し、絶縁膜８とアルミ９を形成し、Ｐ- 拡散層１
１はＰ型ベース層４の領域内にＰ型ベース層４より深く
形成されていた。
【０００３】上記のトランジスタにおいて、ＯＦＦ時に
急激に立上りかつ大きい電圧を印加（dV/dt が大きい）
すると、Ｎ型不純物層１０，Ｐ型ベース層４，Ｎ+ 拡散
層６でなるソース領域をそれぞれコレクタ，ベース，エ
ミッタとする寄生のバイポーラトランジスタにおいて、
コレクタ接合（Ｎ型不純物層１０とＰ型ベース層４との
なす接合）の容量を介してＰ型ベース層４に正の電位が
誘起される。正の電荷はＰ+ 拡散層７を介して、ソース
電極９に引出される。しかしながらＮ+ 拡散層６の下の
Ｐ型ベース層４の幅は狭く横方向の抵抗が大きいので奥
（ゲート５の下部当り）に誘起した正電荷をソース電極
９に引出することができず、そのあたりでＰ型ベース層
４の電位が高くなる。
【０００４】そこで、Ｎ+ 拡散層６より電子が注入さ
れ、コレクタ（Ｎ型不純物層１０）に流れる。その時ト
ランジスタが破壊される場合もある。そこで、上記した
トランジスタの場合は、Ｐ- 拡散層１１を、Ｐ型ベース
層より深くしてあるので、その部分はＰ型ベース層の横
方向の抵抗を小さくする働きがあり、上述したdN/dt に
対する耐量を向上させている。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
縦型電界効果トランジスタは、Ｐ型ベース領域４より深
く形成するＰ- 拡散層１１は、表面より拡散したものな
のでＰ型ベース層４より深いところの濃度が低く、した
がって比抵抗が高く、横方向の抵抗を低減する効果が十
分でないという欠点があった。
【０００６】また、Ｐ型ベース領域４をより深く、Ｎ+
拡散層をより浅く形成して抵抗を小さくするとどちらも
ゲートをマスクに拡散しているのでチャンネル長が長く
なりトランジスタの特性がかわってしまうという問題点
があった。
【０００７】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明は、一導電型の半導体基板上に他導電型不
純物層を形成し一導電型の拡散層をゲート下に基板と接
触するように形成し、他導電型のベース領域を前記他導
電型不純物層に接続しその表面のチャンネル形成部が前
記拡散層内にあるよう形成したことを特徴とする。
【０００８】その製造方法は、一導電型の半導体層上に
他導電型不純部層を有する基板を準備する工程と、その
他導電型不純物層にゲート形成予定領域に対応して一導
電型不純物を前記一導電型半導体層に接続するよう拡散
する工程と、ゲートを形成する工程と、前記ゲートをマ
スクとして他導電型ベース層とその内に一導電型ソース
層とを拡散形成する工程とを特徴とする。
【０００９】
【作用】上記の構成によると、ベース領域をチャンネル
長を長くすることなく深くすることができ、また、濃度
・深さのコントロールも容易になりdV/dt による破壊耐
量を向上させることができる。
【００１０】
【実施例】以下、この発明について、図面を参照して説
明する。
【００１１】図１は、この発明の一実施例の縦断面図で
ある。図において、１はＮ型基板、２はＰ型エピ層、３
はＮ型拡散層、４はＰ型ベース層、５はゲート、６はＮ
+ 拡散層、７はＰ+ 拡散層、８は絶縁膜、９はソース電
極となるアルミである。
【００１２】次に、上記の製造方法について説明する。
Ｎ型基板１上にＰ型エピ層４を形成したのち、ゲートを
形成する領域にＮ型拡散層３をＮ型基板１に達するよう
に形成する。そのあと、ゲート５を形成しそれをマスク
にＰ型ベース層４、Ｎ+ 拡散層６を拡散形成する。さら
にＰ+ 拡散層７、絶縁膜８、ソース電極であるアルミ９
を形成する。
【００１３】この構成によれば、チャンネル長を長くす
ることなく、Ｐ型ベース層を深くすることができ、Ｐ型
エピ層であるので深さ，不純物濃度のコントロールが容
易になりdV/dt 破壊耐量を上げることができる。
【００１４】上記実施例においてはＮ拡散層３は表面か
ら基板１に達する拡散を行ったが、あらかじめ基板１表
面に埋込拡散をした後Ｐ型エピ層を形成し、表裏より拡
散して接続すれば拡散時間が短くてすむ。
【実施例２】図２はこの発明の第２の実施例の縦断面図
である。この実施例では、前記第１の実施例の不純物を
すべて逆導電型としたこと以外第１の実施例と同じであ
るため同一部分には同一参照符号を付してその説明を省
略する。
【００１５】この構成でも第１の実施例と同様の効果が
得られる。
【００１６】以上の実施例においては、一導電型（たと
えばＮ+ 型）基板上に他導電層（Ｐ型）をエピタキシャ
ル形成した基板を用いたが、他導電型基板（たとえばＰ
型）の片面に一導電型（Ｎ+ ）を拡散形成したものを用
いても良い。
【００１７】
【発明の効果】以上説明したように、この発明は、一導
電型の半導体基板上に他導電型不純物層を形成し、一導
電型の拡散層を前記トランジスタのゲート下に基板と接
触するように形成し、他導電型のベース領域とそのベー
ス領域内に一導電型のソース領域をゲートをマスクに形
成したことにより、チャンネル長を長くすることなくベ
ース領域を深くすることがきで、厚さ、不純物濃度のコ
ントロールは容易になり、dV/dt による破壊耐量を上げ
ることができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施例の縦断面図
【図２】 この発明の第２の実施例の縦断面図
【図３】 従来技術の縦断面図
【符号の説明】
１ Ｎ型基板 ２ Ｐ型エピ層 ３ Ｎ+ 型拡散層 ４ Ｐ型ベース層 ５ ゲート ６ Ｎ+ 拡散層 ７ Ｐ+ 拡散層 ８ 絶縁膜 ９ アルミ １０ Ｎ型エピ層 １１ Ｐ- 拡散層 １２ Ｐ型基板 １３ Ｐ型拡散層 １４ Ｎ型ベース層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】一導電型の半導体基板上に他導電型不純物
    層を有し、前記他導電型不純物層内に一導電型の拡散層
    を基板と接触するように有し、他導電型のベース領域を
    その表面にあるチャンネル形成部分が前記一導電型の拡
    散層内にあって前記他導電型不純物層に接続して形成さ
    れたことを特徴とする縦型電界効果トランジスタ。
  2. 【請求項２】一導電型の半導体層上に他導電型不純物層
    を有する基板を準備する工程と、 その他導電型不純物層にゲート形成予定領域に対応して
    一導電型不純物を前記一導電型半導体層に接続する拡散
    する工程と、 ゲートを形成する工程と、 前記ゲートをマスクとして他導電型ベース層とその内に
    一導電型ソース層を拡散する工程とを有することを特徴
    とする縦型電界効果トランジスタの製造方法。
JP4077107A 1992-03-31 1992-03-31 縦型電界効果トランジスタおよびその製造方法 Pending JPH05283432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4077107A JPH05283432A (ja) 1992-03-31 1992-03-31 縦型電界効果トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4077107A JPH05283432A (ja) 1992-03-31 1992-03-31 縦型電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH05283432A true JPH05283432A (ja) 1993-10-29

Family

ID=13624563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4077107A Pending JPH05283432A (ja) 1992-03-31 1992-03-31 縦型電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH05283432A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125172A (ja) * 1994-10-28 1996-05-17 Nec Yamagata Ltd 縦型電界効果トランジスタ及びその製造方法
EP1081768A2 (en) * 1999-08-20 2001-03-07 Shindengen Electric Manufacturing Company, Limited Insulated gate field-effect transistor and method of making the same
JP2002246595A (ja) * 2001-02-19 2002-08-30 Shindengen Electric Mfg Co Ltd トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125172A (ja) * 1994-10-28 1996-05-17 Nec Yamagata Ltd 縦型電界効果トランジスタ及びその製造方法
EP1081768A2 (en) * 1999-08-20 2001-03-07 Shindengen Electric Manufacturing Company, Limited Insulated gate field-effect transistor and method of making the same
EP1081768A3 (en) * 1999-08-20 2001-08-22 Shindengen Electric Manufacturing Company, Limited Insulated gate field-effect transistor and method of making the same
US6703665B1 (en) 1999-08-20 2004-03-09 Shindengen Electric Manufacturing Co., Ltd. Transistor
JP2002246595A (ja) * 2001-02-19 2002-08-30 Shindengen Electric Mfg Co Ltd トランジスタ

Similar Documents

Publication Publication Date Title
KR920005513B1 (ko) 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
JP2748420B2 (ja) バイポーラトランジスタ及びその製造方法
JPH03145138A (ja) Ｄｍｏｓトランジスタの形成方法
JP2623635B2 (ja) バイポーラトランジスタ及びその製造方法
US6448588B2 (en) Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode
JPH0621468A (ja) 絶縁ゲート型半導体装置
JP2002164542A (ja) 集積回路装置及びその製造方法
JPH07202205A (ja) 高い表面破壊電圧を有する半導体素子
JPH07101737B2 (ja) 半導体装置の製造方法
JPH05283432A (ja) 縦型電界効果トランジスタおよびその製造方法
JP2808882B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPS6258678A (ja) トランジスタ
KR0163924B1 (ko) 수평형 트랜지스터 및 그 제조방법
JP2536137B2 (ja) 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置
JPS6223170A (ja) 電力用縦型電界効果トランジスタの製造方法
KR100255126B1 (ko) 수평형 바이폴라 트랜지스터 및 그의 제조방법
JPH09289314A (ja) 縦型電界効果トランジスタおよびその製造方法
JPH09213954A (ja) 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法
JPS62159468A (ja) 半導体装置
JP3206289B2 (ja) 絶縁ゲートバイポーラトランジスタとその製造方法
KR100247282B1 (ko) 수평형 바이폴라 트랜지스터 및 그의 제조 방법
JPS60123062A (ja) 半導体集積回路の製造方法
JP2623661B2 (ja) バイポーラ型トランジスタ
GB1326432A (en) Transistor for super-high frequency and method of manufacturing it
JPS5814574A (ja) Ｍｏｓ電界効果トランジスタ