KR890004421B1 - 쇼트키 트랜지스터 장치 - Google Patents

쇼트키 트랜지스터 장치 Download PDF

Info

Publication number
KR890004421B1
KR890004421B1 KR1019860007035A KR860007035A KR890004421B1 KR 890004421 B1 KR890004421 B1 KR 890004421B1 KR 1019860007035 A KR1019860007035 A KR 1019860007035A KR 860007035 A KR860007035 A KR 860007035A KR 890004421 B1 KR890004421 B1 KR 890004421B1
Authority
KR
South Korea
Prior art keywords
type
region
schottky
transistor device
junction
Prior art date
Application number
KR1019860007035A
Other languages
English (en)
Other versions
KR880003432A (ko
Inventor
박영준
김달수
Original Assignee
금성반도체 주식회사
이만용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성반도체 주식회사, 이만용 filed Critical 금성반도체 주식회사
Publication of KR880003432A publication Critical patent/KR880003432A/ko
Application granted granted Critical
Publication of KR890004421B1 publication Critical patent/KR890004421B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음.

Description

쇼트키 트랜지스터 장치
제1도는 본 발명에 의한 쇼트키 트랜지스터 장치를 도시하고 있다.
제2도는 MOS 공정을 이용하여서 제조된 본 발명에 의한 쇼트키 트랜지스터 장치를 도시하고 있다.
제3도는 종래의 쇼트키 트랜지스터 장치를 도시하고 있다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘 기판 2 : P형 베리드층(buried layer)
3 : N형 베리드층 4 : N형 에피택시 영역
5 : P형 분술물 주입부 6 : 격리용 산화막
7 : N형 불순물 주입부 8 : 베이스 영역
9 : 에미터 영역 9' : 콜랙터 영역
10 : 산화막 11 : 질화막
12 : 베이스 접합영역 13 : 다결정 실리콘
14,14 :E트키 접합부 K : 연결금속
B : 베이스 단자 E : 에미터 단자
C : 콜랙터 단자
본 발명은 쇼트키 트랜지스터 장치에 관한 것이며, 특히 격리용 산화막의 일부를 식각하여서 형성되는 베이스 접합영역의 일부에 금속층을 증착시켜서 쇼트키 접합부를 형성한 다음에 붕소로 도우핑된 다결정 실리콘을 채워서 베이스 접합부를 형성시켜서 된 쇼트키 트랜지스터 장치에 관한 것이다.
종래의 방법에 의하여 제조된 쇼트키 트랜지스터 장치는 첨부된 제3도에 도시되어 있는 바와같이 종래의 바이폴라 트랜지스터의 제조공정에 따라서 제조된 것으로서 쇼트키 접합부(14')가 베이스 영역(8)뿐만 아니라 산화막(10)에까지 성장된 N형 에피택시 영역(4)을 그 일부로서 내포하고 있었으며 이러한 쇼트키 접합부(14')에 알루미늄 같은 금속층을 증착시켜서 구성된 것이었다.
그러나 이러한 종래의 쇼트키 트랜지스터 장치는 쇼트키 접합부(14')에 증착되는 금속으로서 알루미늄이 아닌 다른 금속, 예를 들면 플라타늄, 타이타늄이나 또는 탄타륨이 사용될때에는 또 하나의 마스크 작업공정을 거쳐야만 하는등 제조공정이 복잡해진다는 단점이 있었을뿐만 아니라, 제3도에 도시되어 있는 바와같이 쇼트키 접합부(14')가 N형 에피택시영역(4)에까지 확대되기 때문에 연결금속(K)의 접촉면적이 확대되어 장치의 집적도가 저하된다는 결점이 있었다.
본 발명의 목적은 이상에 설명한 바와같은 종래의 결점들을 감안하여 본원 특허출원이 이 출원과 동시에 출원하는 특허발명으로서 붕소로 도우핑된 다결정 실리콘을 베이스 접합부로 하는것을 특징으로 하는 NPN형 바이폴라 트랜지스터 장치의 제조방법상의 제조공정이나 또는 이러한 공정들을 이미 공지되어 있는 MOS 제조공정에의한 트랜지스터 장치의 제조방법에 부가한 제조공정을 적용함으로써 종래의 방법에 의하여 제조되었던 쇼트키 트랜지스터 장치보다 제조공정이 간단할 뿐만 아니라 집적도 및 스위칭 특성이 뛰어나 쇼트키 트랜지스터 장치를 제공하는데 있다.
이와같은 본 발명의 구성을 첨부된 도면에 따라서 상세히 설명하면 다음과 같다.
먼저 제1도에 도시된 본 발명에 의한 쇼트키 트랜지스터 장치는 본원 출원인이 이 출원과 동일자로 출원하는 붕소로 도핑된 다결정 실리콘이 베이스 접합부를 형성하는 것을 특징으로 하는 NPN형 바이폴라 트랜지스터 장치의 제조방법상의 제조공정을 이용하여 제조될 수 있는 것으로서 그 구성을 살펴보면 다음과 같다.
P형 실리콘기판(1)위에 P형 베리층(2), N형 베리드층(3) 및 N형 에피택시(4)이 형성되어 있고, 소자를 격리시키기 위한 P형 분순물 주입부(5), 격리용 산화막(6) 및 리치드루 영역인 N형 분순물 주입부(7)가 같이 형성되어 있다.
그리고 P형, N형 분순물이 각각 확산되어서 베이스영역(8)과 에미터영역(9) 및 콜렉터영역(9')이 형성되어 있으며, 상기한 P형 실리콘기판(1)의 상단에는 산화막(10) 및 질화막(11)이 입혀져 있고, 격리용 산화막(6)의 일부가 N형 에피택시 영역(4)에 이르기까지 식각되어서 베이스 접합영역(12)을 형성하고 있으며, 이렇게 식각된 베이스 접합영역(12)의 하단부에는 쇼트키접합부(14)가 설정되고, 이 쇼트키 접합부(14)에는 알루미늄, 플라타늄 또는 타이타늄이나 탄탈륨등의 금속이 증착되어 있고, 이와같은 금속층을 지닌 베이스 접합영역(12)에 붕소로 도우핑되어 있으며 외부 연결선으로 사용할 수 있도록 되어있는 다결정 실리콘(13)이 채워져서 베이스 접합부를 형성하도록 구성되어 있다.
한편 제2도에 도시되어 있는 본 발명에의한 쇼트키 트랜지스터 장치는 MOS 제조공정에 의한 트랜지스터장치의 제조방법에 본원 출원인이 동일자로 출원하는 NPN형 바이폴라 트랜지스터 장치의 제조공정을 가미한 제조공정을 이용하여 제조한 쇼트키 트랜지스터 장치인데 그 구체적인 구성은 다음과 같다.
P형 실리콘 기판(1)위에 N형 불순물이 주입되어서 우물층을 이루고 있는 N-well층이 형성되어 있고, 상기 기판(1)상에 선택적으로 격리용 산화막(6) 및 리치드루 영역인 N형 불순물 주입부(7)가 형성되어 있으며, P형 및 N형 분순물이 각각 확산되어서 베이스 영역(8)과 에미터영역(9) 및 콜랙터영역(9')이 형성되어 있고 상기 P형 실리콘기판(1)의 상단에는 산화막(10) 및 질화막(11)이 입혀져 있으며, 격리용 산화막(6)의 일부가 N-well층에 이르기까지 식각되어서 베이스 접합영역(12)을 형성하고 있으며, 이렇게 식각된 베이스 접합영역(12)의 하단부에는 쇼트키 접합부(14)가 설정되고 이 쇼트키 접합부(14)에는 알루미늄, 플라타늄 또는 타이타늄이나 탄탈륨등의 금속이 증착되어 있고, 이와같은 금속층을 지닌 베이스 접합영역(12)에 붕소로 도우핑되어 있으며, 외부 연결선으로도 사용할 수 있도록 되어있는 다결정 실리콘(13)이 채워져서 베이스 접합부를 형성하도록 구성되어 있다.
한편, 상기한 본 발명의 구성중에서 격리용 산화막(6)의 일부가 N-well층에 이르기까지 식각되어서 베이스 접합영역(12)을 형성하고 있는 구조는 본 발명의 주요한 특징이기도 하다.
이상과 같은 본 발명에 의한 쇼트키 트랜지스터 장치의 주요동작 특성을 설명하면 다음과 같다.
본 발명에 따른 쇼트키 트랜지스터 장치는 격리용 산화막(6)의 일부가 N형 에피택시 영역(4)이나 또는 N-well층에 이르기까지 식각되어서 형성된 베이스 접합영역(12)의 일부에 형성되어 있으며 그 위에 금속층이 증착되어 있는 쇼트키 접합부(14)로 말미암아 베이스영역(8)과 콜랙터영역(9')사이에 N형 에피택시영역(4)이나 또는 N-well층을 통해 쇼트키 다이오드가 연결되어 있는 구성과같은 형태로 되어있기 때문에 장치자체의 심한 포화상태를 방지하도록 작동될 수 있는 것이다.
그뿐만 아니라, 상기한 쇼트키 접합부(14)는 다수 캐리어를 지니고 있기 때문에 베이스 영역(8)에 소수캐리어가 축적되면 속도특성이 떨어진다는 점을 감안하여 베이스영역(8)에 소수 캐리어가 축적도는 것을 방지하도록 작동하는 것이다.
이상에서 상세히 설명한 바와같이 본 발명에 따른 쇼트키 트랜지스터 장치는 간단한 제조공정으로 제조되면서도 스위칭 동작특성 및 집적도가 뛰어난 것일뿐만 아니라 베이스 접합영역(12)에 채워진 다결정 실리콘(13)을 외부 연결선으로도 사용할 수 있는등의 뛰어나 효과를 지닌 매우 유용한 발명인 것이다.

Claims (2)

  1. P형 실리콘기판(1)상에 P형 및 N형 베리드층(2)(3), N형 에피택시영역(4), P형 불순물 주입부(5), 격리용 산화막(6) 및 N형 분술물 주입부(7), 그리고 P형 및 N형 불순물이 각각 확산되어서 형성된 베이스영역(8)과 에미터영역(9), 콜랙터영역(9') 및 산화막(10)과 질화막(11)이 형성되어 있고 베이스 영역(8)의 상단 일부를 식각한후 금속층을 증착시켜서 형성한 쇼트키 접합부(14')를 가지고 있는 쇼트키 트랜지스터 장치에 있어서, 격리용 산화막(6)의 일부가 N형 에피택시 영역(4)에 이르기까지 식각되어서 형성된 베이스 접합영역(12)의 일부에 금속층이 증착된 쇼트키 접합부(14)가 형성되어 있으며, 상기산 베이스 접합영역(12)에 붕소로 도핑되어 있으며, 외부 연결선으로도 사용할 수 있는 다결정 실리콘(13)이 채워져서 베이스 접합부를 형성하도록 구성한 것을 특징으로 하는 쇼트키 트랜지스터 장치.
  2. 제1항에 있어서, P형 실리콘기판(1)위에 N형 불순물이 주입되어서 N-well층이형성되어 있고, 격리용 산화막(6)의 일부가 상기한 N-well층에 이르기까지 식각되어서 형성된 베이스 접합영역(12)의 일부에 금속층이 증착된 쇼트키 접합부(14)가 형성되어서 구성된 것을 특징으로 하는 쇼트키 트랜지스터 장치.
KR1019860007035A 1984-05-23 1986-08-23 쇼트키 트랜지스터 장치 KR890004421B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59102528A JPH0834564B2 (ja) 1984-05-23 1984-05-23 固体撮像装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR880003432A KR880003432A (ko) 1988-05-17
KR890004421B1 true KR890004421B1 (ko) 1989-11-03

Family

ID=14329812

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019850003499A KR890004221B1 (ko) 1984-05-23 1985-05-22 고체촬상장치 및 그 구동방법
KR1019860007035A KR890004421B1 (ko) 1984-05-23 1986-08-23 쇼트키 트랜지스터 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019850003499A KR890004221B1 (ko) 1984-05-23 1985-05-22 고체촬상장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US4675887A (ko)
JP (1) JPH0834564B2 (ko)
KR (2) KR890004221B1 (ko)
NL (1) NL8501468A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230270A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 固体撮像装置
JPS6362480A (ja) * 1986-09-03 1988-03-18 Toshiba Corp 固体撮像装置
EP0308169B1 (en) * 1987-09-14 1994-12-28 Fujitsu Limited Charge injection circuit
US5040041A (en) * 1988-10-20 1991-08-13 Canon Kabushiki Kaisha Semiconductor device and signal processing device having said device provided therein
DE69118279T2 (de) * 1990-08-09 1996-10-31 Sony Corp CCD mit einem Paar von horizontalen Registern
EP0594411B1 (en) * 1992-10-21 1998-12-16 Sharp Kabushiki Kaisha A solid-stade imaging device and a method for driving the same
US6069658A (en) * 1996-03-25 2000-05-30 Sharp Kabushiki Kaisha Solid-state imaging device and method for driving the same
KR100209758B1 (ko) * 1996-06-26 1999-07-15 구본준 고체 촬상 소자 및 그의 제조 방법
JP3302927B2 (ja) * 1998-07-03 2002-07-15 日本電気株式会社 固体撮像装置及びその駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437328A (en) * 1972-09-25 1976-05-26 Rca Corp Sensors having recycling means
US4178614A (en) * 1978-08-24 1979-12-11 Rca Corporation Readout of a densely packed CCD
JPS5778167A (en) * 1980-11-04 1982-05-15 Toshiba Corp Charge transfer area image sensor
JPS57132482A (en) * 1981-02-09 1982-08-16 Toshiba Corp Charge transfer type image sensor
JPS57202183A (en) * 1981-06-05 1982-12-10 Matsushita Electric Ind Co Ltd Solid-state image pickup device
JPS5813080A (ja) * 1981-07-16 1983-01-25 Matsushita Electric Ind Co Ltd 固体撮像素子
JPS5814682A (ja) * 1981-07-20 1983-01-27 Sony Corp 固体撮像装置
JPS58107670A (ja) * 1981-12-21 1983-06-27 Toshiba Corp 固体撮像装置
JPS58119278A (ja) * 1982-01-08 1983-07-15 Nippon Kogaku Kk <Nikon> 固体撮像装置
JPS58210663A (ja) * 1982-06-01 1983-12-07 Mitsubishi Electric Corp 固体撮像装置
JPS5931056A (ja) * 1982-08-13 1984-02-18 Mitsubishi Electric Corp 固体撮像素子
JPS5968970A (ja) * 1982-10-12 1984-04-19 Mitsubishi Electric Corp 固体撮像素子の駆動方法

Also Published As

Publication number Publication date
KR890004221B1 (ko) 1989-10-27
US4675887A (en) 1987-06-23
NL8501468A (nl) 1985-12-16
KR850008078A (ko) 1985-12-11
JPS60247382A (ja) 1985-12-07
KR880003432A (ko) 1988-05-17
JPH0834564B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
US5587327A (en) Process for preparing a heterojunction bipolar transistor
GB1360130A (en) Semiconductor devices
JPH0548936B2 (ko)
KR890004421B1 (ko) 쇼트키 트랜지스터 장치
EP0078501B1 (en) Transistor-like semiconductor device and method of producing the same
JPH05235014A (ja) 半導体装置
EP0789403B1 (en) Zener zap diode and method of manufacturing the same
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
US5252143A (en) Bipolar transistor structure with reduced collector-to-substrate capacitance
GB2143083A (en) Semiconductor structures
EP0036620B1 (en) Semiconductor device and method for fabricating the same
JPS59169177A (ja) 半導体装置
US4905070A (en) Semiconductor device exhibiting no degradation of low current gain
JP2715622B2 (ja) 集積回路デバイス及びその製造方法
JPS6058633A (ja) 半導体集積回路装置
KR890004423B1 (ko) Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법
EP0481202A1 (en) Transistor structure with reduced collector-to-substrate capacitance
KR890004422B1 (ko) Npn형 바이폴라 트랜지스터 장치 및 그 제조방법
JP3311037B2 (ja) 半導体装置
KR940010913B1 (ko) 고내압 바이폴라 트랜지스터 및 그 제조방법
JP3302742B2 (ja) 横形pnpトランジスタの製造方法
EP0224712A3 (en) Integrated device comprising bipolar and complementary metal oxide semiconductor transistors
JPS6022358A (ja) 半導体集積回路装置
JPS62139355A (ja) 半導体装置
JPH05275633A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001019

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee