JP3138288B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3138288B2 JP3138288B2 JP03166151A JP16615191A JP3138288B2 JP 3138288 B2 JP3138288 B2 JP 3138288B2 JP 03166151 A JP03166151 A JP 03166151A JP 16615191 A JP16615191 A JP 16615191A JP 3138288 B2 JP3138288 B2 JP 3138288B2
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- capacitance diode
- inductance
- diffusion layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れる可変容量ダイオードとインダクタンスを備えた半導
体装置に関するものである。
れる可変容量ダイオードとインダクタンスを備えた半導
体装置に関するものである。
【0002】
【従来の技術】可変容量ダイオードには、階段接合また
は超階段接合のPN接合に逆バイアスをかけたPN接合
構造のものと、拡散層の上にシリコン酸化膜やシリコン
窒化膜などの絶縁膜を形成し、該絶縁膜上にメタルを配
するMIS構造のものがある。図3は一般に用いられて
いる半導体装置の可変容量ダイオードとインダクタンス
を示す等価回路である。この図において、Lはインダク
タンス、Cは可変容量ダイオード、10,11,12は
それぞれ端子である。
は超階段接合のPN接合に逆バイアスをかけたPN接合
構造のものと、拡散層の上にシリコン酸化膜やシリコン
窒化膜などの絶縁膜を形成し、該絶縁膜上にメタルを配
するMIS構造のものがある。図3は一般に用いられて
いる半導体装置の可変容量ダイオードとインダクタンス
を示す等価回路である。この図において、Lはインダク
タンス、Cは可変容量ダイオード、10,11,12は
それぞれ端子である。
【0003】図4は、図3の等価回路を半導体基板上に
実現した可変容量ダイオードがPN接合の場合の従来例
の構造を示すもので、図(a)は平面図であり、図
(b)は図(a)に図示した矢印方向より見た断面図で
ある。図において、1は第1の拡散層、2は第2の拡散
層、3は第1のメタル、4はコンタクトホール、6は半
導体基板、7は第2のメタル、9は絶縁層である。
実現した可変容量ダイオードがPN接合の場合の従来例
の構造を示すもので、図(a)は平面図であり、図
(b)は図(a)に図示した矢印方向より見た断面図で
ある。図において、1は第1の拡散層、2は第2の拡散
層、3は第1のメタル、4はコンタクトホール、6は半
導体基板、7は第2のメタル、9は絶縁層である。
【0004】第1の拡散層1と第2の拡散層2が形成す
るPN接合からなる可変容量ダイオードと、この可変容
量ダイオードとは別に第1のメタル3で渦巻き状に形成
したインダクタンスを絶縁層9にあけたコンタクトホー
ル4を通して第1の拡散層1に接続したものである。
るPN接合からなる可変容量ダイオードと、この可変容
量ダイオードとは別に第1のメタル3で渦巻き状に形成
したインダクタンスを絶縁層9にあけたコンタクトホー
ル4を通して第1の拡散層1に接続したものである。
【0005】
【発明が解決しようとする課題】従来のこの種の半導体
装置では、半導体基板上で可変容量ダイオードとインダ
クタンスがそれぞれ独自の領域を専有していて、これら
が占める面積が大きくなり、高集積化が妨げられている
という問題があった。本発明は上記の問題に鑑みてなさ
れたもので、半導体基板上で可変容量ダイオードとイン
ダクタンスの占めるトータルな面積を小さくすることを
目的とする。
装置では、半導体基板上で可変容量ダイオードとインダ
クタンスがそれぞれ独自の領域を専有していて、これら
が占める面積が大きくなり、高集積化が妨げられている
という問題があった。本発明は上記の問題に鑑みてなさ
れたもので、半導体基板上で可変容量ダイオードとイン
ダクタンスの占めるトータルな面積を小さくすることを
目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、可変容量ダイオードがPN
接合の場合は、第1の拡散層でインダクタンスを形成
し、該第1の拡散層と第2の拡散層に逆バイアスをかけ
ることによって可変容量ダイオードを形成するものであ
る。または、可変容量ダイオードがMIS構造の場合は
第1のメタルでインダクタンスを形成し、該第1のメタ
ルと第1の拡散層との間に拡散層がN型の場合は半導体
側をプラスにP型の場合は半導体側がマイナスになるよ
うにバイアスをかけることによって可変容量ダイオード
を形成するものである。
め、本発明の半導体装置は、可変容量ダイオードがPN
接合の場合は、第1の拡散層でインダクタンスを形成
し、該第1の拡散層と第2の拡散層に逆バイアスをかけ
ることによって可変容量ダイオードを形成するものであ
る。または、可変容量ダイオードがMIS構造の場合は
第1のメタルでインダクタンスを形成し、該第1のメタ
ルと第1の拡散層との間に拡散層がN型の場合は半導体
側をプラスにP型の場合は半導体側がマイナスになるよ
うにバイアスをかけることによって可変容量ダイオード
を形成するものである。
【0007】
【作用】上記のような構成にすると、可変容量ダイオー
ドの領域にインダクタンスが重なるので、可変容量ダイ
オードとインダクタンスの占める面積が小さくなる。
ドの領域にインダクタンスが重なるので、可変容量ダイ
オードとインダクタンスの占める面積が小さくなる。
【0008】
【実施例】図1、図2にそれぞれ本発明の実施例を示
す。図1は可変容量ダイオードがPN接合構造の場合の
例を、図2は可変容量ダイオードがMIS構造の場合の
例を、図(a)はそれぞれ平面図であり、図(b)はそ
れぞれ図(a)に図示した矢印方向より見た断面図であ
る。図において各符号は図3、図4と同一の符号は同一
または相当するものを示し、5は絶縁膜、8は絶縁層で
ある。
す。図1は可変容量ダイオードがPN接合構造の場合の
例を、図2は可変容量ダイオードがMIS構造の場合の
例を、図(a)はそれぞれ平面図であり、図(b)はそ
れぞれ図(a)に図示した矢印方向より見た断面図であ
る。図において各符号は図3、図4と同一の符号は同一
または相当するものを示し、5は絶縁膜、8は絶縁層で
ある。
【0009】図1は、第1の拡散層1を渦巻き状に形成
してインダクタンスを形成し、この第1の拡散層1と第
2の拡散層2を階段接合または超階段接合になる1個の
可変容量ダイオードとなるように形成したものである。
図2は、第1の拡散層1の上に1000Å以下の絶縁膜
5を形成し、その上に第1のメタル3によって渦巻き状
のインダクタンスを形成することでMIS構造の可変容
量ダイオードを形成したものである。8は第1のメタル
3の各パターン間を埋める絶縁層である。上記実施例
は、従来の可変容量ダイオードとインダクタンスを別々
に形成し、これらをメタルにより接続するものより、可
変容量ダイオードとインダクタンスとが占める面積が小
さくなる。
してインダクタンスを形成し、この第1の拡散層1と第
2の拡散層2を階段接合または超階段接合になる1個の
可変容量ダイオードとなるように形成したものである。
図2は、第1の拡散層1の上に1000Å以下の絶縁膜
5を形成し、その上に第1のメタル3によって渦巻き状
のインダクタンスを形成することでMIS構造の可変容
量ダイオードを形成したものである。8は第1のメタル
3の各パターン間を埋める絶縁層である。上記実施例
は、従来の可変容量ダイオードとインダクタンスを別々
に形成し、これらをメタルにより接続するものより、可
変容量ダイオードとインダクタンスとが占める面積が小
さくなる。
【0010】今回はインダクタンスの形成のみについて
述べたが抵抗RをインダクタンスLに直列に接続して回
路を形成するLCR回路として使用する場合には、前述
したインダクタンスと同様にインダクタンスを形成する
拡散層に抵抗性をもたせることにより、LCR回路を形
成することができる。
述べたが抵抗RをインダクタンスLに直列に接続して回
路を形成するLCR回路として使用する場合には、前述
したインダクタンスと同様にインダクタンスを形成する
拡散層に抵抗性をもたせることにより、LCR回路を形
成することができる。
【0011】
【発明の効果】以上説明したように、本発明によれば半
導体基板上で可変容量ダイオードとインダクタンスが占
めるトータルの面積が小さくなり、半導体装置を高集積
化することができるという効果がある。
導体基板上で可変容量ダイオードとインダクタンスが占
めるトータルの面積が小さくなり、半導体装置を高集積
化することができるという効果がある。
【図1】本発明の一実施例を説明するための図であり、
図(a)は平面図、図(b)はその断面図である。
図(a)は平面図、図(b)はその断面図である。
【図2】本発明の一実施例を説明するための図であり、
図(a)は平面図、図(b)はその断面図である。
図(a)は平面図、図(b)はその断面図である。
【図3】一般に用いられている半導体装置の可変容量ダ
イオードとインダクタンスを示す等価回路である。
イオードとインダクタンスを示す等価回路である。
【図4】従来の一実施例を説明するための図であり、図
(a)は平面図、図(b)はその断面図である。
(a)は平面図、図(b)はその断面図である。
1 第1の拡散層 2 第2の拡散層 3 第1のメタル 4 コンタクトホール 5 絶縁膜 6 半導体基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/93 H01L 21/822 H01L 27/04 H01L 29/94
Claims (2)
- 【請求項1】 半導体基板上に、可変容量ダイオードと
インダクタンスを備えた半導体装置において、可変容量
ダイオードがPN接合構造である場合、第1の拡散層で
インダクタンスを形成し、該第1の拡散層と第2の拡散
層によって可変容量ダイオードを形成したことを特徴と
する半導体装置。 - 【請求項2】 半導体基板上に、可変容量ダイオードと
インダクタンスを備えた半導体装置において、可変容量
ダイオードがMIS構造の場合、第1のメタルでインダ
クタンスを形成し、該第1のメタルと第1の拡散層によ
って可変容量ダイオードを形成したことを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03166151A JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03166151A JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05291595A JPH05291595A (ja) | 1993-11-05 |
JP3138288B2 true JP3138288B2 (ja) | 2001-02-26 |
Family
ID=15826011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03166151A Expired - Fee Related JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3138288B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4391263B2 (ja) * | 2004-02-20 | 2009-12-24 | Okiセミコンダクタ株式会社 | 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路 |
-
1991
- 1991-06-12 JP JP03166151A patent/JP3138288B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05291595A (ja) | 1993-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2826149B2 (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
JP2991489B2 (ja) | 半導体装置 | |
US3590479A (en) | Method for making ambient atmosphere isolated semiconductor devices | |
KR920003438B1 (ko) | 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드 | |
US3706128A (en) | Surface barrier diode having a hypersensitive n region forming a hypersensitive voltage variable capacitor | |
US4949150A (en) | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers | |
JP3138288B2 (ja) | 半導体装置 | |
EP0243034B1 (en) | Programmable bonding pad | |
JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
JP2579989B2 (ja) | 静電破壊保護装置 | |
JPH0815206B2 (ja) | 半導体記憶装置 | |
JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
JPH07135296A (ja) | 半導体集積回路装置 | |
JP3010911B2 (ja) | 半導体装置 | |
JP2507066B2 (ja) | 電荷転送素子およびその製造方法 | |
JP2642000B2 (ja) | Mos集積回路装置 | |
JP2869978B2 (ja) | 半導体装置 | |
JPS63184358A (ja) | 半導体集積回路 | |
JP3118302B2 (ja) | アナログスイッチ | |
JPH02246369A (ja) | 半導体装置 | |
JPH05235379A (ja) | 保護用ダイオード素子 | |
JP3286109B2 (ja) | 半導体装置とその製造方法 | |
KR0183046B1 (ko) | 게이트전극 및 그 제조방법 | |
EP0471376A2 (en) | Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |