JPH05291595A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05291595A JPH05291595A JP3166151A JP16615191A JPH05291595A JP H05291595 A JPH05291595 A JP H05291595A JP 3166151 A JP3166151 A JP 3166151A JP 16615191 A JP16615191 A JP 16615191A JP H05291595 A JPH05291595 A JP H05291595A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- variable capacitance
- capacitance diode
- diffusion layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体基板上に形成される可変容量ダイオー
ドとインダクタンスとが占めるトータルの面積を小さく
することを目的とする。 【構成】 可変容量ダイオードがＰＮ接合の場合は第１
の拡散層１でインダクタンスを形成し、該第１のインダ
クタンスと第２の拡散層２によって可変容量ダイオード
を形成するものである。または、可変容量ダイオードが
ＭＩＳ構造の場合は第１のメタル３でインダクタンスを
形成し、該第１のメタル３と第１の拡散層１によって可
変容量ダイオードを形成するものである。
ドとインダクタンスとが占めるトータルの面積を小さく
することを目的とする。 【構成】 可変容量ダイオードがＰＮ接合の場合は第１
の拡散層１でインダクタンスを形成し、該第１のインダ
クタンスと第２の拡散層２によって可変容量ダイオード
を形成するものである。または、可変容量ダイオードが
ＭＩＳ構造の場合は第１のメタル３でインダクタンスを
形成し、該第１のメタル３と第１の拡散層１によって可
変容量ダイオードを形成するものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上に形成さ
れる可変容量ダイオードとインダクタンスを備えた半導
体装置に関するものである。
れる可変容量ダイオードとインダクタンスを備えた半導
体装置に関するものである。
【０００２】
【従来の技術】可変容量ダイオードには、階段接合また
は超階段接合のＰＮ接合に逆バイアスをかけたＰＮ接合
構造のものと、拡散層の上にシリコン酸化膜やシリコン
窒化膜などの絶縁膜を形成し、該絶縁膜上にメタルを配
するＭＩＳ構造のものがある。図３は一般に用いられて
いる半導体装置の可変容量ダイオードとインダクタンス
を示す等価回路である。この図において、Ｌはインダク
タンス、Ｃは可変容量ダイオード、１０，１１，１２は
それぞれ端子である。
は超階段接合のＰＮ接合に逆バイアスをかけたＰＮ接合
構造のものと、拡散層の上にシリコン酸化膜やシリコン
窒化膜などの絶縁膜を形成し、該絶縁膜上にメタルを配
するＭＩＳ構造のものがある。図３は一般に用いられて
いる半導体装置の可変容量ダイオードとインダクタンス
を示す等価回路である。この図において、Ｌはインダク
タンス、Ｃは可変容量ダイオード、１０，１１，１２は
それぞれ端子である。
【０００３】図４は、図３の等価回路を半導体基板上に
実現した可変容量ダイオードがＰＮ接合の場合の従来例
の構造を示すもので、図（ａ）は平面図であり、図
（ｂ）は図（ａ）に図示した矢印方向より見た断面図で
ある。図において、１は第１の拡散層、２は第２の拡散
層、３は第１のメタル、４はコンタクトホール、６は半
導体基板、７は第２のメタル、９は絶縁層である。
実現した可変容量ダイオードがＰＮ接合の場合の従来例
の構造を示すもので、図（ａ）は平面図であり、図
（ｂ）は図（ａ）に図示した矢印方向より見た断面図で
ある。図において、１は第１の拡散層、２は第２の拡散
層、３は第１のメタル、４はコンタクトホール、６は半
導体基板、７は第２のメタル、９は絶縁層である。
【０００４】第１の拡散層１と第２の拡散層２が形成す
るＰＮ接合からなる可変容量ダイオードと、この可変容
量ダイオードとは別に第１のメタル３で渦巻き状に形成
したインダクタンスを絶縁層９にあけたコンタクトホー
ル４を通して第１の拡散層１に接続したものである。
るＰＮ接合からなる可変容量ダイオードと、この可変容
量ダイオードとは別に第１のメタル３で渦巻き状に形成
したインダクタンスを絶縁層９にあけたコンタクトホー
ル４を通して第１の拡散層１に接続したものである。
【０００５】
【発明が解決しようとする課題】従来のこの種の半導体
装置では、半導体基板上で可変容量ダイオードとインダ
クタンスがそれぞれ独自の領域を専有していて、これら
が占める面積が大きくなり、高集積化が妨げられている
という問題があった。本発明は上記の問題に鑑みてなさ
れたもので、半導体基板上で可変容量ダイオードとイン
ダクタンスの占めるトータルな面積を小さくすることを
目的とする。
装置では、半導体基板上で可変容量ダイオードとインダ
クタンスがそれぞれ独自の領域を専有していて、これら
が占める面積が大きくなり、高集積化が妨げられている
という問題があった。本発明は上記の問題に鑑みてなさ
れたもので、半導体基板上で可変容量ダイオードとイン
ダクタンスの占めるトータルな面積を小さくすることを
目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、可変容量ダイオードがＰＮ
接合の場合は、第１の拡散層でインダクタンスを形成
し、該第１の拡散層と第２の拡散層に逆バイアスをかけ
ることによって可変容量ダイオードを形成するものであ
る。または、可変容量ダイオードがＭＩＳ構造の場合は
第１のメタルでインダクタンスを形成し、該第１のメタ
ルと第１の拡散層との間に拡散層がＮ型の場合は半導体
側をプラスにＰ型の場合は半導体側がマイナスになるよ
うにバイアスをかけることによって可変容量ダイオード
を形成するものである。
め、本発明の半導体装置は、可変容量ダイオードがＰＮ
接合の場合は、第１の拡散層でインダクタンスを形成
し、該第１の拡散層と第２の拡散層に逆バイアスをかけ
ることによって可変容量ダイオードを形成するものであ
る。または、可変容量ダイオードがＭＩＳ構造の場合は
第１のメタルでインダクタンスを形成し、該第１のメタ
ルと第１の拡散層との間に拡散層がＮ型の場合は半導体
側をプラスにＰ型の場合は半導体側がマイナスになるよ
うにバイアスをかけることによって可変容量ダイオード
を形成するものである。
【０００７】
【作用】上記のような構成にすると、可変容量ダイオー
ドの領域にインダクタンスが重なるので、可変容量ダイ
オードとインダクタンスの占める面積が小さくなる。
ドの領域にインダクタンスが重なるので、可変容量ダイ
オードとインダクタンスの占める面積が小さくなる。
【０００８】
【実施例】図１、図２にそれぞれ本発明の実施例を示
す。図１は可変容量ダイオードがＰＮ接合構造の場合の
例を、図２は可変容量ダイオードがＭＩＳ構造の場合の
例を、図（ａ）はそれぞれ平面図であり、図（ｂ）はそ
れぞれ図（ａ）に図示した矢印方向より見た断面図であ
る。図において各符号は図３、図４と同一の符号は同一
または相当するものを示し、５は絶縁膜、８は絶縁層で
ある。
す。図１は可変容量ダイオードがＰＮ接合構造の場合の
例を、図２は可変容量ダイオードがＭＩＳ構造の場合の
例を、図（ａ）はそれぞれ平面図であり、図（ｂ）はそ
れぞれ図（ａ）に図示した矢印方向より見た断面図であ
る。図において各符号は図３、図４と同一の符号は同一
または相当するものを示し、５は絶縁膜、８は絶縁層で
ある。
【０００９】図１は、第１の拡散層１を渦巻き状に形成
してインダクタンスを形成し、この第１の拡散層１と第
２の拡散層２を階段接合または超階段接合になる１個の
可変容量ダイオードとなるように形成したものである。
図２は、第１の拡散層１の上に１０００Å以下の絶縁膜
５を形成し、その上に第１のメタル３によって渦巻き状
のインダクタンスを形成することでＭＩＳ構造の可変容
量ダイオードを形成したものである。８は第１のメタル
３の各パターン間を埋める絶縁層である。上記実施例
は、従来の可変容量ダイオードとインダクタンスを別々
に形成し、これらをメタルにより接続するものより、可
変容量ダイオードとインダクタンスとが占める面積が小
さくなる。
してインダクタンスを形成し、この第１の拡散層１と第
２の拡散層２を階段接合または超階段接合になる１個の
可変容量ダイオードとなるように形成したものである。
図２は、第１の拡散層１の上に１０００Å以下の絶縁膜
５を形成し、その上に第１のメタル３によって渦巻き状
のインダクタンスを形成することでＭＩＳ構造の可変容
量ダイオードを形成したものである。８は第１のメタル
３の各パターン間を埋める絶縁層である。上記実施例
は、従来の可変容量ダイオードとインダクタンスを別々
に形成し、これらをメタルにより接続するものより、可
変容量ダイオードとインダクタンスとが占める面積が小
さくなる。
【００１０】今回はインダクタンスの形成のみについて
述べたが抵抗ＲをインダクタンスＬに直列に接続して回
路を形成するＬＣＲ回路として使用する場合には、前述
したインダクタンスと同様にインダクタンスを形成する
拡散層に抵抗性をもたせることにより、ＬＣＲ回路を形
成することができる。
述べたが抵抗ＲをインダクタンスＬに直列に接続して回
路を形成するＬＣＲ回路として使用する場合には、前述
したインダクタンスと同様にインダクタンスを形成する
拡散層に抵抗性をもたせることにより、ＬＣＲ回路を形
成することができる。
【００１１】
【発明の効果】以上説明したように、本発明によれば半
導体基板上で可変容量ダイオードとインダクタンスが占
めるトータルの面積が小さくなり、半導体装置を高集積
化することができるという効果がある。
導体基板上で可変容量ダイオードとインダクタンスが占
めるトータルの面積が小さくなり、半導体装置を高集積
化することができるという効果がある。
【図１】本発明の一実施例を説明するための図であり、
図（ａ）は平面図、図（ｂ）はその断面図である。
図（ａ）は平面図、図（ｂ）はその断面図である。
【図２】本発明の一実施例を説明するための図であり、
図（ａ）は平面図、図（ｂ）はその断面図である。
図（ａ）は平面図、図（ｂ）はその断面図である。
【図３】一般に用いられている半導体装置の可変容量ダ
イオードとインダクタンスを示す等価回路である。
イオードとインダクタンスを示す等価回路である。
【図４】従来の一実施例を説明するための図であり、図
（ａ）は平面図、図（ｂ）はその断面図である。
（ａ）は平面図、図（ｂ）はその断面図である。
１ 第１の拡散層 ２ 第２の拡散層 ３ 第１のメタル ４ コンタクトホール ５ 絶縁膜 ６ 半導体基板
Claims (2)
- 【請求項１】 半導体基板上に、可変容量ダイオードと
インダクタンスを備えた半導体装置において、可変容量
ダイオードがＰＮ接合構造である場合、第１の拡散層で
インダクタンスを形成し、該第１の拡散層と第２の拡散
層によって可変容量ダイオードを形成したことを特徴と
する半導体装置。 - 【請求項２】 半導体基板上に、可変容量ダイオードと
インダクタンスを備えた半導体装置において、可変容量
ダイオードがＭＩＳ構造の場合、第１のメタルでインダ
クタンスを形成し、該第１のメタルと第１の拡散層によ
って可変容量ダイオードを形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03166151A JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03166151A JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291595A true JPH05291595A (ja) | 1993-11-05 |
| JP3138288B2 JP3138288B2 (ja) | 2001-02-26 |
Family
ID=15826011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03166151A Expired - Fee Related JP3138288B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138288B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248480B2 (en) * | 2004-02-20 | 2007-07-24 | Oki Electric Industry Co., Ltd. | Semiconductor element, manufacturing method thereof, and high frequency integrated circuit using the semiconductor element |
-
1991
- 1991-06-12 JP JP03166151A patent/JP3138288B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248480B2 (en) * | 2004-02-20 | 2007-07-24 | Oki Electric Industry Co., Ltd. | Semiconductor element, manufacturing method thereof, and high frequency integrated circuit using the semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3138288B2 (ja) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949150A (en) | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers | |
| US3761786A (en) | Semiconductor device having resistors constituted by an epitaxial layer | |
| EP0243034B1 (en) | Programmable bonding pad | |
| JPH05291595A (ja) | 半導体装置 | |
| US5177584A (en) | Semiconductor integrated circuit device having bipolar memory, and method of manufacturing the same | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| US6544830B2 (en) | Method of manufacturing a semiconductor device with multiple emitter contact plugs | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP3074754B2 (ja) | 半導体装置の製造方法 | |
| KR100192323B1 (ko) | 입력회로의 구조 및 제조방법 | |
| KR0183046B1 (ko) | 게이트전극 및 그 제조방법 | |
| EP0471376A2 (en) | Electrode structure of monolithically-formed heavy-current element and small signal element and method of manufacturing the same | |
| JPH03502988A (ja) | バーチカルトランジスタを有する集積回路 | |
| JPH04112564A (ja) | 半導体装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPS6370552A (ja) | 半導体集積回路装置 | |
| JPH01114064A (ja) | 集積回路 | |
| JPH06350027A (ja) | 半導体装置 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS60110153A (ja) | Ｍｏｓ集積回路装置 | |
| JPS63115369A (ja) | 半導体記憶装置 | |
| JPS5827670B2 (ja) | 半導体記憶装置 | |
| JPH05347356A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |