JPH03502988A - バーチカルトランジスタを有する集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 バーチカルトランジスタを有する集積回路本発明は、第１導電型のコレクタ領域 と、このコレクタ領域の少なくとも一部の上に配置された第２導電型のベース領 域と、エミッタ領域とを有するバーチカルトランジスタを有する集積回路が形成 された半導体本体を具える半導体装置であって、前記のエミッタ領域は半導体本 体の主表面に隣接するベース領域の一部内に設けられた第１導電型の少なくとも １つの領域を有している当該半導体装置に関するものである。

既知のバイポーラトランジスタでは、コレクターベース接合を逆方向にバイアス した際のエミッタ電流１！とベース電流■８との比として定義される逆モード電 流増幅率β１は通常それほど大きくない。

しかし、ある適用分野では、例えば数十の大きな逆モード電流増幅率β１を有す るトランジスタを得ることが望まれている。

この場合、トランジスタのコレクターベース飽和電圧ＶＣ！ｓｍｌを改善したり 、トランジスタを逆モードで用いる場合にマルチコレクタトランジスタを実現し たりすることができる。

本発明の目的は、上述したバーチカルトランジスタを有する集積回路を具える半 導体装置を提供せんとするにある。

本発明は、ベースの全厚さがこのベースの領域における少数電荷キャリアの拡散 長りも薄いかこの拡散長に等しい場合には、電荷キャリアの注入現象は通常の理 論によって認められている規則とは全く異なる規則に従っているという認識を基 になしたものである。

本発明は、第１導電型のコレクタ領域と、このコレクタ領域の少なくとも一部の 上に配置された第２導電型のベース領域と、エミッタ領域とを有するバーチカル トランジスタを有する集積回路が形成された半導体本体を具える半導体装置であ って、前記のエミッタ領域は半導体本体の主表面に隣接するベース領域の一部内 に設けられた第１導電型の少なくとも１つの領域を有している当該半導体装置に おいて、前記のベース領域の全厚さがこの領域内の少数電荷キャリアの拡散長よ りも薄いか或いはこの拡散長に等しく、このベース領域はエミッタ領域の前記の 少なくとも１つの領域に隣接する少なくとも１つのベース接点区域を有する少な くとも１つのベース接点領域を有し、このベース接点領域は窓を有する分離層に よって被覆され、この窓を経て前記の接点領域に接点が設けられ、前記のベース 接点領域の表面積と前記の窓の表面積との比が少なくとも１０に等しく、前記の ベース接点領域はエミッタ領域（ＩＺの全表面積の５倍よりも小さな表面積を有 していることを特徴とする。

上述した寸法の比により実際に実用性のある増幅率を得ることができる。特に、 逆説的に、前記の接点領域と接触する接点の面積が小さくなるにつれて比例的に 接点がより著しく増幅率を改善する。

本発明の一実施例によれば、前記のベース接点区域を、エミッタ領域を構成する １つの領域により囲む。

本発明の他の実施例によれば、前記のベース接点領域の少なくとも一つの表面を 挟む少なくとも２つの領域をエミッタ領域が有するようにする。

本発明の更に他の有利な実施例によれば、エミッタ領域が少なくとも２対の領域 を有し、多対の２つの領域が前記のベース接点領域の表面を挟むようにする。

好適な実施例よれば、ベース領域が複数個の分岐を有し、各分岐がエミッタ領域 の１つの領域を有し、ベース接点区域がこれら分岐に対する中心領域に配置され ているようにする。

本発明は図面に関する非限定的な例の以下の説明により一層明瞭に理解されつる であろう。

第１ａ及びＩｂ図は、本発明の第１実施例を示すそれぞれ平面図及び断面図であ り、 第２ａ及び２ｂ図は、本発明の第２実施例を示すそれぞれ平面図及び断面図であ り、 第３ａ及び３ｂ図は、本発明の好適実施例を示し、第４図は本発明の第３実施例 を示す。

第１ａ及びＩｂ図によれば、本発明の集積回路はｐ型基板１を有し、この基板上 にバーチカルトランジスタのコレクタを形成する埋込みｎ＋層５とｐ型ベース領 域２とが順次に設けられている。埋込層５とベース領域２とはエピタキシアル成 長により基板ｌ上に形成しつる。

深い酸化物より成る層３が一方ではバーチカルトランジスタに対する第１の島４ と、集積回路の主表面上のコレクタ接点用のｎ＋の第２の島６とを制限している 。深い酸化物より成る層３はエピタキシアル層２よりもわずかに深くなっている 。

ベース領域２内には２つのｎ型エミッタ領域１２が拡散されており、これらエミ ッタ領域は互いに且つトランジスタのエミッタから分離されている。

２つの領域１２間に位置するベース領域２の領域１５はベース接点に供せられる 。エミッタ領域（急の下側のベース領域（２）の部分は能動ベースを構成する。

集積回路の表面全体上に形成される分離層１０、例えば薄肉酸化物層は窓を有し 、これら窓を通る導電層１４．１１．１３によりエミッタ領域１２、ベース領域 ２及びコレクタ領域６に接点が形成されている。

ベース領域２は、この場合エピタキシアル層の厚さにほぼ一致するこのベース領 域の全厚さＡがこれら領域における少数電荷キャリアの拡散長よりも短く或いは この拡散長に等しくなるようにしである。

この場合、縦方向の注入現象を通常の理論とは全く異なるように形成しうるとい うことを認識しえた。

逆の動作モードでは、コレクターベース接合が順方向バイアスされ、エミッター ベース接合が逆方向バイアスされるか或いは零電圧となる。逆モード電流増幅率 β１はエミッタ電流ＩＫとベース電流ＩＢとの比である。

それぞれエミッタを形成する２つの領域１２の各々は幅Ｈ８、長さＬ２及び表面 面積れををする。

ベース領域２は領域１５で集積回路の主表面に隣接しており、この主表面のうち ベース窓の下側にある部分の表面積をＳＭとし、分離層ＩＯの下側に位置する他 の部分の表面積をＳｘとする。

この領域１５はベース接点領域を構成する。

エミッタ電流の値は以下の式で表される。

ここにｅ　＝ｅｘｐである。

ベース接点区域の下側（金属の下側）に注入される電流ルベースを被覆する酸化 物の下側に注入される電流ｌｘは値１丁 を有する。

基板へ流れる電流ｌ５ＩＪＢは値 を有する。Ｊｏｙ　ＪＭ、　ＪＸ及びＪ、はそれぞれ、エミッタ中、金属層の下 側でベース領域中、酸化物層の下側でベース領域中及び基板中に注入される電流 密度を表わす。

埋込層５中での再結合電流は無視する。

上記の電流密度の一例は以下の通りである。

Ｊｏ　＝５０Ｌ　１０−”Ａ／μｍ” ＪＭ　＝　５０　・１０−”Ａ／μｍ”Ｊｘ　＝１．３・１０−”Ａ／μｍ２ Ｊ、　＝３．５　・１０−”Ａ／、ｃｚｍ２ＢＣ ＩＢ　　　ＳＸ　ＪＸ＋ＳＭ　ＪＭ　＋　（２３Ｅ＋　５ｘ）Ｊｓとして表わす ことができる。ここにＩＢ　＝ＩＸ　＋ｒＭ＋ｌ、υＢである。この式から明ら かなように、β１を大きな値にするためには、表面積軸をできるだけ小さくする 必要がある。その理由は、分母の優勢項はＪＭＯ項である為である。更にＳｘを ＳＲに比べて小さくする必要もある。

逆モード電流増幅率の逆数ｌ／β１は Ｉ　　　　５Ｘ（ＪＸ＋ＪＳ）　＋３Ｍ　ＪＭ　＋　２ＳＥ　ＪＳＩ　　　　Ｓ ｘ　　（Ｊｘ＋Ｊｓ）　　　ＳＭ　　ＪＭ　　　Ｊｌｌ−一□舎　　　　　　　 ＋□豐−十□ βｒ　　　２ＳＥ　　　ＪＯ２ＳＥＪＯＪＯとして表わすことができ、前述した Ｊｓ＝　　Ｊｘ、　　Ｊｗ及びＪｏの数値を代入すると、 となる。

ある。比Ｓｘ／ＳＩ！は、逆モード電流増幅率β１を十分大きく選択するために 、小さく選択する必要もある。

従って、ベース接点領域１５はエミッタの全面積（上述の例では２３Ｅ）のほぼ ５倍よりも小さくする必要がある。

ＨＥ　＝エミッタ領域の幅 Ｌｘ　＝エミッタ領域の長さ Ｈｚ　＝ベース接点を形成しうる幅 Ｌｘ＝ベース接点を形成しうる長さ であると仮定する。

また、Ｓｘ　＝Ｈｘ　ＬＸ　（ＳＭ　＜＜Ｓｘの場合）と仮定し、Ｈｚは製造方 法に許容された最小値、例えば１４μｍであると仮定する。更に、ＬＥ　ｚ　Ｌ ｘ　＝２５μｍであり、Ｓ、　＝１０．ｃｚｍ”であると仮定する。この場合次 式が得られる。

βｒ　　　１００　　　８Ｅ 従って、ＨＥの関数としてのβ１の変化は以下の通りとなる。

上述した例では、エミツタ幅Ｈ２を１０μｍに等しくすることにより逆モード電 流増幅率β１が５０を越えるのを保証する。

ＨＥ＝ＩＯμｍ及びＬｍ　ｚ’ｔ、ｘの場合、Ｌ８の影響を考慮すると、 から が得られる。

エミッタ領域の長さＬＥがβ１に及ぼす影響はエミッタ領域の幅がβ１に及ぼす 影響りも著しく小さい。この点から明らかなように、エミッタの極めて好適な形 状は細長状形状である。

このことは、Ｌｇが増大するとＳｘも増大するために論理的なことである。この 場合、表面積の比が優勢となる。従って、β１に対する最良の結果は、ＳＭ　、 　ＬＥ及びＬｘが製造方法に許容されている最小値を有し、ＨＥが実際に達成し つる可能な最大値を有する場合に得られ、このことは１つ或いは数個の方向で細 長状となったエミッタを有するトランジスタの形状に対応する。第３ａ及び３ｂ 図は、破線によって示した金属化細条によって相互接続された４つの領域１２を 有するエミッタを具える４分岐の交差の形態の構造を示している。

他の好適な形態は、エミッタがそれ自体で閉路を成しているベルトの形態をして おり、このエミッタにより、製造方法で許容された最小の側辺、例えば ＳＭ　＝　１０　μｍ” Ｓｘ　＝１２０　μｍ２ ＨＥ＝１０μｍ を有するベースを完全に囲んでいる第２ａ及び２ｂ図に示す場合に対応し、この 場合 この場合、エミッタの表面積は 値 Ｓｔ、　＝　４　　Ｌ’　Ｅ　Ｈ１！　＋４８Ｅ”　＝８４０　μｍ”を有する 。また、 ｌ　　　　Ｓｘ　ＪＸ　＋３Ｍ　ＪＭ　＋　（ＳＥ＋　ＳＸ　＋３Ｍ）　Ｊｓで あり、これは Ｊｓ　　　　Ｊｘ　　＋Ｊｓ　　ＳＸ　　　　ＪＭ　　　　３Ｍ２□十　　　　 　　　昏□＋　□・　□Ｊｏ　　　　　ＪＯＳＥ　　　　ＪＯＳＥとなる。ＪＳ 、　ＪＭ及びＪ。を前述した例の値にすると、上記の式からβ１の値は約１０６ となる。

従って本例の構造によっても大きな逆モード電流増幅率が得られる。

更に、この構造のベース抵抗値は低く、同じ増幅率でベース接合容量が低くなる 為、この構造が特に有利なものとなる。

第４図に示す変形例は、１つのエミッタ領域、ベース領域、２つのエミッタ領域 、ベース領域・・・を順次に有する並列配置の複数の上述した構造を具えている 。逆モード電流増幅率が低くなる他の形態のものは１つのエミッタ領域と１つの ベース領域とを交互に配置したものより成る。

本発明は上述した又図示した実施例に限定されるもではない。

特に、ｎｐｎ　トランジスタにつき説明したが本発明はｐｎｐ　トランジスタに 対しても用いうるちのである。

国際調査報告 国際調査報告 ＮＬ　８９０００９８ Ｓ＾　　　３３３６３

Claims (5)

【特許請求の範囲】
1. １．第１導電型のコレクタ領域と、このコレクタ領域の少なくとも一部の上に配 置された第２導電型のベース領域と、エミッタ領域とを有するバーチカルトラン ジスタを有する集積回路が形成された半導体本体を具える半導体装置であって、 前記のエミッタ領域は半導体本体の主表面に隣接するベース領域の一部内に設け られた第１導電型の少なくとも１つの領域を有している当該半導体装置において 、前記のベース領域（２，１５）の全厚さがこの領域内の少数電荷キャリアの拡 散長よりも薄いか或いはこの拡散長に等しく、このベース領域（２）はエミッタ 領域の前記の少なくとも１つの領域に隣接する少なくとも１つのベース接点区域 を有する少なくとも１つのベース接点領域（１５）を有し、このベース接点領域 は窓（１０′）を有する分離層（１０）によって被覆され、この窓を経て前記の 接点区域に接点（１１）が設けられ、前記のベース接点領域（１５）の表面積と 前記の窓（１０′）の表面積との比が少なくとも１０に等しく、前記のベース接 点領域（１５）はエミッタ領域（１２）の全表面積の５倍よりも小さな表面積を 有していることを特徴とする半導体装置。
2. ２．請求項１に記載の半導体装置において、前記のベース接点領域は、エミッタ 領域を構成する１つの領域（１２）によって囲まれた接点区域を有していること を特徴とする半導体装置。
3. ３．請求項１に記載の半導体装置において、前記のエミッタ領域（１２）は前記 のベース接点領域（１５）の少なくとも１つの表面を挟む少なくとも２つの領域 を有していることを特徴とする半導体装置。
4. ４．請求項３に記載の半導体装置において、前記のエミッタ領域は少なくとも２ 対の領域を有し、各対の領域が互いに異なるベース接点領域を挟んでいることを 特徴とする半導体装置。
5. ５．請求項１に記載の半導体装置において、前記のベース領域が複数個の分岐（ ２０〜２３）を有し、各分岐がエミッタ領域（１２）の１つの領域を有し、ベー ス接点領域（１５）が前記の分岐（２０〜２３）に対する中央領域に設けた接点 区域を有していることを特徴とする半導体装置。