JPS6190455A - キヤパシタ - Google Patents

キヤパシタ

Info

Publication number
JPS6190455A
JPS6190455A JP21283684A JP21283684A JPS6190455A JP S6190455 A JPS6190455 A JP S6190455A JP 21283684 A JP21283684 A JP 21283684A JP 21283684 A JP21283684 A JP 21283684A JP S6190455 A JPS6190455 A JP S6190455A
Authority
JP
Japan
Prior art keywords
film
oxide film
substrate
field oxide
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21283684A
Other languages
English (en)
Inventor
Akio Kiji
木地 昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21283684A priority Critical patent/JPS6190455A/ja
Publication of JPS6190455A publication Critical patent/JPS6190455A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に用いられる絶縁物を利用した
キャパシタに関するものである。
〔従来の技術〕
従来、半導体集積回路に用いられているキャパシタとし
ては第2図および第3図に示すものがある。第2図にお
いて、1は不純物濃度の低いP基板、2はこの基板1上
に形成された不純物濃度の低いNのワエル、3はこの9
エル2とアルミ配線6とのオーミック接触をとるために
形成された不純物濃度の高いN 拡散層、4はフィール
ド酸化膜、5はポリシリコン膜、6はアルミ配線であり
、ポリシリコン膜5とN″″″ツエル2極とし。
この間に介在されたフィールド酸化膜4の一部を利用し
てキャパシタを構成している。また、第3図において、
7はP−基板1上にリンもしくはヒ素などの注入により
形成されたチャネルドープ層であり、このチャネルドー
プ層7を電極とし、これと対向するポリシリコン膜5に
より第1図と同様のキャパシタを構成している。なお、
図中、同一符号は同一または相当部分を示している。
このように構成された構造のキャパシタにおいて、その
容量値をC、ポリシリコン膜5の面積を5poly、酸
化膜4の膜厚をtox、酸化膜4の比誘電率をcox、
真空の誘電率をtoとすると、この容量値Cは次式で与
えられる。
〔発明が解決しようとする問題点〕
ところが、上記した従来のキャパシタの構成では、N−
ウェル2とP−基板1.もしくはチャネルドープ層7と
P 基板1の界面に空乏層容量が生じる。従って、電極
の一端から信号を入力し、容量結合によりもう一端の電
極に伝達された信号を出力として使用する際に、前記空
乏層容量は入力容量もしくは出力容量として作用し、遅
延の要因となっていた。
本発明はこのような事情に鑑みてなされたもので、その
目的は、フィールド酸化膜上に電極を形成することによ
り、電極と基板間の寄生容量を少なくし、しかも低面積
化を可能にしたキャパシタを提供することにある。
〔問題点を解決するだめの手段〕
このような目的を達成するために、本発明のキャパシタ
は、基板上のフィールド酸化膜の表面上に形成された第
1の導電体膜と、この第1の導電体膜上に1種類の絶縁
膜もしくは誘電率の異なる2種類以上の絶縁膜を介在さ
せて対向して形成された第2の導電体膜とにより構成し
たものである。
〔作用〕 本発明においては、第1の導電体膜下の絶縁膜の膜厚を
十分に大きくとることにより、基板との寄生容量を十分
低くすることができる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図は本発明の一実施例によるキャパシタの断面図で
ある。同図において、11はシリコンなどの基板、12
はこの基板11上に形成されたフィールド酸化膜、13
は該フィールド酸化膜12上に形成された第1層のポリ
シリコン膜、14はこのポリシリコン膜13上に形成さ
れた薄酸化膜、15は該薄酸化膜14上に形成された窒
化膜、16はこの窒化膜15上に形成された第2層のポ
リシリコン膜、1Tは前記第1層および第2層のポリシ
リコン膜13.16上にそれぞれのコンタクトホールを
介して配線されたアルミ配線であり、フィールド酸化膜
12上の第1層のポリシリコン膜、13と第2層のポリ
シリコン膜16をそれぞれの電極として対向させて形成
し、これらの間には薄酸化膜14と窒化膜15が積層し
て介在されている。
しかして、上記実施例構成のキャパシタにおいて、その
容量値をC,第2層のポリシリコン膜160面積をS、
薄酸化膜14の膜厚をt0工、窒化膜15の膜厚をtN
、真空の誘電率をε。、酸化膜14の比誘電率をε。工
、窒化膜15の比誘電率をε、とすると、この容量値C
,は次式1示される。
また、基板11との間に形成される寄生容量C3は、第
1層のポリシリコン膜13の面積をSよ、フィールド酸
化膜12の膜厚をt。xoとすると、次式で示されるこ
とになる。
したがって、上記(2) 、 (3)式から明らかなよ
うに。
第1層のポリシリコン膜13と第2層のポリシリコン膜
16間に薄酸化膜14.窒化膜15を介在させることに
より、その比誘電率ε。工が3.8に対し、tNが7.
0であるため、低面積の容量を形成することが可能にな
る。また、フィールド酸化膜12の膜厚を大きくとるこ
とにより、基板11との寄生容量を小さくすることもで
きる。ただし、薄酸化膜14の膜厚を極端に狭くすると
、窒化膜15と第1層のポリシリコン膜13との間にト
ンネル電流が流れ、薄酸化膜14と窒化膜15の界面付
近のトラップに電荷が捕獲される。また、トンネル電流
が長時間流れると、第1層のポリシリコン膜13と薄酸
化膜14との界面のシリコン結合の不整が生じ、トラッ
プが発生する。これらのトラップ効果のため、長時間使
用すると、容量値が変化する。このため、薄酸化膜14
の膜厚としては100A以上必要である。
なお、上記実施例では第1層のポリシリコン膜と第2層
のポリシリコン膜間に誘電率の異なる2種類の酸化膜、
窒化膜を介在させた場合について示したが、これに限ら
ず2種類以上の絶縁膜を積層して介在させたり、あるい
は1種類の絶縁膜を介在させたりしてもよい。また、各
層の電極を1;q成する導電体膜としてはポリシリコン
膜以外にもアルミ等の金属膜を用いてもよい。
〔発明の効果〕
以上のように本発明のキャパシタによれば、フィールド
酸化膜を電極と基板の間に介在させることにより、電極
と基板間の寄生容量を減少させることができるとともに
、低面積のものが得られる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるキャパシタの断面図、
第2図および第3図は従来のキャパシタの断面図である
。 11・・・・基板、12・・・・フィールド酸化膜、1
3・・・・第1層のポリシリコン膜、14・・・・薄酸
化膜、15・・・・窒化膜、16・・・・第2層のポリ
シリコン膜、17・・・・アルミ配線。

Claims (1)

    【特許請求の範囲】
  1.  基板上のフィールド酸化膜の表面上に形成された第1
    の導電体膜と、この第1の導電体膜上に少なくとも1種
    類以上の絶縁膜を介在させて対向して形成された第2の
    導電体膜とから構成したことを特徴とするキャパシタ。
JP21283684A 1984-10-09 1984-10-09 キヤパシタ Pending JPS6190455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21283684A JPS6190455A (ja) 1984-10-09 1984-10-09 キヤパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21283684A JPS6190455A (ja) 1984-10-09 1984-10-09 キヤパシタ

Publications (1)

Publication Number Publication Date
JPS6190455A true JPS6190455A (ja) 1986-05-08

Family

ID=16629152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21283684A Pending JPS6190455A (ja) 1984-10-09 1984-10-09 キヤパシタ

Country Status (1)

Country Link
JP (1) JPS6190455A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345849A (ja) * 1986-08-13 1988-02-26 Nippon Telegr & Teleph Corp <Ntt> 薄膜容量素子
JPH021964A (ja) * 1987-11-30 1990-01-08 Texas Instr Inc <Ti> 集積回路の高圧キャパシタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345849A (ja) * 1986-08-13 1988-02-26 Nippon Telegr & Teleph Corp <Ntt> 薄膜容量素子
JPH021964A (ja) * 1987-11-30 1990-01-08 Texas Instr Inc <Ti> 集積回路の高圧キャパシタ

Similar Documents

Publication Publication Date Title
JPH02246261A (ja) コンデンサ構造とモノリシック電圧掛算器
US3704384A (en) Monolithic capacitor structure
JPS6190455A (ja) キヤパシタ
JPS5856263B2 (ja) 半導体装置の製造方法
US5264720A (en) High withstanding voltage transistor
US3344322A (en) Metal-oxide-semiconductor field effect transistor
JPH02216871A (ja) パワーmosfet
JP2826239B2 (ja) コンデンサ
JPH06103735B2 (ja) 半導体集積回路
JP3411370B2 (ja) 半導体装置の製造方法及び半導体装置
JPH07135296A (ja) 半導体集積回路装置
RU2108641C1 (ru) Вертикальный мдп-транзистор интегральной схемы
JPH04318964A (ja) 半導体装置およびその製造方法
JPH0590492A (ja) 半導体集積回路とその製造方法
JP3216307B2 (ja) 半導体装置
JPH0669522A (ja) 半導体容量装置とその形成方法
JPH06291276A (ja) 半導体メモリ及びその製造方法
KR100273988B1 (ko) 커패시터제조방법(Method For Making a Capacitor)
JPH01231347A (ja) 半導体集積回路装置の製造方法
JPS61239661A (ja) 半導体記憶装置
JP2668542B2 (ja) 半導体装置
JPS6159866A (ja) Mos形ダイナミツクメモリおよびその製造方法
KR19980069276A (ko) 아날로그 반도체소자 및 그 제조방법
JPS59228752A (ja) 半導体装置
JPS5843574A (ja) 電界効果トランジスタ