KR19980069276A - 아날로그 반도체소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 아날로그 반도체소자 및 그 제조방법에 관한 것으로 종래의 아날로그 반도체소자 및 그 제조방법은 기판의 상부에 모스 트랜지스터와 캐패시터를 제조함으로써 그 단차가커 평탄화가 용이하지 않은 문제점과 아울러 다층배선공정이 복잡하게 되어 다층구조 반도체장치의 제조가 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 홈을 형성하고, 그 홈의 하부에 아날로그 반도체소자를 제조하여 기판의 상부와 높이를 같이하는 아날로그 반도체소자를 제조함으로써, 용이하게 다층구조를 형성할 수 있는 효과와 아울러 채널의 길이가 길어져 집적화에 용이하며, 그 소자간에 절연막을 형성함으로써 아날로그 반도체소자의 특성이 향상되는 효과가 있다.

Description

아날로그 반도체소자 및 그 제조방법

본 발명은 아날로그 반도체소자 및 그 제조방법에 관한 것으로, 특히 아날로그 공정에 필요한 반도체소자를 기판의 하부에 함몰시켜 제조함으로써 다층구조 반도체장치의 제조에 적당하도록 한 아날로그 반도체소자 및 그 제조방법에 관한 것이다.

일반적으로 반도체소자인 모스 트랜지스터는 그 게이트를 기판의 상부에 돌출하도록 형성하고, 소스 및 드레인을 기판의 하부에 형성하였으며, 특히 입력 값에 따른 출력값의 변화를 중요시하는 아날로그 공정에서는 모스 트랜지스터의 제조와 함께 저항과 캐패시터의 제조를 동시에 하여야하며, 이와 같은 종래의 반도체소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 아날로그 반도체소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 소자의 분리를 위해 필드산화막(2)을 증착한 후, 상기 필드산화막(2)의 상부에 다결정실리콘(3)을 증착하는 단계(도1a)와; 상기 다결정실리콘(3)의 상부에 유전층(4)을 증착하는 단계(도1b)와; 상기 필드산화막(2)의 사이에 노출된 기판(1)의 상부중앙에 게이트산화막(5)을 증착하고, 그 필드산화막(2)의 상부에 형성된 유전층(4)의 상부 및 상기 게이트산화막(5)의 상부에 다결정실리콘(6)을 증착하는 단계(도1c)와; 상기 순차적으로 증착된 게이트산화막(5) 및 다결정실리콘(6)과 필드산화막(2)의 사이에 기판(1)의 노출된 두 영역에 불순물이온을 이온주입하여 소스 및 드레인(7)을 형성하는 단계(도1d)로 이루어져 기판(1)과, 상기 기판(1)에 소자의 분리를 위해 형성된 필드산화막(2)과, 상기 기판(1)의 상부에 돌출된 모스 트랜지스터의 게이트(5,6)와 상기 게이트(5,6)와 필드산화막(2)의 사이 기판(1)의 하부에 형성된 소스 및 드레인(7)을 구비하는 모스 트랜지스터와; 상기 필드산화막(2)의 상부에서 유전층(4)을 사이에 두고 형성된 다결정실리콘(3,6)을 구비하는 캐패시터로 구성된다.

이하, 상기와 같이 구성되는 종래 아날로그 반도체소자 및 그 제조방법을 좀더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 로코스(LOCOS)공정을 통해 필드산화막(2)을 형성한다. 상기 필드산화막(2)은 소자의 분리를 위한 것이며, 보통 그 필드산화막(2)의 사이에 제조되는 반도체소자간의 분리를 위해 그 필드산화막(2)의 하부에 채널정지영역을 형성한다. 그 다음, 상기 필드산화막(2)의 상부에 다결정실리콘(3)을 증착한다. 이는 캐패시터의 일측전극을 형성하기 위한 것이다.

그 다음, 도1b에 도시한 바와 같이 상기의 공정으로 증착된 다결정실리콘(3)의 상부에 두꺼운 유전층(4)을 증착한다.

그 다음, 도1c에 도시한 바와같이 두 필드산화막(2)의 사이에 노출된 기판(1)의 상부중앙에 산화막(5)을 증착하고, 상기 증착된 산화막(5)과 유전층(4)의 상부에 다결정실리콘(3)을 증착하여 모스 트랜지스터의 게이트 및 캐패시터를 형성한다.

그 다음, 도1d에 도시한 바와같이 상기 산화막(5) 및 다결정실리콘(6)의 순차적 증착으로 형성된 모스 트랜지스터의 게이트와 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역에 불순물 이온을 주입하여 모스 트랜지스터의 소스 및 드레인(7)을 형성하여 아날로그 반도체소자의 제조공정을 완료한다.

상기 공정으로 형성되는 아날로그 반도체소자는 기판(1)에 형성된 모스트랜지스터와 집적도를 증가시키기 위해 필드산화막(2)의 상부에 형성된 캐패시터로 구성된다.

그러나, 상기한 바와 같이 종래의 아날로그 반도체소자의 구조는 그 일부 또는 전부가 기판의 상부에 돌출 되도록 구성되어 평탄화가 용이하지 않은 문제점과 아울러 다층배선공정이 복잡하게 되어 다층구조 반도체장치의 제조가 용이하지 않은 문제점이 있었다.

이와 같은 문제점을 해결하기 위한 본 발명은 다층배선공정 및 평탄화를 용이하게 하는 아날로그 반도체소자 및 그 제조방법의 제공에 그 목적이 있다.

도1은 종래 아날로그 반도체소자의 제조공정 수순단면도.

도2는 본 발명에 의한 아날로그 반도체소자의 제조공정 수순단면도.

*도면의 주요 부분에 대한 부호의 설명*

11:기판 12:필드산화막

13,18,19:산화막 14:절연막

15,17:다결정실리콘 16:유전층

20:소스 및 드레인

상기와 같은 목적은 기판의 하부에 아날로그 반도체소자를 매몰시켜 제조함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 반도체소자 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명에 의한 아날로그 반도체소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(11)위에 필드산화막(12)을 형성하는 단계(도2a)와; 상기 기판(11)의 상부에 형성된 필드산화막(12)을 식각하여 기판(11)의 상부에 두 개의 홈을 형성하고, 상기 형성된 홈에 산화막(13)을 증착하고, 상기 두 홈의 일측 산화막(13)의 상부에 절연막(14)을 증착하는 단계(도2b)와; 상기 필드산화막(12)의 식각으로 형성된 일측홈에 증착된 절연막(14) 및 타측 홈에 증착된 산화막(13)의 상부에 다결정실리콘(15)을 증착하는 단계(도2c)와; 상기 두 홈에 증착된 두 다결정실리콘(15)의 일측 상부에 유전층(16) 및 다결정실리콘(17)을 순차적으로 증착하는 단계(도2d)와; 상기 두 홈에 증착된 다결정실리콘(15),(17)의 상부에 산화막(18)을 증착하는 단계(도2e)와; 상기 산화막(18)의 증착으로, 게이트전극과 게이트산화막이 형성된 홈에 두꺼운 산화막(19)을 증착하고, 그 산화막(19)의 양측에 불순물이온을 주입하여 소스 및 드레인(20)을 형성하는 단계(도2f)로 구성되어, 기판(11)과, 기판(11)의 상부에 형성된 두 홈과, 그 두 홈의 일측 하부에 증착된 산화막(13)과, 그 일측 홈에 증착된 산화막(13)의 상부에 증착된 절연막(14)과, 상기 절연막(14)의 상부로부터 순차적으로 적층된 다결정실리콘(15), 유전층(16), 다결정실리콘(17), 산화막(18)을 포함하는 캐패시터와; 타측 홈에 증착된 산화막(13)의 상부에 순차적으로 적층된 다결정실리콘(15) 게이트전극과, 그 다결정실리콘(15)의 상부에 그 표면이 기판(11)의 표면과 동일하도록 순차적으로 적층된 산화막(18),(19)과, 상기 산화막(13)의 양측면 기판(11)에 형성된 소스 및 드레인(20)을 포함하는 모스 트랜지스터로 구성되는 아날로그 반도체소자를 제조한다.

이하, 상기와 같은 구성의 아날로그 반도체소자 및 그 제조방법을 좀더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 기판(11)의 상부에 두 필드산화막(12)을 증착한다.

그 다음, 도2b에 도시한 바와 같이 상기 기판(11)의 상부에 형성된 두 필드산화막(12)을 식각하여 기판(11)에 두 개의 홈을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 기판(11)의 상부에 필드산화막(12)의 식각으로 형성된 두 개의 홈에 산화막(13)을 증착하고, 그 일측 산화막(13)의 상부에는 절연막(14)을 증착한다. 이때 타측 산화막(13)은 모스 트랜지스터의 게이트산화막으로 사용하며, 일측 산화막(13)은 소자의 절연을 위해 사용된다.

그 다음, 도2d에 도시한 바와 같이 상기 산화막(13) 및 절연막(14)의 상부에 다결정실리콘(15)을 증착한다. 이때 증착되는 다결정실리콘(15)의 두께는 필드산화막(12)의 식각으로 형성된 홈의정도로 증착한다.

그 다음, 도2d에 도시한 바와 같이 상기 그 하부에 산화막(13) 및 다결정실리콘(15)이 증착된 두 홈중 타측에 포토레지스트(도면생략)를 도포 및 노광한 후, 일측 홈에 유전층(16) 및 다결정실리콘(17)을 증착하여 캐패시터의 구조를 완성한다.

그 다음, 도2e에 도시한 바와 같이 상기 일측 홈의 다결정실리콘(17)의 상부와 타측 홈의 다결정실리콘(15)의 상부에 산화막(18)을 증착하여 상기 캐패시터가 형성된 일측 홈의 표면을 기판(11)의 표면과 동일하게 한다.

그 다음, 도2f에 도시한 바와 같이 상기 타측 홈에 증착된 산화막(18)의 상부에 산화막(20)을 그 표면이 기판(11)의 표면과 동일하도록 증착하고, 상기 산화막(20)이 증착된 타측 홈의 양 측면 기판(11)에 불순물 이온을 주입하여 소스 및 드레인을 형성한다. 이때, 주입되는 이온중 상기 산화막(13)을 통해 기판(11)에 주입되는 이온은 그 농도가 적고, 직접 기판(11)에 주입되는 이온은 그 농도가 높아 자동적으로 LDD구조의 소스 및 드레인이 형성되며, 이와 같은 공정을 통해 제조되는 아날로그 반도체소자는 기판(11)과, 기판(11)의 상부에 형성된 두 홈과, 그 두 홈의 일측 하부에 증착된 산화막(13)과, 그 일측 홈에 증착된 산화막(13)의 상부에 증착된 절연막(14)과, 상기 절연막(14)의 상부로부터 순차적으로 적층된 다결정실리콘(15), 유전층(16), 다결정실리콘(17), 산화막(18)을 포함하는 캐패시터와; 타측 홈에 증착된 산화막(13)의 상부에 순차적으로 적층된 다결정실리콘(15) 게이트전극과, 그 다결정실리콘(15)의 상부에 그 표면이 기판(11)의 표면과 동일하도록 순차적으로 적층된 산화막(18),(19)과, 상기 산화막(13)의 양측면 기판(11)에 형성된 LDD구조의 소스 및 드레인(20)을 포함하는 모스 트랜지스터의 구성을 갖게 된다.

상기한 바와 같이 본 발명에 의한 아날로그 반도체소자 및 그 제조방법은 그 소자의 단차를 제거함으로써 용이하게 다층구조를 형성할 수 있는 효과와 아울러 채널의 길이가 길어져 집적화에 용이하며, 그 소자간에 절연막을 형성함으로써 아날로그 반도체소자의 특성이 향상되는 효과가 있다.

Claims (2)

1. 기판(11)의 상부에 필드산화막(12)을 형성하는 단계와; 상기 기판(11)의 상부에 형성된 필드산화막(12)을 식각하여 기판(11)의 상부에 두 개의 홈을 형성하고, 상기 형성된 홈에 산화막(13)을 증착하고, 상기 두 홈의 일측 산화막(13)의 상부에 절연막(14)을 증착하는 단계와; 상기 필드산화막(12)의 식각으로 형성된 일측홈에 증착된 절연막(14) 및 타측 홈에 증착된 산화막(13)의 상부에 다결정실리콘(15)을 증착하는 단계와; 상기 두 홈에 증착된 두 다결정실리콘(15)의 일측 상부에 유전층(16) 및 다결정실리콘(17)을 순차적으로 증착하는 단계와; 상기 두 홈에 증착된 다결정실리콘(15),(17)의 상부에 산화막(18)을 증착하는 단계와; 상기 산화막(18)의 증착으로, 게이트전극과 게이트산화막이 형성된 홈에 두꺼운 산화막(19)을 증착하고, 그 산화막(19)의 양측에 불순물이온을 주입하여 소스 및 드레인(20)을 형성하는 단계로 이루어 진 것을 특징으로 하는 아날로그 반도체소자 제조방법.
2. 기판(11)의 상부에 형성된 두 홈과; 그 두 홈의 일측 하부에 증착된 산화막(13)과, 그 일측홈에 증착된 산화막(13)의 상부에 증착된 절연막(14)과, 상기 절연막(14)의 상부로부터 순차적으로 적층된 다결정실리콘(15), 유전층(16), 다결정실리콘(17), 산화막(18)을 포함하는 캐패시터와; 타측 홈에 증착된 산화막(13)의 상부에 순차적으로 적층된 다결정실리콘(15) 게이트전극과, 그 다결정실리콘(15)의 상부에 그 표면이 기판(11)의 표면과 동일하도록 순차적으로 적층된 산화막(18),(19)과, 상기 산화막(13)의 양측면 기판(11)에 형성된 소스 및 드레인(20)을 포함하는 모스 트랜지스터로 구성하여 된 것을 특징으로 하는 아날로그 반도체소자.