JPH021964A - 集積回路の高圧キャパシタ - Google Patents

集積回路の高圧キャパシタ

Info

Publication number
JPH021964A
JPH021964A JP63302131A JP30213188A JPH021964A JP H021964 A JPH021964 A JP H021964A JP 63302131 A JP63302131 A JP 63302131A JP 30213188 A JP30213188 A JP 30213188A JP H021964 A JPH021964 A JP H021964A
Authority
JP
Japan
Prior art keywords
capacitor
region
oxide
layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63302131A
Other languages
English (en)
Inventor
Louis N Hutter
ルイス　エヌ．ハッター
John P Erdeljac
ジョン　ピー．アーデルジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH021964A publication Critical patent/JPH021964A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は全般的に集積回路に関連し、更に具体的に言え
ば、高電圧キー！バシタに関連りる。
従来の技術及び問題点 今や多数の集積回路工程では、デジタルとアブログの両
方の機能が一つの回路に集積される。
般的に併合バイポーラＣＭＯ８（以降 Ｌ３ｉＣｆｖｌＯ８＞工程が、アナログとデジタル装置
の両りを供えるのに月１いられる。デジタル設、；１で
ははと／Ｖど１１シバシタを必要としないが、７〕゛ロ
グ設計ではしばしばキｔ／バシタを用いる。
従来のＢｉ（ＣＭＯ３’［稈では、ただ一種類の１１／
バシタしか利用されなかった。これは通常、低電ｆ１−
で舶の高い１−ヤバシタである。しかしながら、２０乃
〒３０ボルトの範囲のＩｔｆＪｆを処理りることのでさ
る八本１１キャパシタで、アナログ機能を支えることは
しばしば必要である。
ｔｆｈ　ｊｆｒ　１１−’＋　ｔ□バシタを形成するの
に用いた：［稈が、低電圧キ１！バシタと同様、バイポ
ーラ及びＭＯ３装置＾の特性を影響しないことが入切Ｃ
ある。さもなければ［基本セル］の使用は、回路の設５
１において妨げられるであろう。基本セルは様々な応用
で使用され１；する部分回路であり、段計時間を短縮し
、信頼性を増す。
従って本産業分野では、Ｂ　ｉ　０ＭＯ８及び他のＪ程
で利用でさる八電Ｉｆ、　ｔ”　ｊ＝バシタが要望され
でおり、これは他の装置の特性を変えることなく、一つ
の集積回路に製造され１１する。
問題点を解決するだめの−「段及び作用本発明によると
、集積回路に使用され、る他の：１−１？パシタに伴う
欠員ヤ問題ぬを、署しく　ＪＪＩ除もしくは妨げるキｌ
’バシタが提供される。
本発明の第一の実ＩＩ！！ｉずぶ様では、へ電１＋と低
電ｊ１のｔＩツバシタが、同一の工程段階で形成される
、。
高電圧及び低電見（キＩＩバシタの第一極板は、薄い酸
化物層と薄い窒化物層で覆われる。フォトレジスト ングが高電圧キトバシタど関わる窒化物層を介して行わ
れる。後続４る熱リイクルにより、熱酸化物が高電圧主
ＩＦパシタの露出した酸化物層に成長され、よりＶい絶
縁領域が住しる。第二の電極がｇ電圧（及び低電圧キｔ
シバシタに形成され、構造を完成させる。
第二の実流態様では、Ｎ影領域を第一の極板として、ま
たポリシリ」ン６しくは他のｊｆ性物ｖ１を、第二のｌ
ｉ＆として持つ４−ヤバシタが供給される。熱酸化物が
Ｎ影領域の上に形成され、極板の間で絶縁物としくｆ１
能ケる。多量にドーピングされたＮト領域上の酸化物は
、軽くドーピングされたＰ−エビタル−シーｈ′１また
はＮウェル上の酸化物よりす，！？＜成長するであろう
。それゆえＭ　Ｏ　Ｓゲー（−酸化物を影響することイ
１く、キャパシター保持する上で、重要なことぐある。
この代わりに、第二の４−１シバシタの実施態様の酸化
物層は、第一のキャパシタの実施態様で用いられた熱（
ノイクルと同時に、第二の熱サイクルを受けてら良く、
これによってよりθい誘電体層を持つ１１電圧−ｔＩＪ
パシタを形成する１。
Ｎ形論域を主１１バシタ極板としで用いる１−１／バシ
タのｂう一つの実１１ＪＡｒｆ１様では、フィールド酸
化物領域の形成の間、Ｆ＞り体＆而をマスクするのに使
われたパッドＰｉ！２化物と窒化物層は、誘電体として
Ｎ影領域に残され、その上にボリン」ン極扱が形成され
る。フィールド酸化物のマスクに用いられる゛窒化物層
は、低電圧キ１！バシタで用いられる°窒化物層よりも
一般的に厚いので、より高い電圧能力が与えられる。
Ｎ影領域をキャパシタ極扱として用いるキャパシタのま
た別の実施態様ｒ　ｌ；Ｌ、第一の誘電体層がＮ影領域
Ｊｌに形成され、引続き第一の誘電体に中なるポリシリ
」ン極板が形成され、ポリシリコン極板に重なる第二の
誘電体層が形成され、第二の誘電体層に・ｆｆなる第二
のポリシリ」ン極板が形成される。電Ｉ（がＮ影領域と
第二の極板に接続され、中間の電極をン１！ｌＪ］さぜ
る。これはＮ影領域と第二の極板から電気的に分離され
ているためである。
この構造により二゛つのキ１Ｐバシタが効果的に重ねて
形成され、キャパシターつの雷バは構造全体の電圧より
６小さい。従つＣ個々のキｔ・バシタのどららかがブレ
ークダウンすることなく、より高電圧を印加し得る。
本発明のキーパシタにより、へ電ｈ］と低電圧のキャパ
シタが本質的に同じ工程段階で形成され、また能＃Ｉ５
Ａ置くデバイス）の性能を影響することがないという利
点がもたらされる。
木ｆｌ明並びにその利点が史によく理解されるＪ：うに
、以上図面についてコしく説明する．。
す上 木１１明の好ましい実施態様は、第１乃至９図を参照と
して、良く理解されるであろう１，図面の同様な部分に
は、１１′Ｉｌじ参照？ｆｉ号を用いる。
第１図μ、ＲｉＣＭＯＳ［程に用いられる、従来の技術
の低電ＩＩ４；ヤパシタを示り。低電１．１４ヤバシク
１０は、酸化物ＩＩ’ｓ　１　６と窒化物層１８により
、第二の極板１４から分離される第一の極板１２を含む
。
低電ｆｆ　’１↑ｌバシタ１０は、ここで（、１参照に
取入れられる、係属中の米国特許出願通し番ｌ第１２０
、５５８号、バッター雪による１高電ハイ（１合バイボ
ーノ／ＣＭＯＳ集積回路１で、訂しく説明されるＲｉＭ
ＯＳＩ程の大腸態様で示されている。
ｆ’３ｉｃＭＯｓＩ稈はＰＭＯＳトランジスタ２２、Ｎ
ＭＯＳトランジスタ２４、及びＮ　Ｉ）　Ｎ　トランジ
スタ２６を形成する．ＢｉＣＭＯＳＩ：稈は１桿の間、
ＯＭＯＳｔ−ランジスタ２２と２４の特性を変えること
を避ける。
好ましい工程の流れでは、第一のＰ−エビタルシー層２
８が、Ｐ＋ｖ板３ｏのトに形成される。
第一のＰ−エピタｔニジー層２８は酸化さ、れ、パター
ン処理され、ｌ’）　ＭＯＳ装置２２とＮ　ｌ）　Ｎ装
置２６の下にそれぞれ、Ｎ　＋Ｄ　Ｕト（デイフユージ
］ン・アンダー・ノイルム、半々ｉ体層下の埋込み拡散
領域）３２及び３４を定める。第二のＰ−■ビタキシー
層３６が、第一の丁ビタＶシー層２８の上に形成される
。Ｎウェル領域３８と４０が第二のＰ−１ビタキシ一層
３６に形成され、１１　Ｍ　Ｏ８装置２２とＮ　ｌ−”
　Ｎ装置２６をそれぞれ収める。。
Ｎ＋−Ｊレクタ４２が、Ｎウェル領１４４０に形成され
る。
ベース領域４４がＮウェル４０に拡１１りされ、フィー
ルド酸化物領域４６が、装置の間に成長される。ゲート
酸化物４８が、構造の表面Ｊ、に成長される。第一・の
ポリシリ、〕シンがウェハ面上にＩｎされ、ドーピング
され、パターン処理され、エツチングされ、ｌ）ＭＯＳ
トランジスタ２２のゲー（−５０、ＮＭＯ８Ｉ−ランジ
スタ２４のゲート５２、及び低電Ｆ［−１ヤパシタ１０
の第一極板１２を形成りる１、インターレベル酸化が用
いられ、第一の極１１ｘ　１２　ト同ｕ、ゲート５０及
び５２のＪ−に−も、酸化物層１６が形成される。窒化
物層１８と第二の（ル（Ｎ　１４が形成され、低電汁４
（ｌバッタ１０が完成する５、続いて、ＮＭＯ３Ｉ・シ
ンジスタ２４のＮ形ソース／ドレイン領１４５８が、Ｐ
ＭＯＳバツクゲ−１・・コンタクト５９と共に形成され
、ＰＭＯ８１〜ＭＯＳトランジスタ２２ス／ドレイン領
１或６０が、Ｎ　Ｍ　ＯＳバックゲート・コンタク１−
６１　ａと、Ｎ　Ｐ　Ｎベース・コンタクト６１ｂど几
に形成される。Ｎ形エミッタ領域６２が続いて形成され
る。
一１ドパシタの舶は、絶縁物質の面積と誘電率に１Ｆ比
例し、また誘電体の１’（さに反比例する。所定のキャ
パシタンスを計粋する式は以下の通りである。
””（Ｃｍａｔｌ　　　ｍａｔｌ”Ａｃａｐ／ｌ Ｆ記の式において、Ｃｍａ□１は絶縁物の講゛市率を、
”ｍａｔ’ｌは絶縁物の厚さを、Δ　　　（よ　ａ　ｐ キャパシタの面積を表づ。
様々な物質に対りる一般的な誘電率は、酸化物が３．９
ｅＯ１また窒化物が７．！ｊｅＯである。
このなかで、ｅｏ４．！真空誘′ａｆ率を示し、８．８
５×１０　　　Ｆ／ｒｒ１１に相当りる。
望ましいキャパシタンスの値を達成するのに、−１ヤパ
シタの面積を最小限とすることが、−膜内に目標とされ
るので、より高い″ｔ：、ヤバシタンスの１＋０は、誘
電体の厚さを薄くするか、ムしくは誘電率のより大きい
絶縁物を用いることで得られる。
誘電体に確かに印加できる１ｍ人ｆ：ｉＵｔは、誘電体
の厚さしｍｓｔ　　に正比例する。゛電圧がブレークダ
「シン電圧を超過づれば、誘電体は壊れ、４：ｐバシタ
の極板間の短絡、及び装（ｄの破滅的な破損につながる
かもしれない。
第２乃至６図に示される本発明による高電圧−１ヤバシ
タは、前述の８１０ＭＯ８工程や、他の同様な工程ぐの
利用ｋ特に適しでいる。
１３ｉｃＭＯ３丁程と両立性のある、高電圧Ｃｔ／パシ
タの実／ＩｔｌＩ態様が、第２乃？３図に示さ才しる。
Ｎ１高電圧４：１７バシタ６４が、Ｎ十領域６６を使っ
て形成される。Ｎ→領域６６は、Ｎ　））　Ｎ　？・シ
ンジスタ２６にＮ　＋−Ｉレクタ領域４２を形成するの
に用いた工程段階で形成されても良い。続いてフィール
ド酸化物層ｉ！！３！４６が、第１図と関連して説明さ
れたように形成される。キャパシタ誘電体６８は、グー
１−酸化物４８と同じ時に形成されても良く、これは発
明の重曹な局面である。Ｎ」領１ｆｆｉ　６６１の酸化
物成長は、Ｎ４−物質で第ｎにドーピングされていない
領域の上の酸化物Ｊ、す、早い７．１１合でｔ′Ｔねれ
る１、従って、Ｎ１高電汁Ｆ　１７バシタ６４の形成に
おいて、厚い酸化物６８が形成され、より高いキｔ？バ
シタ電Ｉ＋を可能とするが、ゲート酸化物４８の厚さに
は影響を与え４１い。
０′！３図は、Ｎ−ｔ−高゛市圧Ｆ　ｔｚバシタ６４の
形成の第二段階を示し、ここでは第二の極板７０が１−
ヤパシタ：Ａ電体６８の上に形成される。第二の極板７
０は、低電１ｔキヤパシタ１０の第一の横板１２を形成
するのに用いたのど同じポリシリコン層から形成されて
ら良い。従って本発明のこの実施態様は、ゲート酸化物
４８の１９さを影響づること／ｉく、Ｊ９い酸化物を持
つ高’＋ｕ　ｆＵ−キャパシタ、を形成りるという利点
を持つ。これは能動装置２２．２４、及び２６の動作特
性を幾分決定する。史にＮ−１−高電圧キャパシタ６４
は、マスキングＪ稈を追加することなしに形成され得る
。これはＮト領域６６をＮ十コレクタ４２と関連しで形
成しても良く、キャパシタ誘電体６８はゲート酸化物４
８とＪＬに形成され、また第一の極へ７０が低電圧４−
ヤバシタ１ｏの第一の極板１２と共に形成されるからで
ある。
第４乃ｆ６図は、低電Ｌｔ−１ヤパシタ１０と関連して
、厚い酸化物の高電圧キ１１バシタ７２を含む他の実施
例を示す。低電圧キャパシタの第一の極板１２が、高電
圧キｔ７バシタ７２の第一の極板７４と同じ段階で形成
される。−殻内にこれには、フィールド酸化物層１ａ４
６上にポリシリコン層をｍ　ｉｊｉ　Ｌ／、ポリシリ“
」ンをドーピングし、パターン処理し、コツブングして
、４４１　＆　１２と７４を形成りることを必要とする
。続いて薄い酸化物層１６が、神＆　１２と７４の上に
形成され、また窒化物Ｍｉ　１８が構ｊｌ１２表面上に
形成される。フオ］〜レジメ１〜７８がパターン処理さ
れ、Ｌツブングされて、高電圧にＩｌバシタ７２の第−
極板７４の上の、窒化物層１８の一部分を露出させる１
゜ 第５図（゛は、窒化物層１８の露出された部分で、Ｌツ
１ングが行われ、薄い酸化物層１６への窓が形成される
。
第６図では熱酸化か行われ、窓の中にＪ９い酸化物領域
８０が形成される１、窒化物層１８は、他の場所での酸
化物成長を妨げる。続いて低電バー１ヤバシタ１０の第
二極板１４と、高電圧キャパシタ７２の第二１（ｔｌｆ
ｉ＋８２か同じ工程段階で、−殻内に第二のポリシリ二
」ン層をパターン処理及びエツチングすることにより形
成される。
第２及び３図（・説明された［程と、第４乃至６図で説
明された工程を組み合わせることにより、Ｎ４−高電圧
キャパシタ６４の変形が１！１られることに留意され！
こい。Ｎ＋高へ電１−ヤパシタの実施例の代案の一つは
、高定Ｌｔキャパシタ７２と関連し−ｃ　ｐｐい酸化物
領域８０が形成されるのと同時に、土ヤパシタ銹電体６
８に第二の熱酸化をすることで１１１られる。従って、
相違ケる電圧及び容幻１性の＋ｎ　ａ＞特性を持つ、Ｎ
十へ電Ｊ［４〜ヤバシタ６４の二つの形が、一つの集積
回路に形成され１ｑる。この代案のＮ十？３電Ｄ１ヤバ
シタの第二の極板は、ボッシリコンの第二の層をパター
ン処理及びＩ　ｙ　Ｆングすることで、低ｒｈ　Ｉｆ−
１：ｖバラタ１０の第二の極板と共に形成されても良い
。
Ｎトへ電Ｉ、ｔ−１：＋７パシタ６４のもう一つの実Ｆ
Ａ態様が、第７図に示される。、高電圧キャパシタ８４
は、第２乃至３図と関連して説明されたように、その第
−極板用のＮ）−領１ａ６６と４−ヤバシタ誘電体６８
を用いる。しかしながら、低電圧キャパシタ１０．！：
ｂ関連して用いられる窒化物層１８が、ｔ、　ｐパシタ
誘電体６８と第二の極板８６の間に形成されるという点
で、高電圧キｔＩパシタ８４は、Ｎ＋ｉ：高電圧−〔キ
ャパシタ６４どは粗造する。第二の極板８６は、第二の
ポリシリコン層を用いて、低電ｊｊ　にｐバシタ１０の
第二の極板１４と共に形成されても良い。
第８図各よ、Ｎ　＋ｔＳ電圧−１−ヤバシタ６４のまた
別イＥｌｊ論態様を示１．．高゛ＬｔｆＩｆ１ｔ２パシ
タ８８は、Ｎト領域６６をその第一極板に用い、パッド
酸化物８９と窒化物ｈ″４９０を、キャパシタ誘電体に
用いる。第二極板９２は、ＭＯ８装首０ゲート５０と５
２、及び０（電圧キトバシタ１０の第一極板１２を形成
りるのに用いた、第一ポリシリコン層から形成されてｂ
良い。
第８図の窒化物層は、ノイールド酸化物領域４６を選択
的に成良さけるため、パッド酸化物層８９の上に置かれ
る。この窒化物層は、ノイールド酸化物領ＩＩＩ！！４
６の形成後、−殻内に取り除かれる。しかしながら窒化
物層の除去以前に、Ｎ十領１！！！　４２に重なる窒化
物層の部分をマスキングしてお番〕ば、キャパシタ８８
の窒化物層９０は、更に窒化物１！　？’ｉを行うこと
なく形成され得る。フィールド酸化物層１４４６を定め
るのに用いられる窒化物層は、低電圧キ１アバシタ１０
で用いられる窒化物層１８よりも一般的に厚いので、結
果として＝１ヤパシタは、第７図で示された４ヤバシタ
８４よりも高い電圧を許容する。
第９図は、もう一つのＮ十へ電Ｊ−１−ｔ　ｉＩバシタ
９４を図示する。このｕｔｙバシタは、第一の誘電体層
９６で覆われた第一の＄６！＆として、Ｎ＋領域６６を
使う。中間極板９８は、第一の誘電体層９６の上に置か
れ、第二の誘電体層１００で覆われる。第二の極板１０
２は、第二の誘電体層１００の上に形成される。この構
造により、二つの１１！バシタが形成される。一つはＮ
ト領域６６と中間４ｉ板９８を含み、もう一つは中間と
第二の極板を含む。
二つのキャパシタを２７いに小ねることで、八本ｌ［構
造が形成される。Ｎ＋領域６６と第二の極板１０２への
電気的接触が成され、中間＋４根９８が浮動する。浮動
極板はＮ十領域６６の電圧と、第二の極板１０２の電圧
の間の電！（レベルを保持する。従っていかなるキ１！
パシタの電圧も、構造仝体の一１Ｘ〕；；よりら低くな
り、個ノＺのキャパシタのどららかが電気的に壊れるこ
となく、より１１い電圧が印加され１′する。
中間極板９８は、低電Ｌ１キャパシタ１０の第一の極板
１２と関連して形成されても良く、−膜内には第一のポ
リシリコン層から形成される１、第二の神１ｋ　１０２
　Ｇ、ｔ、低’＋１ｆ　Ｊ、Ｆ　キｊＩハシ’）　１０
　’／）第ｒ、　４４板１４と関連して、第二のポリシ
リコン層から形成されＵ　’６良い。第一の誘°市体層
９６Ｇよ、Ｎｌ領ＩＩ！１ｉ６６とポリシリコン中間極
板９８の間の導電を妨げるのにふされしい、いかなる物
質から形成されてｂ良く、一方第二の誘電体層１００は
、ポリシリ−１ン中間層９８と第二の極板１０２の間の
導ｒｈを妨げるのにふされしい、いかなる物質から形成
されてｂ良い。
従って、様々な容量性の伯と電Ｊ二Ｅ特性を持つ六個の
１：１２バシタが、一つの回路に形成されても良い。Ｒ
ｒ　０ＭＯ８工程と関連して用いられるｌｉｉ　Ｇ、Ｌ
、−、Ｖ′−ｐバシタを加えるために、工程に僅かな昨
正が必要である。明らかに、キャパシタを集積回路に追
加しても、元来のＣＭＯ８熱リイクルまたはゲート酸化
物の厚さを、全く変化ざμる必要がなく、これにより０
ＭＯ８装置の特性は変えられるであろう。加えて高電圧
キャパシタの形成は、低Ｊｉ　Ｊｕｌ−キ１シバシタの
特性を変えない。
好ましい実施例を詳しく説明したが、特許請求の範囲に
よって定められたこの発明の範囲を逸脱Ｕヂに、神々の
変更を加えることが一〇きることを承知されたい。
以上の説明に関連して、更に以下の項を開示する。
ｍ　　１Ｊ積回路に用いられる８電Ｌｉ　＄　ｖパシタ
において、 Ｎ１領域を含む第一のキＶバシタ極扱と、前記第一のキ
１Ｆパシタを覆い、導１七層を含む第二の１ヤバシタ極
板と、 前記第−及び第二の極板の間に形成された酸化物層と、 前記第−及び第二の極板の間に形成され、前記酸化物層
を覆う窒化物層とを含む高温４’　ｔ’バッタ。
（２）　　＋Ｔｆ記第１珀に記載されたキｔ！バシタに
Ｊ３いて、＋Ｗｉ記酸化物層は熱酸化物層である。
（３）　　前記第１ＪＱに記載された°ｔ−ｔｙパシタ
にＪ３いて、前記導電層はポリシリコン層を含む。
（４）　　ｆ３ｉｃＭＯ８丁程で用いられた、前記第１
瑣に記載された：ｔ：　ｐバシタに−３いて、前記熱酸
化物層は、ＣＭＣ）Ｓ装置のためのゲート酸化物層と同
１精に形成される。
（１））　　半導体表面部分を持つ塁根上に、高電圧及
び低電ｊ［キャパシタを形成り−る７′ｉ払に、１′；
いて、半導体面トの畠°市圧及び低電圧キトパシタに、
それぞ゛れ第一の極板を形成し、 前記第一の極板上に酸化物領域を形成し、前記酸化物領
域」−に窒化物層を形成し、ｎ′七圧＄：ヤバシタの極
板に市なる１）４２窒化物層の部分を取り除き、 窒化物が取り除かれて露出した領域を熱１ノイクルで熱
酸化し、ｒｆ　ｒ１τ１１１１シバシタにに厚い酸化物
層を形成し、また、 前記第一の極板上に第二］−の極板を形成し、低１１′
ｉ圧４−ヤパシタの極板が、前記酸化物層と前んシ窒化
物層Ｃ分離され、また高電圧キＶバシタの極板は前記Ｉ
’ｌい酸化物に？ｊで９薗１されるＩＪ法１゜（６）　
　前記第５項に記載されたｆｉ法にお、いて、＋１：ｒ
間第−の極板を形成する前記■稈は、ポリシリ」ン層を
バウーン処即し、エツｆ−ングする段階を含む。
（７）　　前記第５項に記載された方法において、前記
第二の（セ板を形成り゛る前記工程は、ポリシリ」ン層
をパターン処即し、エッチングケる段階を含む。
（８）　　前記第５Ｊ口に記載された方法は史に、前記
り１−の極板と半導体＆而の間に、酸化物層を形成号−
る段階を含む。
（９）　　前記第５項に記載された１ノ法において、１
γ１記酸化物領域を形成４る前１．ピＦ稈では、前記各
第一の極板−トに醇化物が熱形成される。
（１０）　　Ｎ　Ｐ　Ｎ及びＭＯ３装向０形成と共に、
半々体表面部分を持つ駐機の上に、高電圧、１−ヤパシ
タを形成する方法において、 Ｎ−（領域を持゛つ高電圧ギＰバシタの第一の極板を形
成し、 前記Ｎ」領域の１−ど、ＭＯ８Ｈ置を収める他の領域の
十に、酸化物層を熟成長さけ、成長された醇化物は前記
他の領域と比べて、前記Ｎ−１領域上のｈが厚くなり、
また、 ＾’ｒｔｉ　Ｉ’ｔキ１シバシタと関連Ｊる前記酸化物
層の部分上に、第二の極板を形成ケるＩ）法。
（１１）前記第１０拍に記載された方法は更に、前記第
一の極板を７Ｕ　’）窒化物層を形成ツる［稈を′：（
む。
（１２）前記第１１項に記載された方法において、前記
′イ）（化物層は前記酸化物層トに形成される。
（１３）前記第１２］ｒＪに記載された方法は史に、前
記窒化物ｈηの一部分を除去し、露出した酸化物層上に
酸化物を熱成長させる工程を含む。
（１４）　　前記第１０項に記載δれた方法は史に、低
電Ｌ＋、　１−ｔｐバシタを形成する二Ｆ稈を含み、前
記第二の極板を形成り−る工程は、ポリシリ」ン層を形
成し、前記ポリシリコン層をエツチングする１稈を含み
、高定Ｌｆ　４−ｐパシタの第二の極板と、低電丹キせ
バシタの第一極板を定める。
（１５）前記第１０］１’ｊに記載された方法は更に、
低：ｑ　ｔ−ｉキトバシタを形成する［程を含み、第二
の極板を形成する前記工程は、ポリシリコン層を形成し
、１１４記ポリシリコン層をエツチングする工程を含み
、畠？■圧４−１１バシタの第二極板と、低電［１１−
ｔｉ？バシタの第二極板を定める。
（１６）前記第１０項に記載された方法において、１１
°ト、ｉＸ汁キャバシクの第一・の４４ｉ根を形成する
［稈ぐは、Ｎ　Ｐ　Ｎ装置のＮ→］レクタ領域の形成と
同時に、Ｎ→−領域が形成される。
（１７）半導体表面を持つ！；（扱に形成された、Ｎ　
ｌ”Ｎ及びＭＯ８装買を持つ集積回路に、様々な°ｊｌ
ｊ月二能力を持つ複数のキャパシタを形成するｌＪ法に
おいで、 半導体表面に複数のＮ十領域を形成し、１１を記入面１
に第一の酸化物層を熱形成し、前記Ｎ−）領域上と１１
４記半導体表面の部分上に、第一のポリシリ二］ン領域
を形成し、 前記ポリシリ゛」ン領域に、第二の酸化物層を形成し、 前記第二の酸化物層に窒化物層を形成し、前記窒化物層
の部分を取り除き、 前記窒化物層が取り除かれたところに、酸化物を熱成長
させ、また、 前記第−のポリシリコン領ｊ城の土と、前記Ｎ十１１域
の上に、ポリシリコン領域を形成する方法。
（１８）前記第１０Ｊｎに記載された方法は更に、−ン
ス１ング層でフィールド酸化物領域を定め、前記マス−
１ング層の部分が前記Ｎ４−領域の十に置かれ、 前記フィールド酸化物領域を形成し、また、＋Ｗｆ記マ
スキング層の部分を取り除き、前記Ｎ　−）−領域の上
に買かれた前記部分の幾らかは取り除かれない。
（１９）前記第１８１１１に記載された方法において、
フィールド酸化物領域を定める前記−［程は、前記先（
仮を覆う窒化物層を形成する段階を含み、前記フィール
ド酸化物を定める領域の前記窒化物層の部分を取り除く
。
（２０）凸型Ｌ〔キャパシタは、 Ｎ（−領域を含む第一の１：ヤバシタ極板を含み、前記
第一のキャパシタ極板を覆う第一、の絶縁層を含み、 中間４−ヤパシタ極板は、前ム１：第一の絶縁層を覆う
第一の導電層を含み、 第二の絶縁層が前記中間キャパシタ極板を覆い、第二の
４ニヤバシタ神板は、１）ｊ１記第二の絶縁層を覆う第
二の′４′ｔｆｉ層を含み、 前記第一と第二の極板のｉ’ｌｊ　Ｊｆを１ビ続する回
路を含み、前記中間極板は１）４記第−と第二の極板の
電圧の中間の電圧を有する１陥電圧ＩＶバシタ。
（２１）　　前記第２０１ｆｉに記載されたキャパシタ
において、前記第二と中間のキャパシタ極板は、ポリシ
リコン物質を含む。
（２２）高電圧キャパシタ７２が、低゛市圧４ヤバシタ
１０と共に形成される。低電圧及び高定＆４−ヤパシタ
の第一の極板１２が、第一のポリシリコン層から形成さ
れる。薄い酸化物層１６が、窒化物ｈ’４１８と同様に
、極板のＪ−に形成される。、凸型Ｌ↑Ｆ　Ｉ−バシタ
７２を覆う窒化物層がＬツチングされ、露出された酸化
物１６が史に熱酸化され、より厚い１４電体を形成リ−
る。低電圧及び、ｒ′！ｉ電／ｌ　Ｌ　ｔ／バシタの第
二の極板１４．８２は、第二のポリシリコン層から形成
され、同時に形成された高電圧及び低電ＩＩ％ヤパシタ
の電気的パラメータが独立して制御される。
【図面の簡単な説明】
第１図は、［３ｉ　ＣＭＯ８ｆ稈で用いられた、−膜内
＜７低電Ｊ、ｔキ１７バシタの側面断面図を示り°。 第２図は、高温度Ｎ＋領域を用い−ｃ高電圧−１ｔ＝バ
ンクを形成する、第一の段階を示す側面断面図Ｃある。 第３図は、Ｉ！Ｉ淵瓜Ｎト領域を用いて＾電圧キャパシ
タを形成す゛る、第二の段階を示す側面ｆＦｊｉ面図で
ある。 第４図は、ｊ９い酸化物ポリシリコン・ポリシリコン・
−１＝　ｐバシタを形成ヂる、第一の段階を承り側面断
面図である。 第５図は、１９い酸化物ポリシリコン・ポリシリコン・
キャパシタを形成１ノ゛る、第二の段階を示り一側面断
面図である。 第６図は、厚い酸化物ポリシリコン・ポリシリコン・キ
ャパシタを形成する、第三の段階を示す側面断面図であ
る。 第７図は、ａ′Ｓ淵度Ｎ１−領域を用いる凸型ｒｔ　１
ヤパシタの、第二の実施態様を示４′側面断面図である
。。 第８図は、高温度Ｎ　＋領域を用いる高電Ｌ１１．ヤバ
シタの、第三の実施態様を示す側面断面図である。 第９図は、Ｂｍ度Ｎ十領域を用いるへ電几１ヤバシタの
、第四の実施態様を示す側面断面図である。 主な符号の説明 １０：低゛市Ｉ：［キャパシタ １２．７４：第一の極板 １４．７０，８２，８６．９２．１０２：第二の極板 １６：酸化物層 １８．９０：窒化物層 ２２：ｐｖｏｓ＋−ランジスタ ２４：ＮＭＯＳトランジスタ ２６：ＮＰＮトランジスタ ２８：第一の］〕−〕■ピタ４′シー 層３０：Ｉ’−１重機 ３６：第二の１）−エビタ４シー層 ４６：フイールド醇化物領域 ４８：ゲート酸化物 ５０．５２ニゲ−ト ロ４．７２．８４．８８．９４：高電１＊−１’　ｔｌ
バシタ ６６：Ｎ＋領領 域９：バッド酸化物 ９６：第一の誘７ｔｆ体層 ９８：中間極板 １００：第二の誘電体層

Claims (1)

    【特許請求の範囲】
  1. （１）集積回路に用いられる高電圧キャパシタにおいて
    、 Ｎ＋領域を含む第一のキャパシタ極板と、 前記第一のキャパシタを覆い、導電層を含む第二のキャ
    パシタ極板と、 前記第一及び第二の極板の間に形成された酸化物層と、 前記第一及び第二の極板の間に形成され、前記酸化物層
    を覆う窒化物層とを含む高温キャパシタ。
JP63302131A 1987-11-30 1988-11-29 集積回路の高圧キャパシタ Pending JPH021964A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US126442 1987-11-30
US07/126,442 US4805071A (en) 1987-11-30 1987-11-30 High voltage capacitor for integrated circuits

Publications (1)

Publication Number Publication Date
JPH021964A true JPH021964A (ja) 1990-01-08

Family

ID=22424854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63302131A Pending JPH021964A (ja) 1987-11-30 1988-11-29 集積回路の高圧キャパシタ

Country Status (3)

Country Link
US (1) US4805071A (ja)
JP (1) JPH021964A (ja)
KR (1) KR0134779B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234054A (ja) * 1990-02-09 1991-10-18 Matsushita Electron Corp 半導体装置の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JP3038731B2 (ja) * 1989-10-19 2000-05-08 ソニー株式会社 半導体装置
US5195017A (en) * 1989-12-13 1993-03-16 Texas Instruments Incorporated Method for forming a polysilicon to polysilicon capacitor and apparatus formed therefrom
JP2538699B2 (ja) * 1990-06-12 1996-09-25 株式会社東芝 絶縁破壊評価用試験素子
US5187637A (en) * 1992-02-14 1993-02-16 At&T Bell Laboratories Monolithic high-voltage capacitor
JP2762851B2 (ja) * 1992-07-27 1998-06-04 日本電気株式会社 半導体装置の製造方法
US5648281A (en) * 1992-09-21 1997-07-15 Siliconix Incorporated Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate
US5429981A (en) * 1994-06-30 1995-07-04 Honeywell Inc. Method of making linear capacitors for high temperature applications
US5650346A (en) * 1994-08-29 1997-07-22 United Microelectronics Corporation Method of forming MOSFET devices with buried bitline capacitors
US5554545A (en) * 1994-09-01 1996-09-10 United Microelectronics Corporation Method of forming neuron mosfet with different interpolysilicon oxide thickness
US5656834A (en) * 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
KR100360184B1 (ko) * 1995-03-30 2003-01-15 산요 덴키 가부시키가이샤 반도체집적회로장치의제조방법
US5895945A (en) * 1995-11-14 1999-04-20 United Microelectronics Corporation Single polysilicon neuron MOSFET
FR2757683B1 (fr) 1996-12-20 1999-03-05 Sgs Thomson Microelectronics Transistor bipolaire et capacite
US6034388A (en) * 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
TW557569B (en) * 2000-01-24 2003-10-11 Sony Corp Semiconductor device and manufacturing method thereof
US6800921B1 (en) 2000-03-01 2004-10-05 International Business Machines Corporation Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
US20060186450A1 (en) * 2005-02-24 2006-08-24 Texas Instruments Inc. Integrated high voltage capacitor and a method of manufacture therefor
US7470991B2 (en) * 2005-02-24 2008-12-30 Texas Instruments Incorporated Integrated high voltage capacitor having capacitance uniformity structures and a method of manufacture therefor
US7413947B2 (en) * 2005-02-24 2008-08-19 Texas Instruments Incorporated Integrated high voltage capacitor having a top-level dielectric layer and a method of manufacture therefor
US20150357206A1 (en) * 2014-06-06 2015-12-10 Raytheon Company Use of an etch stop in the mim capacitor dielectric of a mmic

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190455A (ja) * 1984-10-09 1986-05-08 Mitsubishi Electric Corp キヤパシタ
JPS62248250A (ja) * 1986-04-21 1987-10-29 Nec Corp 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320484A (en) * 1963-11-12 1967-05-16 Texas Instruments Inc Dielectric devices
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
JPS58225662A (ja) * 1982-06-24 1983-12-27 Nec Corp 半導体装置
JPS595662A (ja) * 1982-07-01 1984-01-12 Nec Corp 半導体装置
US4458295A (en) * 1982-11-09 1984-07-03 Raytheon Company Lumped passive components and method of manufacture
JPS59184556A (ja) * 1983-04-04 1984-10-19 Nec Corp 半導体集積回路
JPS59195859A (ja) * 1983-04-21 1984-11-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190455A (ja) * 1984-10-09 1986-05-08 Mitsubishi Electric Corp キヤパシタ
JPS62248250A (ja) * 1986-04-21 1987-10-29 Nec Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234054A (ja) * 1990-02-09 1991-10-18 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR0134779B1 (ko) 1998-04-20
KR890008958A (ko) 1989-07-13
US4805071A (en) 1989-02-14

Similar Documents

Publication Publication Date Title
JPH021964A (ja) 集積回路の高圧キャパシタ
US5447876A (en) Method of making a diamond shaped gate mesh for cellular MOS transistor array
US4750024A (en) Offset floating gate EPROM memory cell
US5880502A (en) Low and high voltage CMOS devices and process for fabricating same
US4890142A (en) Power MOS transistor structure
EP0852400A2 (en) A bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
US4374454A (en) Method of manufacturing a semiconductor device
JPH09298301A (ja) Ｍｏｓ技術パワーデバイス
JPH08222645A (ja) 軽くドープしたドレイン領域を形成する方法
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
JPH03241771A (ja) 高い抵抗性の無定形シリコン抵抗器を含む集積回路を形成する方法
JPS6243549B2 (ja)
US5675162A (en) EPROM, flash memory with high coupling ratio
JPH07193243A (ja) 共通ベース領域を有するトランジスタ
US6475850B2 (en) Bipolar-CMOS (BiCMOS) process for fabricating integrated circuits
US6008524A (en) Integrated injection logic semiconductor device
JPH06103745B2 (ja) 集積回路素子
US5055904A (en) Semiconductor device
WO1981002493A1 (en) Self-aligned buried contact and method of making
US5895945A (en) Single polysilicon neuron MOSFET
JPH06338589A (ja) Ｍｉｓキャパシタ及びそれを用いた半導体装置並びに半導体装置の製造方法
JPS62142363A (ja) 半導体記憶装置およびその製造方法
US5677554A (en) FET having a dielectrically isolated gate connect
JPH01292862A (ja) 半導体装置
JP2707161B2 (ja) 半導体装置