JPS595662A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS595662A
JPS595662A JP57114191A JP11419182A JPS595662A JP S595662 A JPS595662 A JP S595662A JP 57114191 A JP57114191 A JP 57114191A JP 11419182 A JP11419182 A JP 11419182A JP S595662 A JPS595662 A JP S595662A
Authority
JP
Japan
Prior art keywords
memory element
capacitor
insulating film
memory
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57114191A
Other languages
English (en)
Inventor
Junji Tajima
田島 淳司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57114191A priority Critical patent/JPS595662A/ja
Publication of JPS595662A publication Critical patent/JPS595662A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にダイナミックRAM型
記憶装置におけるリファレンス用記憶素子に関するもの
である。
一個のトランジスタと一個のコンテンサーによ多構成さ
れる(以下1−T1型と記す。)MOSダイナミックR
AMの記憶素子の一部の等価回路を第1図に示す。記憶
素子及びリファレンス用記憶素子の平面図を第2図、断
面図を第3図に示す。
すなわちセンスアンプ(3)に接続される複数の記憶素
子と2個のダミー素子から構成される。記憶素子のコン
テンサーの容量(Cs )とりアレンス用記憶素子のコ
ンデンサーの容量(CR)は、1−Tr型のダイナミッ
クRAMてはcs:cR=2:1前後の値に設定される
。従来C6とCRはコンデンサ一部の絶縁膜を同一膜厚
としてリファレンス用記憶素子のコンテンサ一部の面積
を記憶素子のコンデンサ一部の約2分1になる様設定し
てC8とCRの比を実現していた。しかし近年メモリの
大容量化が進むにつれて記憶素子、記憶素子のコンテン
サーの面積がきわめて小さくなってきた。特にリファレ
ンス用記憶素子のコンテンサーの面積はきわめて小さい
1)そのためフォトエツチングを用いた各パターンの形
成のバラツキ、例えばフィールド幅のバラツキ、コンデ
ンサーの電極(4)の寸法のバラツキ等によりC8とC
Rの比が設定値からずれ歩留及び動作マージン等に影響
を与えるようになってきた。
本発明は記憶素子のコンデンサーの絶縁膜厚とリファレ
ンス用記憶素子のコンデンサーの絶縁膜厚が相異なるこ
とによシ上記欠点を解消し動作マージンの広い半導体記
憶装置を提供するものである。
この発明の半導体装置は半導体基板の1主表面上に記憶
x子がコンデンサー、トランジスタ各々1つから力る半
導体記憶装置で記憶素子のコンデンサーの絶縁膜厚とリ
ファレンス用記憶素子のコンデンサーの絶縁膜厚が相異
なることを特徴とする半導体記憶装置でを)る。
本発明のように記憶素子のコンデンサ・−の絶縁膜厚と
リファレンス用記憶素子のコンテンツ−の絶縁膜厚が違
う構成にすることにより、リファレンス用記憶素子のコ
ンデンサーの面積、形状に自由度が生首れ、またフォト
エッチ工程でのパターン幅の制御に比べ絶縁膜厚の制御
は容易であるためCFJとCRの比が設定値からのずれ
を最小にすることができる。1 以下本発明を実施例によシ説明する。第4図、第5図は
それぞれ本発明の1実施例を示すものである。第4図(
a)は記憶素子の平面図、第4図中)はリファレンス用
記憶素子の平面図、第5図(a)は記憶素子の断面図、
第5図中)はリファレンス用記憶素子の断面図を各々示
す。図中1はディデッド線、12は一層目の多結晶半導
体で形成される記憶素子のコンテンサー電極、14は2
層目の多結晶半導体で形成される記憶素子選択用トラン
ジスタ、16は記憶素子のコンテンサーの絶縁膜で膜厚
25OA’13は2層目の多結晶半導体で形成されるリ
ファレンス用記憶素子コンデンサー電極、15は2層目
多結晶半導体で形成されるリファレンス用記憶素子選択
用トランジスタ、】7はリファレンス用記憶素子用ンテ
ンサー絶縁膜で膜厚500 A”である。トランジスタ
のケート絶縁膜厚は500にでおる1)このようにリフ
ァレンス用記憶素子のコンデンサーの単位面積当りの容
量は記憶素子のそれの2分の1であシ、記憶素子のコン
デンサー(1(Itとリファレンス用記憶素子のコンデ
ンサーαηけ面積が等しく形状も同一にすることができ
る。絶縁膜の膜厚の制御はフォトエツチング工程でのパ
ターン幅の制御に比べ制御が容易であるためC8とCR
の比の設定値からのずれを最小にすることができる。ま
た1−’I’、型のダイナミックRAMでは2層の多結
晶半導体を用いることは広く用いられておシ従来に比ベ
ニ程が長くなるととはない。
実施例では記憶素子とリファレンス用記憶素子のスンテ
ンサーの絶縁膜を同一膜質と+、ているが異なる膜質の
場合でも同様の効果が期待できる9、このように本発明
によれば製造上のバラツキによるC8とCRO比の設定
値からのすれを最小におさえることができ、動作マージ
ンの広(6半導体記憶回路を実現できる、。
【図面の簡単な説明】
第1図1d)MOSダイナミックRAMの記憶素子の配
置の1部の竹節回路図、第2図(a)は従来の記憶素子
の平面図、第2図(b)HIJファレンス用記憶素子の
平面図、第3図は従来の記憶素子及びリファレンス用記
憶素子の断面図、第4図(a)は本発明゛の記憶素子の
平目11図、第4図(1))はリファレンス用記憶素子
の平面図、第5図(a)は本発明の記憶素子の断面図、
第5図(b)はリファレンス用記憶素子の断面図1.で
ある。 なお図において、1・・・・・・ディジット線、2・・
・・・・ワード線、3・・・・・・センスアンプ、4・
・・・・・記憶素子及びリファレンス用記憶素子用コン
テンサー!、極、5・・・・・・記憶素子及びリファレ
ンス用記憶素子用選択トランジスタ、6・・・・・・半
導体基板、7・・・・・・コンデンサ一部絶縁膜、8・
・・・・・ゲート絶縁膜、9・・・・・・アルミ配置、
10・・・・・・記憶素子コンテンサー、11・・・・
・・リファレンス用記憶素子コンテンサー12・・・・
・・記憶素子コンデンサー電極、13・・曲す   □
ファレンス用記憶素子コンデンサー電極、14・・・・
・・記憶素子選択用トランジスタ、15・・・・・・リ
ファレンス用記憶素子選択用ト、ランジスタ、16・・
・・・・記憶素子コンデンサ一部絶縁膜、17・・・・
・・リファレンス用記憶素子コンデンサ一部絶縁膜、2
1〜24・・・・・・リファレンス用記憶素子、25〜
32・・・・・・記憶素子、である。 第1 図 第2図色) 第2図 (b) ・十 第3図 15 榮4図 (b) 拵5図(b)

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一主表面上に各々1個のコンデンサー及び
    トランジスタを含む記憶素子が設けられた半導体記憶装
    置において、記憶用の記憶素子の該コンデンサーの絶縁
    膜厚と1メアレンス用の記憶素子の該コンデンサーの絶
    縁膜厚とが相異なることを特徴とする半導体記憶装置。
JP57114191A 1982-07-01 1982-07-01 半導体装置 Pending JPS595662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57114191A JPS595662A (ja) 1982-07-01 1982-07-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57114191A JPS595662A (ja) 1982-07-01 1982-07-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS595662A true JPS595662A (ja) 1984-01-12

Family

ID=14631475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57114191A Pending JPS595662A (ja) 1982-07-01 1982-07-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS595662A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570059A (en) * 1978-11-20 1980-05-27 Mitsubishi Electric Corp Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570059A (en) * 1978-11-20 1980-05-27 Mitsubishi Electric Corp Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits

Similar Documents

Publication Publication Date Title
US5278437A (en) Stacked capacitor type semiconductor memory device and manufacturing method thereof
KR930003329A (ko) 반도체집적회로장치 및 그 제조방법
JPH06216332A (ja) 半導体記憶装置
JPH0824174B2 (ja) 高集積半導体メモリ装置のキャパシター製造方法
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
US5571742A (en) Method of fabricating stacked capacitor of DRAM cell
KR940012615A (ko) 반도체메모리장치 및 그 제조방법
JPS6123663B2 (ja)
JP3629123B2 (ja) Dramセルアレイ及びdramセルアレイの構成要素を配列する方法
JPS595662A (ja) 半導体装置
JPH04298074A (ja) スタックキャパシタを備えたdramおよびその製造方法
JPS6037766A (ja) 半導体装置
JPH01100960A (ja) 半導体集積回路装置
JPH06181295A (ja) 半導体メモリ装置及びその製造方法
JPS62145862A (ja) 半導体記憶装置
US5132240A (en) Method for manufacturing a semiconductor device
US4173819A (en) Method of manufacturing a dynamic random access memory using MOS FETS
KR0165307B1 (ko) 저항소자를 갖는 반도체 메모리장치 및 그 제조방법
JPS5972158A (ja) 半導体装置
JPS57114272A (en) Semiconductor memory
JPH0555513A (ja) 半導体メモリ
JPS60196967A (ja) ダイナミツクメモリセル
JPH01302852A (ja) 半導体メモリのメモリセル構造
JPS61233497A (ja) 半導体記憶装置
KR0133831B1 (ko) 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법