JP2006237034A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006237034A
JP2006237034A JP2005045059A JP2005045059A JP2006237034A JP 2006237034 A JP2006237034 A JP 2006237034A JP 2005045059 A JP2005045059 A JP 2005045059A JP 2005045059 A JP2005045059 A JP 2005045059A JP 2006237034 A JP2006237034 A JP 2006237034A
Authority
JP
Japan
Prior art keywords
layer
capacitor
conductor layer
dielectric layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005045059A
Other languages
English (en)
Inventor
Sadahisa Watanabe
禎久 渡辺
Mitsuru Kiyono
充 清野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005045059A priority Critical patent/JP2006237034A/ja
Publication of JP2006237034A publication Critical patent/JP2006237034A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 チップの面積を増加させることなく、容量値を増加又は減少させて調整する。
【解決手段】 半導体基板1と、該半導体基板1上に形成された拡散層2と、該拡散層2上に形成された第1の誘電体層3と、該第1の誘電体層3上に形成された第1の導体層4と、該第1の導体層4上に形成された第2の誘電体層8と、該第2の誘電体層8上に形成された第2の導体層9を有し、該拡散層2と該第1の導体層4の間に挟まれた該第1の誘電体層3とで形成される第1の容量と、該第1の導体層4と該第2の導体層9の間に挟まれた該第2の誘電体層8とで形成される第2の容量とを有し、第1の容量と第2の容量を並列又は直列に接続する。
【選択図】 図1

Description

本発明は、半導体装置に係り、特に半導体集積回路基板上に形成される容量素子を有する半導体装置に関する。
半導体基板上に形成される容量素子は、基本的にMOSFETのゲート酸化膜を使用しているが、近年では、単位面積当たりの容量値を増加させるために同一面に複数の誘電体層を形成するものも提案されている。(例えば特許文献1参照。)
一般的な容量は、例えば図3に示すように、n型シリコン基板101上に形成されたn+拡散層102表面を酸化して薄い酸化膜103を形成し、薄い酸化膜103の上に重ねて導体であるポリシリコン層104を形成し、その後表面全体を酸化膜105で覆い、その後、コンタクトホール106a、106bを開口し、ポリシリコン層104を第1の取出し電極107に接続し、n+拡散層102を第2の取出し電極108に接続して端子a−b間に容量が形成される。
ここで、薄い酸化膜103は、一般にはMOSトランジスタのゲート酸化膜を流用して用いられる。
特開平07−221267号公報
ところで、半導体集積回路基板上に形成される容量は、発振器や位相補償回路等に使用され、半導体集積回路の高精度化に伴い、容量の調整を行うことが必要となってきている。しかしながら、予め容量値の調整を前提とした調整用の容量を半導体集積回路に作り込んだ場合、非常に多くの面積が必要となり、チップ面積が増大し、製品コストの上昇が大きな問題となっていた。
そこで本発明はこのような従来の実情に鑑みて提案されたものであり、チップ面積の増大なしに容量値の調整を可能とした半導体装置を提供することを目的とする。
上述の問題を解決するために、本発明に係る半導体装置は、半導体基板1と、該半導体基板1上に形成された拡散層2と、該拡散層2上に重ねて形成された第1の誘電体層3と、該第1の誘電体層3上に重ねて形成された第1の導体層4とでなり、該拡散層2と該第1の導体層4とを対向電極とする第1の容量と該第1の導体層4上に重ねて形成された第2の誘電体層8と、該第2の誘電体層8上に重ねて形成された第2の導体層9とでなり、該第1の導体層4と該第2の導体層9とを対向電極とする第2の容量とを有し、該第1の導体層4が第1の取出し電極7aに接続され、かつ該拡散層2と該第2の導体層9とを第2の取出し電極9に共通に接続することにより、該第1の容量と該第2の容量を電気的に並列に接続した容量であって、該第2の誘電体層8に接する該第2の導体層9の面積を変えることにより該容量の容量値の調整を行うことを特徴とする半導体装置である。
以上のような半導体装置では、該第1の導体層4と該第2の導体層9とを対向電極とする第2の容量を調整に使用するため、容量値の調整のための領域を別途設ける必要がなくなり、チップ面積を増大させることなく容量値の調整可能な半導体装置を提供することができる。また、調整用の第2の容量を第1の容量と直列又は並列に接続することによって容量値の調整を行うことができる。
本発明の半導体装置によれば、容量値調整のための調整用容量の面積が不要となるため、チップ面積を増大させることなく、製品コストの低減が可能である。
以下、本発明を適用した半導体装置について、図面を参照しながら説明する。
先ず、第一実施例である図1に示す半導体装置は、n型半導体基板1とn型半導体基板1上に形成されたn+型拡散層2とn+型拡散層2上に重ねて形成された第1のシリコン酸化膜から成る誘電体層3と該第1の誘電体層3上に重ねて形成されたポリシリコンからなる第1の導体層4を形成し、該ポリシリコンからなる該第1の導体層4上に重ねて形成したシリコン酸化膜から成る第2の誘電体層8を形成した後、表面全体を酸化膜5で覆い、その後、コンタクトホール6a、6b、6cを開口し、その後、該ポリシリコンからなる第1の導体層4が第1の取出し電極7aに接続し、かつ該n+型拡散層2と該アルミニュウムからなる第2の導体層9とを第2の取出し電極7bにより共通に接続する。
このとき、該n+型拡散層2と該ポリシリコンからなる第1の導体層4とを対向電極とする第1の容量と、該第1のポリシリコンからなる導体層4と該第2のアルミニュウムからなる導体層9とを対向電極とする第2の容量とが、並列に接続された容量となる。すなわち端子A−B間に容量が形成される。該第2のシリコン酸化膜からなる誘電体層8に接する該第2のアルミニュウムからなる導体層9の面積をコンタクトホール6bの開口面積を調整することにより、第2の容量値が調整され、すなわち端子A−B間の容量値の調整を行うことを特徴とする半導体装置である。
次に、第二実施例である図2に示す半導体装置は、n型半導体基板1とn型半導体基板1上に形成されたn+型拡散層2とn+型拡散層2上に重ねて形成された第1のシリコン酸化膜から成る誘電体層3と該第1の誘電体層3上に重ねて形成されたポリシリコンからなる第1の導体層4を形成し、該ポリシリコンからなる該第1の導体層4上に重ねて形成したシリコン酸化膜から成る第2の誘電体層8を形成した後、表面全体を酸化膜5で覆い、その後、コンタクトホール6b、6cを開口し、その後、第1の取出し電極7cに接続し、該n+型拡散層2を第2の取出し電極7bにより接続する。このとき、該n+型拡散層2と該ポリシリコンからなる第1の導体層4とを対向電極とする第1の容量と、該第1のポリシリコンからなる導体層4と該第2のアルミニュウムからなる導体層11とを対向電極とする第2の容量とが、直列に接続された容量となる。すなわち端子C−D間に容量が形成される。該第2のシリコン酸化膜からなる誘電体層8に接する該第2のアルミニュウムからなる導体層11の面積をコンタクトホール6bの開口面積を調整することにより、第2の容量値が調整され、すなわち端子C−D間の容量値の調整を行うことを特徴とする半導体装置である。
前述のように、本発明の半導体装置によれば、第1の容量上に形成された第2の容量を容量値の調整に使用するため、容量値の調整のための領域を別途設ける必要がなくなり、チップの面積を増大させることなく容量値の調整可能な半導体装置を提供することができる。従って、調整用の第2の容量を第1の容量と並列又は直列に接続することによって容量値を増加又は減少させることのできる半導体装置を提供することができる。
前述の説明では、調整用の第2の容量を第1の容量上に形成することとしているが、調整用の第2の容量は、第2の容量の下部に素子の無い領域に作成しても良い。
なお、前述の説明では、n型半導体基板とn型半導体基板に形成されたn+型の拡散層を例に挙げて説明したが、p型半導体基板とp型半導体基板に形成されたp+型拡散層にも同様に適用可能であることは言うまでもない。
また、前述の説明では、誘電体層3及び誘電体層8はシリコン酸化膜としたが、誘電体層3及び誘電体層8はシリコン窒化膜でも良いし、シリコン酸化膜とシリコン窒化膜の複合膜でも良い。
また、第2の導体層の面積を変えることによる容量値の調整により容量全体の容量値の調整を行うこととしているが、第1の容量を構成する第1の導体層の面積を変えることと組み合わせることにより容量全体の容量値の調整が適用可能であることは言うまでもない。
本発明を適用した第一実施例の半導体装置である。 本発明を適用した第二実施例の半導体装置である。 従来の半導体装置である。
符号の説明
1 n型半導体基板
2 n+型拡散層
3、8 シリコン酸化膜
4 ポリシリコン
5 絶縁膜層
6a、6b、6c コンタクトホール
7a、7b、7c 取出し電極
9、10、11 アルミニュウム
A、B、C、D 端子

Claims (5)

  1. 半導体基板と、該半導体基板上に形成された拡散層と、該拡散層上に重ねて形成された第1の誘電体層と、該第1の誘電体層上に重ねて形成された第1の導体層とでなり、
    該拡散層と該第1の導体層とを対向電極とする第1の容量と、
    該第1の導体層上に重ねて形成された第2の誘電体層と、該第2の誘電体層上に重ねて形成された第2の導体層とでなり、
    該第1の導体層と該第2の導体層とを対向電極とする第2の容量とを有し、
    該第1の導体層が第1の取出し電極に接続され、かつ該拡散層と該第2の導体層とを第2の取出し電極に共通に接続することにより、該第1の容量と該第2の容量を電気的に並列に接続した容量であって、
    該第2の誘電体層に接する該第2の導体層の面積を変えることにより該容量の容量値の調整を行うことを特徴とする半導体装置。
  2. 該第1の容量と該第2の容量を直列に接続したことを特徴とする請求項1記載の半導体装置。
  3. 該第1の誘電体層と該第2の誘電体層は酸化膜であることを特徴とする請求項1又は請求項2記載の半導体装置。
  4. 該第1の誘電体層は酸化膜であり、該第2の誘電体層は窒化膜であることを特徴とする請求項1乃至請求項3のうち何れか一項に記載の半導体装置。
  5. 該第1の導体層はポリシリコンであり、該第2の導体層はアルミニュウムであることを特徴とする請求項1乃至請求項4のうち何れか一項に記載の半導体装置。
JP2005045059A 2005-02-22 2005-02-22 半導体装置 Pending JP2006237034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005045059A JP2006237034A (ja) 2005-02-22 2005-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045059A JP2006237034A (ja) 2005-02-22 2005-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2006237034A true JP2006237034A (ja) 2006-09-07

Family

ID=37044397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045059A Pending JP2006237034A (ja) 2005-02-22 2005-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2006237034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142497A (ja) * 2011-01-05 2012-07-26 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142497A (ja) * 2011-01-05 2012-07-26 Mitsubishi Electric Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7217985B2 (en) Semiconductor device including a transistor having low threshold voltage and high breakdown voltage
JPH02246261A (ja) コンデンサ構造とモノリシック電圧掛算器
TW200609997A (en) Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
US10249528B2 (en) Integrated circuit and manufacturing method thereof
JP2007208101A (ja) 半導体装置
KR20040067784A (ko) 반도체 장치
US8724362B2 (en) Transistor circuit layout structure
US20180114858A1 (en) Transistor structure
JP2006229226A (ja) 集積回路を有する半導体装置
JP4333642B2 (ja) キャパシタ装置及びキャパシタ装置の製造方法
JP2007157892A (ja) 半導体集積回路およびその製造方法
US9812442B2 (en) Integrated semiconductor device and manufacturing method therefor
US9985145B1 (en) Variable capacitor structures with reduced channel resistance
JP2006237034A (ja) 半導体装置
US11825648B2 (en) One-time programmable memory structure
JP2009147204A (ja) 可変キャパシタ
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
US20240015958A1 (en) One-time programmable memory structure
US6586299B1 (en) Mixed mode process
US20060216895A1 (en) Power semiconductor device having buried gate bus and process for fabricating the same
JPH11307745A (ja) 非揮発性半導体素子及びその製造方法
JPH07135296A (ja) 半導体集積回路装置
KR100311179B1 (ko) 모스캐패시터
JP2004296880A (ja) Mos半導体装置
JP2006054325A (ja) 半導体装置