JPH05304221A - 大電流集積回路 - Google Patents
大電流集積回路Info
- Publication number
- JPH05304221A JPH05304221A JP5026699A JP2669993A JPH05304221A JP H05304221 A JPH05304221 A JP H05304221A JP 5026699 A JP5026699 A JP 5026699A JP 2669993 A JP2669993 A JP 2669993A JP H05304221 A JPH05304221 A JP H05304221A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- transistor
- phase
- low
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 286
- 239000011229 interlayer Substances 0.000 claims abstract description 53
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000011159 matrix material Substances 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
領域間に別の配線を配置を可能な配線構造とする。 【構成】行方向および列方向に配置された各集合トラン
ジスタ101〜106のうち、第1相ローサイドランジ
スタ101とこれに隣接する第1相ハイサイドトランジ
スタ104とは、前記トランジスタ101の上側で導電
接続する上側配線相112から、前記トランジスタ10
4の近傍で層間絶縁膜に設けられた接続孔を介してトラ
ンジスタ104の下側配線層115に導電接続され、ま
た、前記第1相ローサイドランジスタ101と第1相ロ
ーサイドトランジスタ102とは、それらに下側配線層
としてそれぞれ導電接続する配線層19と、各配線層1
9に層間絶縁膜を介してその上側に配置された配線層1
11によって架橋されて導電性接続している配線構造を
有することを特徴とする。
Description
路を備える大電流集積回路に関し、特に、トランジスタ
形成領域に対する配線構造に関する。
る小型化,低価格化,高機能化および高信頼化などの実
現は、構成部品のサイズ、機能および性能などの向上に
因るところが大きく、さらに一層の向上が期待される。
たとえば、パーソナルコンピューターなどに搭載される
ハードディスク装置においては、数年の間に2. 5イン
チサイズから1.8インチサイズに小型化されることは
確実である。このようなハードディスク装置に用いるL
SIに対しては、ドライバ部とコントロール部とがワン
チップ化され、しかも、ドライバ部が処理可能な電流と
して1Aを超えるものさえも必要になってくる。従っ
て、ディスクドライブの制御用ICなどの大電流集積回
路におけるオン抵抗は、ICの処理電流とサイズとの関
係などを規定する重要な因子であるため、トランジスタ
形成領域の配置や配線層の構造なども、前述の状況を踏
まえて構成する必要がある。
図4に示す配線構造を有する回路が考えられる。この図
示の回路は、3相モータ駆動制御用3相ハーフブリッジ
回路を有する集積回路である。この回路の回路図を示し
たのが図5である。これらの図において、第1〜3相の
各集合トランジスタ201〜203および第1〜3相の
各集合トランジスタ204〜206からなる各集合トラ
ンジスタ対が、列方向および行方向に格子状に配置さ
れ、層間絶縁膜110により被覆されている。前記集合
トランジスタ(以下単にトランジスタ)201〜203
は、回路のハイサイドに配列され、前記集合トランジス
タ(以下単にトランジスタ)204〜206は、回路の
ローサイドに配列されている。図6に断面構造を示すよ
うに、これらのトランジスタは、周知のように、半導体
基板100表面にイオンを拡散させることにより形成さ
れたもので、その表面には、前記したように、層間絶縁
膜110が被覆されている。この層間絶縁膜110に複
数のスルーホール(接続孔)110aを形成し、これら
接続孔110aを介して後述の各上下配線層が基板10
0上の各集合トランジスタ内ではソースはソース,ドレ
インはドレインの各電極領域に接続され、集合トランジ
スタ間では図5に示される配線接続されている。以下、
トランジスタ201〜203をハイサイドトランジスタ
201〜203と記し、トランジスタ204〜206を
ローサイドトランジスタ204〜206と記す。これら
のトランジスタのうち第1ハイサイドトランジスタ20
1の一方側の電極領域(ソース領域)およびローサイド
トランジスタ204の一方側の電極領域(ドレイン領
域)に対しては、行方向に配置された第1相出力用配線
層209(図4で一点鎖線で示す)が導電接続してお
り、その端部には第1相出力用パッド214を有してい
る。同様に、第2相および第3相ハイサイドトランジス
タ202,203の一方側の電極領域(ソース領域)お
よびローサイドトランジスタ205,206の一方側の
電極領域(ドレイン領域)に対して、第2相および第3
相出力用配線層210,211(図4でそれぞれ一点鎖
線)が導電接続しており、それらの端部には、第2相お
よび第3相出力用パッド215,216をそれぞれ有し
ている。さらに、各ハイサイドトランジスタ201〜2
03の他方側の電極領域(ドレイン領域)に対しては、
列方向に延びるハイサイド共通端子配線層208(図4
で二点鎖線)が導電接続しており、その端部には、ハイ
サイド共通端子用パッド212を有する。一方、各ロー
サイドトランジスタ204〜206の他方側の電極領域
(ソース領域)に対しては、列方向に配置されたローサ
イド共通端子配線層207(図4で二点鎖線)が導電接
続しており、その端部には、ローサイド共通端子用パッ
ド213を有している。ここで、各配線層は、層間絶縁
膜110中にエッチングにより形成した空間に形成され
ており、層間絶縁膜110中にあって、各共通端子配線
層207,208は、第1〜第3相出力用配線層209
〜211に対して交差型多層配線構造の上層側配線層に
なっている。この配線構造における下層配線層209の
部分の斜視図を示したのが、図7である。図に示すよう
に、下層配線層は、層間絶縁膜110のスルーホール1
10a周辺を除いて一面に形成されている。従って、こ
の下層配線層における配線は、スルーホール110a周
辺を避けて導通している。
出力用配線層209〜211および各共通端子配線層2
07,208の引き回し距離が短く、配線層抵抗が小さ
いので、オン抵抗を低減することができる。しかしなが
ら、上記の配線構造においては、下層配線層209〜2
11と上層配線層207,208とが高密度に形成され
て、半導体基板表面を占有しているため、第1〜3相ハ
イサイドトランジスタ201〜203および第1〜3相
ローサイドトランジスタ204〜206の形成領域付近
に新たな配線層を設けることができず、大電流集積回路
の回路設計における自由度が小さいという問題がある。
たとえば、第1〜3相ハイサイドトランジスタ201〜
203と第1〜3相ローサイドトランジスタ204〜2
06との素子間における半導体基板の表面側は、下層側
配線層たる第1〜3相出力用配線層209〜211で覆
われているため、これらの素子間領域にアイソレーショ
ンコンタクトを行うことができないという設計上の制約
がある。この回路設計の自由度としては、上層配線層ま
たは下層配線層に対するソースおよびドレインの接続を
逆にする場合しかない。
層)209〜211と各共通端子配線層(上層配線層)
207,208とは各トランジスタ形成領域の表面側で
交差型多層配線構造を構成している。図4のC−C´線
に沿う断面を示した図6に見るように、例えばトランジ
スタ201のドレインを上層配線層208に接続するた
めにはまず、ドレインを下層配線層209に接続し、ス
ルーホール110aを通して上層配線層208に接続し
なければならない。従来の回路構成では、前記したよう
にハイサイドトランジスタ201において、ソースが下
層配線層に接続しているときは、隣のドレインは上層配
線層に接続している。したがって、ソースコンタクト領
域がドレインコンタクト領域より大きい場合には、ロー
サイドトランジスタ204では、広いコンタクト領域を
有するソースが上層配線層207に接続しなければなら
ないため、ドレインに接続する下層配線層209部分の
配線幅が狭くなり、その部分の配線抵抗が増大する。
型多層配線構造を有する大電流集積回路において、トラ
ンジスタ形成領域間に別の配線層を配置可能な配線構造
を実現することにある。さらに、ソース・ドレインの配
線層を、1層目,2層目に任意に選択でき、配線抵抗を
低減することにある。
明の大電流集積回路の第1の構成は、半導体基板の表面
側に、n相ハーフブリッジ回路を構成するハイサイド側
のトランジスタとローサイド側のトランジスタとからな
るトランジスタ対が行方向に配置されるとともに、これ
らトランジスタ対が列方向にn対配置され、これらトラ
ンジスタは層間絶縁膜により被覆され、前記行方向に延
びて前記ハイサイドトランジスタおよび前記ローサイド
トランジスタの一方側の電極領域に導電接続する各相毎
の出力用配線層が形成され、前記列方向に延びて対応す
る各トランジスタの他方側の電極領域に導電接続するハ
イサイド共通端子配線層およびローサイド共通端子配線
層が形成され、前記出力用配線層と前記共通配線層と
は、前記層間絶縁膜を介して交差型多層配線構造を形成
し、前記各相の出力用配線層、前記ハイサイド共通端子
配線層および前記ローサイド共通端子配線層のうちいず
れかの配線層が、隣接する二つのトランジスタ形成領域
の一方側のトランジスタ形成領域に上層側配線相として
形成されるとともに、他方側のトランジスタ形成領域で
は、このトランジスタ形成領域近傍で前記層間絶縁膜に
形成した接続孔を介して上記上層側配線層に導電接続す
る下層側配線層として形成されていることを特徴とす
る。
イサイド共通端子配線層およびローサイド端子配線層の
うちの残りの配線層が、隣接する二つのトランジスタ形
成領域のいずれの側においても下層側配線層として形成
されるとともに、これらのトランジスタ形成領域の前記
層間絶縁膜の表面側に接続用配線層が形成され、前記各
トランジスタ形成領域近傍の前記層間絶縁膜に形成した
接続孔を介して前記接続用配線層に前記各下層側配線層
が導電接続されていてもよい。
成は、半導体基板の表面側にn相ハーフブリッジ回路を
構成するハイサイド側のトランジスタとローサイド側の
トランジスタとからなるトランジスタ対が行方向に配置
されるとともに、これらトランジスタ対が列方向にn対
配置され、これらトランジスタは層間絶縁膜により被覆
され、前記行方向に延びて前記ハイサイドトランジスタ
および前記ローサイドトランジスタの一方側の電極領域
に導電接続する各相毎の出力用配線層が形成され、前記
列方向に延びて対応する各トランジスタの他方側の電極
領域に導電接続するハイサイド共通端子配線層およびロ
ーサイド共通端子配線層が形成され、前記出力用配線層
と前記共通配線層とは、前記層間絶縁膜を介して交差型
多層配線構造を形成し、前記各相の出力用配線層、前記
ハイサイド共通端子配線層およびローサイド端子配線層
のうちのいずれかの配線層が、隣接する二つのトランジ
スタ形成領域のいずれの側においても下層側配線層とし
て形成されるとともに、これらのトランジスタ形成領域
の前記層間絶縁膜の表面側に接続用配線層が形成され、
前記各トランジスタ形成領域近傍の前記層間絶縁膜に形
成した接続孔を介して前記接続用配線層に前記各下層側
配線層が導電接続されていることを特徴とする。
イサイド共通端子配線層および前記ローサイド共通端子
配線層のうちの残りの配線層が、隣接する二つのトラン
ジスタ形成領域の一方側のトランジスタ形成領域に上層
配線層として形成されるとともに、他方側のトランジス
タ形成領域では、このトランジスタ形成領域近傍で前記
層間絶縁膜に形成した接続孔を介して前記上層側配線層
に導電接続する下層側配線層として形成されていてもよ
い。
各相の出力用配線層,ハイサイド共通端子配線層または
ローサイド共通端子配線層が、隣接する二つのトランジ
スタ形成領域の一方側のトランジスタ形成領域に上層側
配線層として形成されている一方、他方側のトランジス
タ形成領域に下層側配線層として形成されている大電流
集積回路においては、一方側のトランジスタ形成領域に
上層側配線層として形成されている配線層は、他方側の
トランジスタ形成領域近傍まで上層側配線層として形成
され、この近傍位置にある層間絶縁膜の接続孔を介し
て、他方側のトランジスタ形成領域で下層側配線層とな
っている。そのため、隣接し合うトランジスタ形成領域
間において、他方側のトランジスタ形成領域近傍にのみ
下層側配線層が存在し、一方側のトランジスタ形成領域
には下層側配線層が存在しない。隣接し合う一方側およ
び他方側のトランジスタ形成領域間で、たとえば、アイ
ソレーションコンタクトを行って、これらのトランジス
タ間の絶縁分離をより確実な構造とすることなどもで
き、回路設計における自由度が高い。
すなわち、各相の出力用配線層,ハイサイド共通端子配
線層またはローサイド共通端子配線層が、隣接する二つ
のトランジスタ形成領域のいずれの側でも下層側配線層
として形成されている大電流集積回路においては、隣接
する二つのトランジスタ形成領域の下層側配線層同士
は、トランジスタ形成領域間において、層間絶縁膜の表
面側に形成された接続用配線層によってか架橋された構
造で導電接続している。そのため、トランジスタ形成領
域間において、トランジスタ形成領域近傍にのみ下層側
配線層が存在し、隣接トランジスタ間の接続用配線層の
下方位置には下層側配線層が存在しない。それ故、各相
出力用配線層,ハイサイドトランジスタ共通端子配線層
およびローサイドトランジスタ共通配線層の引回し距離
が短い構造のまま、隣接し合う一方側および他方側のト
ランジスタ形成領域間、すなわち、接続用配線層の下方
位置で、たとえば、アイソレーションコンタクトを行っ
て、これらのトランジスタ形成領域間の絶縁分離をより
確実な構造とすることなどもでき、回路設計における自
由度が高い。
成を講じたいずれの大電流集積回路においても、下層側
配線層はトランジスタ形成領域近傍の層間絶縁膜の接続
孔形成位置まで拡張された状態にある。そのため、この
トランジスタ形成領域の表面側においては、上層側配線
層と下層側配線層とが互いにトランジスタに対する接続
位置を制約し合うことがなく、対応するトランジスタの
一方側または他方側の電極領域に広い面積を確保した状
態で導電接続するため、接続部における配線抵抗を低減
することができる。すなわち、一つのトランジスタ形成
領域において、ソースおよびドレインを上層配線層と下
層配線層のどちらにも接続することができるので、ソー
スおよびドレインの各配線をより少なくなるように選択
することができる。
例を説明する。図1はハードディスクドライブの制御用
IC(大電流集積回路)の配線構造を示す概略平面図で
ある。この制御用ICチップは3相ハーフブリッジ回路
が構成されている。なお、図において、一点鎖線で示す
配線層は、半導体基板上の層間絶縁膜110の下層側に
形成された下層側アルミニウム配線層を示し、二点鎖線
で示す配線層は、層間絶縁膜11の上層側に形成された
上層側アルミニウム配線層を示す。
1〜第3相ローサイドトランジスタ101〜103およ
び第1〜第3相ハイサイドトランジスタ104〜106
は、いずれも、ローサイドトランジスタおよびハイサイ
ドトランジスタが対になって、行方向に配置されてい
る。そして、各相のトランジスタ対は、ローサイドトラ
ンジスタ同士およびハイサイドトランジスタ同士が隣接
する状態で列方向に配置されている。
た図2に見るように、第1相ローサイドトランジスタ1
01の一方側の電極領域(ドレイン領域)および第1相
ハイサイドトランジスタ104の一方側の電極領域(ソ
ース領域)に対しては、行方向に配置された第1相出力
用配線層21が導電接続しており、その端部には、第1
相出力用パッド121を有している。同様に、第2相お
よび第3相ローサイドトランジスタ102,103の一
方側の電極領域(ドレイン領域)および第2相および第
3相ハイサイドトランジスタ105,106の一方側の
電極領域(ソース領域)に対しても、行方向に配置され
た第2相および第3相出力用配線層22,23が導電接
続しており、それらの端部には、第2相および第3相出
力用パッド122,123を有している。さらに、図1
のB−B´線に沿う断面を示した図3に見るように、第
1〜第3相ローサイドトランジスタ101〜103の他
方側の電極領域(ソース領域)に対しては、列方向に延
びるローサイド共通端子配線層19が導電接続してお
り、その端部には、ローサイド共通端子用パッド119
を有する。同様に、第1〜第3相ハイサイドトランジス
タ104〜106の他方側の電極領域(ドレイン領域)
に対しても、列方向に配置されたハイサイド共通端子配
線層20が導電接続しており、その端部には、ハイサイ
ド共通端子用パッド120を有している。
ーサイド出力用配線層112と、第1相ハイサイド出力
用配線層115とから構成されている。第1相ローサイ
ド出力用配線層112は、層間絶縁膜110の上層側に
形成されており、第1相出力用パッド121に導電接続
されるとともに、層間絶縁膜110の接続孔110cを
通り、後述の下層側(金属)配線を介して第1相ローサ
イドトランジスタ101の一方側の電極領域(ドレイン
領域)に導電接続されている。第1相ハイサイド出力用
配線層115は、層間絶縁膜110の下層側に形成され
ており、第1相ハイサイドトランジスタ104の一方側
の電極領域(ソース領域)に導電接続され、第1相ハイ
サイドトランジスタ104の形成領域から第1相ローサ
イドトランジスタ101の側に張り出している。層間絶
縁膜110の前記第1相ハイサイド出力用配線層115
の張り出し領域115aの真上の第1相ハイサイドトラ
ンジスタ104の近傍に位置する部分には、接続孔11
0aが形成されている。上層にある前記第1相ローサイ
ド出力用配線層112は、この接続孔110aを介し
て、下層の第1相ハイサイド出力用配線層115と導電
接続している。
相ローサイド出力用配線層113と、第2相ハイサイド
出力用配線層116とから構成されており、第3相出力
用配線層23は、第3相出力用ローサイド出力用配線層
114と、第3相ハイサイド出力用配線層117とから
構成されている。第2相および第3相ローサイド出力用
配線層113,114は、それぞれ、層間絶縁膜110
の上層側に形成されており、第2相および第3相出力用
パッド122,123に導電接続されるとともに第2
相,第3相ローサイドトランジスタ102,103の一
方側の電極領域(ドレイン領域)に導電接続されてい
る。第2相および第3相ハイサイド出力用配線層11
6,117は、それぞれ、層間絶縁膜110の下層側に
形成されており、第2相および第3相ハイサイドトラン
ジスタ105,106の一方側の電極領域(ソース領
域)にそれぞれ導電接続し、第2相および第3相ハイサ
イドトランジスタ105,106の形成領域から第2相
および第3相ハイサイドトランジスタ102,103側
に張り出している。これらの上層にある第2相および第
3相ローサイド出力用配線層113,114と下層にあ
る第2相および第3相ハイサイド出力用配線層116,
117とは、前記第1相出力用配線層21における接続
構造と同様に、層間絶縁膜110の接続孔110aを介
して、第2相および第3相ハイサイドトランジスタ10
5,106の近傍で導電接続されている。
層間絶縁膜110の下層側に形成されてローサイド共通
端子用パッド119および第1相ローサイドトランジス
タ101の他方側の電極領域(ソース領域)に層間絶縁
膜110の接続孔を介して導電接続する第1相ローサイ
ド共通端子配線層107と、層間絶縁膜110の下層側
に形成されて第2相ローサイドトランジスタ102の他
方側の電極領域(ソース領域)に層間絶縁膜110の接
続孔を介して導電接続する第2相ローサイド共通端子配
線層108と、層間絶縁膜110の下層側に形成されて
第3相ローサイドトランジスタ103の他方側の電極領
域(ソース領域)に層間絶縁膜110の接続孔を介して
導電接続する第3相ローサイド共通端子配線層109と
を有し、これらのいずれの第1〜3相ローサイド共通端
子配線層107〜109も、隣接するローサイドトラン
ジスタの側に張り出した状態に形成されている。そし
て、第1相ローサイド共通端子配線層107と第2相ロ
ーサイド共通端子配線層108とは、図3に見るよう
に、それぞれの張り出し領域107a,108aの直上
に位置する層間絶縁膜110の接続孔110bを介して
下層側に導電接続するローサイド接続用配線層111に
より架橋された状態で導電接続している。同様に、第2
相ローサイド共通端子配線層108も、ローサイド接続
用配線層111を介して第3相ローサイド共通端子配線
層109に導電接続している。
20は、図1,図2に示すように、層間絶縁膜110の
上層側に一体に形成された電源配線層として形成され、
層間絶縁膜110の各接続孔(不図示)を介して、第1
〜第3相ハイサイドトランジスタ104〜106の他方
側の電極領域(ドレイン領域)に導電接続している。従
って、本例の大電流集積回路の配線構造においては、第
1〜3相出力用配線層21〜23は、ローサイドトラン
ジスタ101〜103の形成領域上では、ローサイド共
通端子配線層19の第1〜3相ローサイド共通端子配線
層107〜109に対して交差型配線構造の上層側配線
層になっている。一方、ハイサイドトランジスタ104
〜106の形成領域上では、ハイサイド共通端子配線層
20に対して、交差型配線構造の下層側配線層になって
いる。ここで、第1〜3相出力用配線層21〜23は、
図2に示すように、第1〜3相ローサイドトランジスタ
101〜103の形成領域近傍では、層間絶縁膜110
の表面側に形成された交差型多層配線構造の上層側配線
層として形成され、第1〜3相ハイサイドトランジスタ
104〜106の形成領域近傍の接続孔110aから第
1〜3相ハイサイドトランジスタ104〜106の形成
領域までのみが下層側配線層になっている。従って、隣
接する二つのトランジスタ形成領域間、すなわち、第1
〜3相ローサイドトランジスタ101〜103の形成領
域(一方側トランジスタ形成領域)と、第1〜3相ハイ
サイドトランジスタ104〜106の形成領域(他方側
トランジスタ形成領域)との間において、第1〜3相ハ
イサイドトランジスタ104〜106の形成領域(他方
側トランジスタ形成領域)近傍には下層側配線層が存在
するが、第1〜3相ローサイドトランジスタ101〜1
03の形成領域(一方側のトランジスタ形成領域)近傍
には下層側配線層が存在しない。隣接し合う第1〜3相
ローサイドトランジスタ101〜103の形成領域と、
第1〜3相ハイサイドトランジスタ104〜106の形
成領域との間で、たとえば、図2に点線で示すように、
アイソレーションコンタクトCi を行って、この領域間
を充分にグランド電位にまで落とすことによって、これ
らのトランジスタ形成領域間の絶縁分離をより確実な構
造にすることができる。その他、本例大電流集積回路で
は、各トランジスタ形成領域間に信号線用配線等を引き
回すこともでき、回路設計における自由度が高い。
第1〜3相ローサイドトランジスタ101〜103の形
成領域上において、第1〜3相出力用配線層21〜23
の第1〜3相ローサイド出力用配線層112〜114に
対して交差型配線構造の下層側配線層になっている。そ
して、第1相ローサイド共通端子配線層107と第2相
ローサイド共通端子配線層108とは、層間絶縁膜11
0の表面側に形成されたローサイド接続用配線層111
によって架橋接続された状態にある。また、第2相ロー
サイド共通端子配線層108も、第3相ローサイド共通
端子配線層109に対して層間絶縁膜110の表面側に
形成されたローサイド接続用配線層111によって架橋
接続された状態にある。このため、第1〜3相ローサイ
ドトランジスタ101〜103の形成領域およびその近
傍にのみ、下層側配線層(第1〜3相ローサイド共通端
子配線層107,108,109)が存在し、各隣接ロ
ーサイドトランジスタ間は、すなわち、ローサイド接続
用配線層111の下方位置には、下層側配線層が存在し
ない。
ドトランジスタ形成領域間、すなわち、ローサイド接続
用配線層111の下方位置で、たとえば、図3に点線で
示すように、アイソレーションコンタクトCi を行っ
て、これらのトランジスタ形成領域間の絶縁膜分離をよ
り確実な構造とすることができる。このように本例の大
電流集積回路では、回路設計における自由度が高い。
3においては、いずれも、第1〜3相ローサイド出力用
配線層112〜114が、第1〜3相ハイサイドトラン
ジスタ104〜106の一方側の電極領域(ソース領
域)に位置している第1〜3相ハイサイド出力用配線層
115〜117に対して導電接続しており、ここで、ロ
ーサイド及びハイサイドトランジスタにおいて、ソース
電極形成面積がドレイン電極形成領域よりも大きい場
合、ソース電極領域を下層側配線層に、ドレイン電極領
域を、ドレイン用下層側配線層、接続孔を介して上層側
配線層に導電接続することにより、ドレイン用下層配線
層面積を小さくでき、(ソース用)下層配線層面積を大
きくできるため、下層側配線抵抗を低減することができ
る。このとき、ローサイド出力用配線層(ドレイン)は
上層側配線層であり、ハイサイドトランジスタ近傍で接
続孔を介して下層側配線層である、ハイサイド出力用配
線層(ソース)に導電接続されている。
ソース電極形成面積より大きい場合、ハイサイド出力用
配線層(ソース)が上層側配線層となり、ローサイドト
ランジスタ近傍で、接続孔を介して、下層側配線層であ
るローサイド出力用配線層(ドレイン)に導電接続する
ことにより、下層側配線抵抗を低減することができる。
このように、ソース電極用配線層,ドレイン電極用配線
層を上層,下層に任意に形成することができる。
構造を示したものであり、たとえば、ローサイドトラン
ジスタとハイサイドトランジスタの形成位置関係、これ
らのトランジスタのソース領域およびドレイン領域に対
する共通端子配線層または出力用配線層の対応関係など
については、限定のないものであり、大電流集積回路の
用途、他の回路部分の構成などによって、最適な条件に
設定されるべき性質のものである。また、トランジスタ
形成領域間の利用についても、アイソレーションコンタ
クトの他にも、たとえば、信号線の追加なども可能であ
り、限定のないものである。
交差型多層配線構造の大電流集積回路において、トラン
ジスタ形成領域間に別の配線層を配置することができ、
さらにソース・ドレインの配線層を、1層目、2層目に
任意に選択でき、それにより配線抵抗を低減することが
できる。
示す概略平面図である。
である。
ある。
Claims (4)
- 【請求項1】半導体基板の表面側に、n相ハーフブリッ
ジ回路を構成するハイサイド側のトランジスタとローサ
イド側のトランジスタとからなるトランジスタ対が行方
向に配置されるとともに、これらトランジスタ対が列方
向にn対配置され、 これらトランジスタは層間絶縁膜により被覆され、 前記行方向に延びて前記ハイサイドトランジスタおよび
前記ローサイドトランジスタの一方側の電極領域に導電
接続する各相毎の出力用配線層が形成され、 前記列方向に延びて対応する各トランジスタの他方側の
電極領域に導電接続するハイサイド共通端子配線層およ
びローサイド共通端子配線層が形成され、 前記出力用配線層と前記共通配線層とは、前記層間絶縁
膜を介して交差型多層配線構造を形成し、 前記各相の出力用配線層、前記ハイサイド共通端子配線
層および前記ローサイド共通端子配線層のうちのいずれ
かの配線層が、隣接する二つのトランジスタ形成領域の
一方側のトランジスタ形成領域に上層側配線層として形
成されるとともに、他方側のトランジスタ形成領域で
は、このトランジスタ形成領域近傍で前記層間絶縁膜に
形成した接続孔を介して上記上層側配線層に導電接続す
る下層側配線層として形成されていることを特徴とする
大電流集積回路。 - 【請求項2】前記各相の出力用配線層、前記ハイサイド
共通端子配線層およびローサイド端子配線層のうちの残
りの配線層が、隣接する二つのトランジスタ形成領域の
いずれの側においても下層側配線層として形成されると
ともに、これらのトランジスタ形成領域の前記層間絶縁
膜の表面側に接続用配線層が形成され、前記各トランジ
スタ形成領域近傍の前記層間絶縁膜に形成した接続孔を
介して前記接続用配線層に前記各下層側配線層が導電接
続されていることを特徴とする請求項1に記載の大電流
集積回路。 - 【請求項3】半導体基板の表面側に、n相ハーフブリッ
ジ回路を構成するハイサイド側のトランジスタとローサ
イド側のトランジスタとからなるトランジスタ対が行方
向に配置されるとともに、これらトランジスタ対が列方
向にn対配置され、 これらトランジスタは層間絶縁膜により被覆され、 前記行方向に延びて前記ハイサイドトランジスタおよび
前記ローサイドトランジスタの一方側の電極領域に導電
接続する各相毎の出力用配線層が形成され、 前記列方向に延びて対応する各トランジスタの他方側の
電極領域に導電接続するハイサイド共通端子配線層およ
びローサイド共通端子配線層が形成され、 前記出力用配線層と前記共通配線層とは、前記層間絶縁
膜を介して交差型多層配線構造を形成し、 前記各相の出力用配線層、前記ハイサイド共通端子配線
層および前記ローサイド端子配線層のうちのいずれかの
配線層が、隣接する二つのトランジスタ形成領域のいず
れの側においても下層側配線層として形成されるととも
に、これらのトランジスタ形成領域の前記層間絶縁膜の
表面側に接続用配線層が形成され、前記各トランジスタ
形成領域近傍の前記層間絶縁膜に形成した接続孔を介し
て前記接続用配線層に前記各下層側配線層が導電接続さ
れていることを特徴とする大電流集積回路。 - 【請求項4】前記各相の出力用配線層、前記ハイサイド
共通端子配線層およびローサイド共通端子配線層のうち
の残りの配線層が、隣接する二つのトランジスタ形成領
域の一方側のトランジスタ形成領域に上層側配線層とし
て形成されるとともに、他方側のトランジスタ形成領域
では、このトランジスタ形成領域近傍で前記層間絶縁膜
に形成した接続孔を介して前記上層側配線層に導電接続
する下層側配線層として形成されていることを特徴とす
る請求項3に記載の大電流集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-43605 | 1992-02-28 | ||
JP4360592 | 1992-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05304221A true JPH05304221A (ja) | 1993-11-16 |
Family
ID=12668464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5026699A Pending JPH05304221A (ja) | 1992-02-28 | 1993-02-16 | 大電流集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5461259A (ja) |
JP (1) | JPH05304221A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3359780B2 (ja) * | 1995-04-12 | 2002-12-24 | 三菱電機株式会社 | 配線装置 |
JP4745697B2 (ja) * | 2005-03-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント |
WO2014188651A1 (ja) * | 2013-05-20 | 2014-11-27 | パナソニックIpマネジメント株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59121973A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 半導体記憶装置 |
US5184202A (en) * | 1983-07-27 | 1993-02-02 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US5047825A (en) * | 1988-06-09 | 1991-09-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having a decoder portion of complementary misfets employing multi-level conducting layer and a memory cell portion |
JPH0239647A (ja) * | 1988-07-28 | 1990-02-08 | Nec Software Ltd | 電子メール受発信閉域保護装置 |
FR2642902B1 (fr) * | 1989-02-03 | 1991-05-17 | Telemecanique | Composant semi-conducteur de puissance cellulaire |
US4962058A (en) * | 1989-04-14 | 1990-10-09 | International Business Machines Corporation | Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit |
-
1993
- 1993-02-16 JP JP5026699A patent/JPH05304221A/ja active Pending
- 1993-02-25 US US08/022,520 patent/US5461259A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5461259A (en) | 1995-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381483B (zh) | 積體電路晶片 | |
US8643178B2 (en) | Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same | |
US9698102B2 (en) | Power and ground routing of integrated circuit devices with improved IR drop and chip performance | |
JP2004207723A (ja) | フリップチップfet素子 | |
US7893536B2 (en) | Semiconductor device | |
US9607945B2 (en) | Semiconductor device comprising power elements in juxtaposition order | |
JPH09283632A (ja) | 半導体集積回路装置 | |
US6111310A (en) | Radially-increasing core power bus grid architecture | |
TWI503925B (zh) | 積體電路晶片 | |
JP2004320040A (ja) | メッシュ型のゲート電極を有するmosトランジスタ | |
JPH05304221A (ja) | 大電流集積回路 | |
US6730985B2 (en) | Semiconductor integrated circuit device | |
US5021869A (en) | Monolithic semiconductor chip interconnection technique and arrangement | |
JP3696706B2 (ja) | 半導体装置の電源線構造 | |
JP3218642B2 (ja) | 大電流集積回路の配線構造 | |
JP2000164696A (ja) | 多層配線構造 | |
JP3376953B2 (ja) | 半導体集積回路装置 | |
KR20030093115A (ko) | 반도체 집적 회로 장치 | |
JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
JPH07297218A (ja) | 半導体装置 | |
JPS61174746A (ja) | 半導体集積回路装置 | |
JPH08124928A (ja) | 半導体集積回路 | |
JPH03165037A (ja) | 半導体装置 | |
JPH0630357B2 (ja) | 多層配線を有する半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Effective date: 20060112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120324 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150324 Year of fee payment: 9 |