KR910003544B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR910003544B1 KR910003544B1 KR1019880011134A KR880011134A KR910003544B1 KR 910003544 B1 KR910003544 B1 KR 910003544B1 KR 1019880011134 A KR1019880011134 A KR 1019880011134A KR 880011134 A KR880011134 A KR 880011134A KR 910003544 B1 KR910003544 B1 KR 910003544B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- current path
- path pattern
- current
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 106
- 239000011229 interlayer Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 46
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 46
- 238000000034 method Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명이 적용되지 않을 때 생기는 문제점을 설명하기 위한 IC구성을 도시해 놓은 패턴평면도.
제 2a 도는 제 1 도에 도시된 층간접속부(35)를 확대해서 도시해 놓은 평면도.
제 2b 도는 제 2a 도의 A-A*선에 따른 단면도.
제 3 도는 본 발명의 1실시예에 관한 IC구성을 도시해 놓은 패턴평면도.
제 4 도는 제 3 도에 도시된 IC구성의 일부를 끄집어내서 도시해 놓은 사시도.
제 5 도는 제 3 도에 도시된 층간접속부(15)의 단면도.
제 6 도는 제 4 도의 2층구조를 3층구조로 발전시킨 경우의 구성예를 도시해 놓은 사시도.
제 7 도는 제 3 도의 실시예 구성을 2개 인접시켜 채택하는 경우 신호용 배선(14A)(14B)의 층간접속부(15)를 도시해 놓은 패턴평면도.
제 8 도는 제 3 도의 실시예 구성을 2개 인접시켜 채택하는 경우 전원용 배선(12)(13)을 인접된 단위기능블록(11C)(11D)에서 쓰게 하는 경우의 구성을 도시해 놓은 패턴평면도.
제 9 도는 본 발명의 구성을 포함시킨 반주문형 IC칩내의 구조를 예시해 놓은 패턴평면도이다.
* 도면의 주요부분에 대한 부호의 설명
11, 31 : 단위기능블록 12, 13, 32, 33 : 전원용 배선
14, 14A, 14B, 34 : 신호용 배선 15, 33 : 층간접속부
21 : 기본셀블록 22 : 기본셀영역
23 : VDD용 배선 24 : Vss용 배선
25 : 전원패드 41 : 제1층째 알루미늄층
42 : 제2층째 알루미늄층 43 : 얇은 부분
[적용분야 및 배경설명]
본 발명은 표준셀방식이라던가 게이트어레이방식등에 따른 반주문형(semi custom) 반도체집적회로(이하 반주문형 IC라 칭함)내에서 다층배선을 개선시킨 반도체장치에 관한 것으로, 특히 반주문형 IC내에 있는 각 단위기능블록의 주변에 설치해 놓은 다음 그 단위기능블록에 대해 전원전압이 공급되는 전원용 배선의 전류용량을 향상시킬 수 있도록 된 반도체장치에 관한 것이다.
표준셀방식이라던가 게이트어레이방식등에 따른 반주문형 IC의 설계는 미리 준비되어져 있는 기본셀블록이라더가 기본셀블록의 집합체인 중/대규모의 단위기능블록등을 CAD(Computed Aided Design)로 배치해 놓거나 상호적으로 각 단위기능블록의 배선을 세워 놓음으로써 행해지게 된다. 이와 더불어 기본셀블록이라던가 단위기능블록에 대해 전원전압을 공급하기 위한 전원용 배선도 배치해 놓겠지만, 최근에는 단위기능블록에 대한 전원용 배선의 접속이라던가 형상등이 전류용량이라는 면에서 특히 문제점으로 대두되고 있다.
제 1 도는 반주문형 IC내에서 1개의 단위기능블록을 구성시켜 놓은 일례를 나타낸 패턴평면도로서, 도면중 부호 31은 복수개의 기본셀블록이 설치되어진 단위기능블록을 나타내고, 이 단위기능블록(31)의 주변에는 그 단위기능블록(31)에 대해 2종류의 전원전압, 예컨대 고전위인 VDD와 접지전위인 Vss을 공급하기 위한 2개의 전원용 배선(32)(33)이 배치되어여 있다. 여기서 상기 전원용 배선(32)(33)은 각각 제1층째와 제2층째 알루미늄층을 써서 구성되어져 있다. 그러나 상기 전원용 배선(32)(33)이외에 다른 단위기능블록(31)사이에서 주고 받기 위한 신호를 전달하는 신호용 배선(34)을 설치할 필요가 있겠는데, 에컨대 이 신호용 배선(34)을 제2층째 알루미늄층으로 구성되도록 한다면 이 제2층째 알루미늄층을 써서 구성시켜진 한쪽 전원용 배선(33)은 이 신호용 배선(34)과 교차하는 부분에서 제1층째 알루미늄층으로 변경시킬 필요가 나타나게 된다. 그 때문에 전원용 배선(33)의 변경시켜진 제1층째 알루미늄층과 제2층째 알루미늄층과는 층간접속부(35)로 접속시키게 된다.
이와 같이 CAD로 전원용 배선(32)(33)을 구성하게 될 경우, 대규모 단위기능블록(31)에 대해 충분한 전류용량으로 전원전압을 공급하기 위해서는 단위기능블록(31)의 전둘레에 걸쳐 전원용 배선(32)(33)을 설치하는 것은 극히 유효하게 된다.
그런데, 트랜지스터와 캐패시터 및 저항등을 상호적으로 결합시켜 전자회로를 형성시키는 배선의 재료로서는 알루미늄이 쓰여지고 있으므로 금후에도 잠시동안은 계속해서 널리 쓰여진다고 생각되고 있는데, 그 이유로서는 알루미늄이 은과 같은 귀금속에 이어 전기저항이 낮으면서 실리콘산화막등과도 밀착성이 좋고, 또 박막을 쉽게 형성시키는 결과 화학적으로도 안정시키면서 쉽게 가공할 수 있는 배선재료로서의 잇점을 많이 갖고 있기 때문이다.
또 배선내로 전기가 흐르게 된다면 전자와 원자의 충돌에 따른 운동량이전으로 전자의 흐르는 방향으로 원자가 조금씩 이동하는 엘렉트로마이크레이션이라 일컫게 되는 현상이 생기게 되는데, 그때 전류밀도가 증대하게 된다면 엘렉트로마이크레이션현상이 현저하게 나타나게 되고, 배선내의 원자흐름에 얼마간의 불균일(예컨대 결정입계(結晶粒界))이 있다면 국부적으로 원자가 고갈되어 단선되거나, 또는 국부적으로 원자가 모여 히록크(hillock)를 형성시키거나 한다. 따라서, 엘렉트로마이크레이션 현상에 따른 배선수명은 전류밀도의 2∼3승에 역비례하기 때문에, 반도체장치의 미세화에 따른 배선단면적의 축소와 그에 따른 전류밀도의 증대가 배선수명을 현저하게 낮혀 줄 염려가 있었다.
한편, 이 엘렉트로마이크레이션현상에 따른 배선수명의 저하를 방지시키는 방법으로써 알루미늄배선에서는 (1) 원자이동의 불균일을 실효적으로 저감시키기 위해 알루미늄 증착조건을 선택해서 극단적으로 결정입경을 작게 하는 방법, (2) 또 극단적으로 커지게 해서 결정입계가 배선내에서 교차점을 갖지 않으므로 입계가 배선을 가로지르기만 하도록 하는 방법(대나무구조), (3) 원자의 이동을 실효적으로 억제시키기 위해 Al-Si-Cu와 같이 별도의 원소를 첨가시켜 합금화를 기하고 있는 방법, (4) 이어 최근에는 알루미늄과 티타늄과 같은 천이금속 또는 그 실리사이드와의 적층구조를 쓰는 방법등이 고려되고 있다.
이들 방법에 의해서도, 알루미늄을 베이스로 하는 배선의 신뢰성으로부터 허용되는 전류밀도는 1∼2×105A/Cm2정도로 되고, 반도체장치의 미세화에 수반해서 그 이상의 전류밀도의 증대에 대해서는 엘렉트로마이크레이션현상이 작아진 텅스텐과 같은 새로은 재료의 도입이 필요하다고 예상된다.
반도체장치의 미세화로 배선의 단면적이 작아져도 관계치 않고 반도체칩의 칫수는 변하지 않으므로 오히려 커지게 된다는 경향으로 있고, 배선길이도 길어지게 되어 그 몫만큼 더 배선저항이 증가된다. 또 반도체장치의 고집적화로 배선레이아웃의 복잡함도 증가하게 된다.
따라서, 이를 한꺼번에 해결하는 방법으로 다층배선이 채용되는 것으로써, 예컨대 제1층이 회로칩내 배선이고 제2층이 회로블록간 배선이며 제3층이 각 회로블록으로 전원공급이라는 3층배선구조가 고려되게 된다.
그런데, 이 다층배선구조를 실현시키는 결과로서의 문제는 층간절연과 층간접속의 2가지인데, 그중 층간절연에는 1㎛ 전후의 실리콘산화막을 채용한다면 전기적 절연에는 문제가 없겠지만, 절연막을 제1층배선상으로 단순하게 퇴적시킨데 가지는 절연막표면이 제1층배선의 형상을 반영해서 凹凸단차(段差)의 심한 것으로 되어 제2층배선을 형성시킬 때 단차부에서 단선의 위험성이 커지게 된다.
제 2a 도는 앞에서 설명한 바와같은 다층배선상호의 접속에 쓰여지는 상기 층간접속부(35)를 확대해서 나타낸 평면도이고, 제 2b 도는 제 2a 도의 A-A*선에 따른 단면도를 나타낸다. 여기서 층간접속부(35)에서는 제조공정상 제1층째 알루미늄층(41)에 접속시켜진 제2층째 알루미늄층(42)의 일부에 막두께가 얇은 부분(43)이 생겨나게 된다. 그래서, 온도가 일정한 조건하에서는 그 부분에서의 저항값이 통상 막두께가 두꺼운 부분의 약 20∼25배에 이르게 된다. 이와 더불어 막두께가 얇은 부분은 다른 부분과 비해 전류밀도가 높아져 통전으로 인해 그 얇은 부분의온도가 국소적으로 커다랗게 상승하기 때문에 그 발열도 부시할 수 없게 된다. 따라서 이것들은 전원용 배선의 전류용량을 저하시켜 전원공급로의 손실을 커다랗게 한다는데 결점이 있었다.
또 통상적으로 전원용 배선의 폭이 다른 배선에 비해 넓게 되어 있기 때문에, 폭넓은 전원용 배선에 더 폭넓은 층간접속부를 채용하는 것은 칩의 집적도면에서도 문제가 있다.
이와 같이 1종류의 전원을 공급하기 위한 전원용 배선을 같지 않는 층의 도전체층으로 구성하고, 그들을 층간접속부를 써서 접속시키고 있다면 전원용 배선의 전류용량이 낮아진다는 결점이 생기며, 또 전원배선용 대면적 층간접속의 채용은 칩의 집적도면에서도 문제를 일으키고 있다.
[발명의 목적]
이에 본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 전원용 배선등과 같은 전류용량의 저하를 방지할 수 있게 됨과 더불어 칩의 집적도가 손상되지 않도록 된 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명 반도체장치는, 바라는 회로기능을 가지게 되는 단위기능블록과, 이 단위기능블록의 주변을 둘러 쌓거나 일부에서 서로 겹쳐지지 않도록 배치형성되는 2이상의 대전류용배선을 구비해서, 이들 배선이 여러종류의 전원전압을 상기 단위기능블록에 공급하는 곳인 각각 단일층의 도전체층으로 구성되어 층간접속에 따른 이음맞춤부를 갖지 않도록 구성되어져 있다.
[작용]
이렇게 구성된 본 발명 반도체장치에 의하면, 각 대전류용 배선을 단일층의 도전체층으로 구성시킴과 더불어 단위기능블록의 주변을 둘러 쌓도록 함으로써, 층간접속부를 쓰지 않고서도 단위기능블록에 대전류를 급전할 수 있게 된다. 그런데도 복수개의 대전류용 배선이 서로 겹쳐지지 않는 영역을 설치해서 신호용 배선이 그 영역에서 교차할 수 있도록 되어 있다.
[실시예]
이하 본 발명을 실시예를 도시해 놓은 예시도면을 가지고 상세히 설명한다.
제 3 도는 본 발명을 반주문형 IC에 실시시킨 경우인 1개 단위기능블록의 구성을 도시해 놓은 패턴평면도로서, 도면중 부호 11은 2입력 낸드게이트와 2입력 노아게이트 및 반전게이트로 되는 복수개의 기본셀블록이 집합되어 구성시켜진 단위기능블록을 나타낸다. 이 단위기능블록(11)은 RAM과 ROM, ALU 및 멀티플라이어등으로 구성되어져 있다.
이 단위기능블록(11)의 전둘레에는 그 단위기능블록(11)에 대해 2종류의 전원전압, 예컨대 고전위인 VDD와 접지전위인 Vss을 공급시키기 위한 2개의 전원용 배선(12)(13)이 설치되어여 있는 바, 그중 한쪽의 VDD전원용 배선(12)이 알루미늄의 제1층째만으로 구성되어 있으면서 다른쪽으 Vss전원용 배선(13)이 알루미늄의 제2층째만으로 구성되어져 있다. 이들 제1 및 제2알루미늄층은 도시되지 않는 SiO2절연층으로 분리시키고 있다. 상기 2개의 전원용 배선(12)(13)은 일부에서, 즉, 단위기능블록(11)의 좌우 가변폭(X)(Y)의 영역에서는 서로 겹쳐지지 않도록 배치되어 있는 한편 그 이외의 부분에서는 서로 겹쳐지도록 배치되어져 있다. 이 겹침에 의해 전원용 배선(12)(13)사이에 바이패스 캐패시터를 형성할 수 있고, 또 상기 전원용 배선(12)(13)의 전류방향을 역으로 한다면 전원용 배선(12)(13)의 인덕턴스분을 서로 상쇄시킨다.
여기서 단위기능블록(11)의 예컨대 좌변의 영역(X)에서는, 제4도에 도시된 바와같이 제2층째 알루미늄층으로 구성시켜진 전원용 배선(13)과 교차하도록 제1층째 알루미늄층으로 구성시켜진 신호용 배선(14A)이 설치되어져 있게 됨과 더불어, 제1층째 알루미늄층으로 구성시켜진 전원용 배선(12)와 교차하도록 제2층째 알루미늄층으로 구성시켜진 신호용 배선(14B)이 설치되어져 있다. 이들 신호용 배선(14A)(14B)은 같지 않은 단위기능블록사이에서 주고 받기 위한 신호를 전달하도록 된 배선이고, 이 신호용 배선(14A)(14B)은 제 5 도의 단면도에서 상세히 도시되어 있는 바와같이 층간접속부(15)로 접속되어져 있다(도면중 시선은 SiO2절연층을 나타냄). 또 이들 전원용 및 신호용 배선(12)(13)(14A)(14B)의 위치 및 형상등은 모두 미니컴 또는 워크스테이션으로 가동시키는 CAD소프트웨어에 의해 자동적으로 결정된다. 제 4 도는 2층배선을 도시해 놓았지만 3층배선으로는 제 6 도에 예시되도록 되어 있다.
즉 제 6 도에 도시된 바와같이 단위기능블록(11)의 예컨대 좌변의 영역(X)에서는 제2층째 알루미늄층으로 구성시켜진 전원용 배선(13B)과 교차하도록 제1층째 알루미늄층으로 구성시켜진 신호용 배선(14A)이 설치되어져 있게 됨과 더불어, 제1층째 알루미늄층으로 구성시켜진 전원용 배선(12)와 교차하도록 제2층째 알루미늄층으로 구성시켜진 신호용 배선(140)이 설치되어져 있고, 제2층째 알루미늄층으로 구성시켜진 전원용 배선(13B)과 교차하도록 제3층째 알루미늄층으로 구성시켜진 신호용 배선(14C)이 설치되어져 있다.
이들 신호용 배선(14A)(14B)(14C)은 같지 않는 단위기능블록사이에서 주고 받기 위한 신호를 전달하도록 된 배선이고, 이 신호용 배선(14A)(14B)(14C)은 이 층간접속부(15B)(15C)로 접속되어져 있다. 또 이들 전원용 및 신호용 배선(12)(13)(14A)(14B)의 위치 및 형상등은 모두 미니컴 또는 워크스테이션으로 가동시키는 CAD소프트웨어에 의해 자동적으로 결정된다.
이와 같은 구성에 의하면, 커다란 전류용량이 필요한 2개의 전원용배선(12)(13)은 각각 단일층의 알루미늄층만으로 구성되어져 있어, 제 2b 도에 도시되었던 층간접속부로 접속시킬 필요는 없게 된다. 그 때문에 전원용 배선에 층간접속부를 설치시키는 것이 원인으로 발생되고 있던 문제점(전기저항의 이상증가와 국소적인 발열현상)이 모두 해소되어, 전원용 배선(12)(13)을 전둘레에 걸쳐 설치되는 것과 서로 다른 작용하는 내부의 각 기본셀블록에 대해 충분한 전원전류를 높은 효율로서 공급시킬 수 있게 된다.
또 신호용 배선(14A)(14B)에 관해서는 제 4 도에 도시된 바와같이 양자를 층간접속부(15)로 접속시킬 필요가 있는 바, 통상적으로 이들 신호용 배선(14A)(14B)은 미소전류밖에 처리하지 않아 그 폭이 전원용 배선(12)(13)의 폭보다도 충분히 좁힐 수가 있다.
따라서, 층간접속부(15)의 칫수도 그에 수반해서 작게 할 수 있으므로 제 3 도에 도시된 IC구성은 제 1 도에 도시된 IC구성에 비해 IC칩 전체의 집적도를 높힐 수 있게 된다.
제 7 도는 본 발명의 응용예에 관한 IC구성을 도시해 놓은 패턴평면도로서, 즉 이 응용예에 다른 IC에서도 서로 인접된 2개의 단위기능블록(11A)(11B) 사이에서 신호의 주고 받음을 행할 필요가 있는 경우이다. 이와 같은 경우에는, 한쪽의 단위기능블록(11A)측에는 제1층째 알루미늄층으로 구성시켜진 전원용 배선(12)와 교차하도록 제2층째 알루미늄층으로 되는 신호용 배선(14B)을 설치함과 더불어, 제2층째 알루미늄층으로 구성시켜진 전원용 배선(13)과 교차하도록 제1층때 알루미늄층으로 되는 신호용 배선(14A)을 설치한다. 또 다른쪽의 단위기능블록(11B)측에는 상기 신호용 배선(14A)을 그대로 연장시켜 제2층째 알루미늄층으로 구성시켜진 전원용 배선(13)과 교차시키고, 또 제1층째 알루미늄층으로 구성시켜진 전원용 배선(12)과 교차하도록 제2층째 알루미늄층으로 되는 신호용 배선(14B)을 설치한다. 따라서 한쪽의 단위기능블록(11A)의 Y영역내에서 신호용 배선(14B)(14A)을 층간접속부(15)로 접속시키고, 다른쪽으 단위기능블록(11B)의 X영역내에서 신호용 배선(14A)(14B)을 층간접속부(15)로 접속시키고 있다.
그때 미리 신호용 배선(14A)(14B)을 설치시키는 위치를 양 단위기능블록사이에서 정합(위치맞춤)되도록 설정시켜 놓으면 전원용 배선(12)(13) 및 신호용 배선(14A)(14B)을 쉽게 구성시킬 수 있게 된다.
제 8 도는 본 발명의 다른 응용예에 관한 IC구성을 도시해 놓은 패턴평면도로서, 즉 이 응용예에 따른 IC에서는 서로 인접된 2개의 단위기능블록(11C)(11D)사이에서 전원용 배선(12)(13) 각각을 일부에서 공통으로 설치되는 전원용 배선(12)(13)의 폭을 배가시키도록 된 것이다. 이와 같은 구성으로 함으로써 보다 커다란 전원전류를 보다 높은 효율(적은 전력소비)로 공급할 수 있게 된다.
제 9 도는 본 발명을 실제의 반주문형 IC에 실시시킨 경우 IC칩 전체의 구성을 도시해 놓은 패턴평면도로서, 이 IC칩내에는 예컨대 2개의 단위기능블록(11)과 복수개의 기본셀블록(21)으로 되는 기본셀블록(22)이 설치되어져 있고, IC칩 주변에는 각각 2층째 알루미늄층으로 되는 곳인 VDD용 배선(23) 및 Vss용 배선(24)이 설치되어져 있다.
따라서, 상기 VDD용 배선(23) 및 Vss용 배선(24)에는 각각 제2층째 알루미늄층으로 구성시켜진 복수개의 전원패드(25)가 제1층째 또는 제2층째 알루미늄층에 따른 배선을 매개로 접속시키고 있다. 또 상기 2개의 단위기능블록(11)의 주변에 설치시켜진 각각 2층의 전원용 배선(12)(13)은 제1층째 알루미늄층에 따른 배선을 배개로 상기 VDD용 배선(23) 또는 Vss용 배선(24)에 접속되어져 있다. 도면중 부호 15는 제5도와 마찬가지로 제1층째와 제2층째 알루미늄층을 접속시키는 층간접속부를 나타낸다.
여기서 전원용 배선(12)(13)을 제9도중 상하의 VDD용 배선(23) 또는 Vss용 배선(24)에 접속시키기 위해 제1층째 알루미늄층만에 따른 배선을 이용하는 이유는, 일반적으로 제 9 도의 횡방향으로는 제2층째 알루미늄층에 따른 배선(제 3 도의 14A 및 14B) 및 신호용 패드를 생략하고 있다.
본 발명은 상기 실시예에 한정되지 않고 기술적 요지가 벗어나지 않는 범위내에서 여러 가지로 변형시킬수 있다. 예컨대 제9도의 실시예에서는 단위기능블록의 주변에 설치되는 전원용 배선이 2층의 알루미늄층으로 구성시켜진 경우에 관해 설명했지만, 이는 제 6 도에 도시된 바와같이 3종류 이상의 전원전압을 필요로 하는 경우에는 전원용 배선을 3층이상의 알루미늄층으로 구성시키도록 해도 좋다.
또 제 4 도 및 제 6 도에 도시된 전원용 배선(12, 13 : 13B, 13C)은 각종 전원로 이외의 대전류로(예컨대 다수의 캐패시터를 충방전시키는 회로)로 있어도 좋다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 의하면, 층간접속으로 전원용 배선의 전류용량이 작아지는 것을 방지할수 있게 됨과 더불어 IC칩의 집적도가 손상되지 않도록 된 반도체장치를 제공할 수 있게 된다.
Claims (16)
- 2층이상의 다층배선층을 갖는 반도체칩상에 형성되어 소정기능이 할당되는 1이상으 회로블록(11)과, 상기 다층배선층의 제1층째에 형성되고 상기 회로블록(11)의 주변에 형성되는 제1전류로패턴(12), 상기 다층배선층의 제2층째에 형성되고 상기 회로블록(11)의 주변에 형성되는 제2전류로패턴(13), 이 제2전류로패턴(13)의 일부가 상기 제1전류로패턴(12)상으로(접하지않고 떨어진) 겹쳐지도록 배치되고 이 전류로패턴(13)의 다른 부분이 상기 제1전류로패턴(12)상으로부터 벗어난 곳에 배치되며 이 배치벗어남으로 상기 제1전류로패턴(12)과 상기 제2전류로패턴(13)사이에 형성되는 소정폭(X 또는 Y)의 접속공간, 상기 다층배선층의 제1층째에 형성되고 상기 회로블록(11)에 대해 신호통로로 되는 제1신호로패턴(14A), 상기 다층배선층의 제2층째에 형성되고 상기 회로블록(11)에 대해 신호통로로 되는 제2신호로패턴(14B), 및 상기 접속공간에 형성되고 상기 제1신호로패턴(14A)과 상기 제2신호로패턴(14B)을 전기적으로 접속시키는 접속수단(15)을 구성해서 이루어진 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 제1신호로패턴(14A)이 상기 제2전류로패턴(13) 아래를 통과해서 상기 회로블록(11)보다도 바깥쪽으로 연장되고, 상기 제2신호로패턴(14B)이 상기 제1전류로패턴(13)위를 통과해서 상기 회로블록(11)보다도 내측으로 연장되는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 제1전류로패턴(12) 및 상기 제2전류로패턴(13)이 상기 회로블록(11)의 전원급전로로서 사용되는 것을 특징으로 하는 반도체장치.
- 제 3 항에 있어서, 상기 제1전류로패턴(12)에 흐르는 전원전류의 방향이 상기 제2전류로패턴(13)에 흐르는 전원전류의 방향과 역방향이고, 상기 제1전류로패턴(12)의 전원전류에서 상기 제2전류로패턴(13)의 전원전류가 만드는 자계를 소멸시킴으로써 상기 전원급전로의 인덕턴스분을 낮혀주는 것을 특징으로 하는 반도체장치.
- 제 3 항에 있어서, 상기 제1전류로패턴(12)과 상기 제2전류패턴(13)과의 겹쳐진 부분에서 이들 패턴(12)(13)사이에 형성되는 캐패시터분으로 상기 전원급전로의 전원전류중 고주파성분을 바이패스시키는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 접속수단(15)이 상기 제1신호로패턴(14A)과 상기 제2신호로패턴(14B)을 전기적으로 접속시키는 층간접속부로 이루어진 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 제1 및 제2전류로패턴(12)(13)이 고전도성금속을 포함하는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 반도칩상에는 각각에 소정기능이 할당되는 2이상의 회로블록(11C)(11D)이 형성되고, 이들 회로블록(11C)(11D)중 한쪽 회로블록(11C)을 둘러싼 제1전류패턴(12)이 이들 회로블록(11C)(11D)중 다른쪽 회로블록(11D)을 둘러싼 제1전류로패턴(12)과 적어도 부분적으로 병렬접속되며, 이 병렬접속으로 제1전류로패턴(12)의 전기저항이 낮아지는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 반도칩상에는 각각에 소정기능이 할당되는 2이상의 회로블록(11C)(11D)이 형성되고, 이들 회로블록(11C)(11D)중 한쪽 회로블록(11C)을 둘러싼 제2전류로패턴(13)이 이들 회로블록(11C)(11D)중 다른쪽 회로블록(11D)을 둘러싼 제2전류로패턴(13)과 적어도 부분적으로 병력접속되며, 이 병렬접속으로 제2전류패턴(13)의 전기저항이 낮아지는 것을 특징으로 하는 반도체장치.
- 3층이상의 다층배선층을 갖는 반도체체상에 형성되어 소정기능이 할당되는 회로블록(11)과, 상기 다층배선층의 제1층째에 형성되고 상기 회로블록(11)의 주변에 형성되는 제1전류로패턴(12), 상기 다층배선층의 제2층째에 형성되고 상기 회로블록(11)의 주변에 형성되는 제2전류로패턴(13B), 이 제2전류로패턴(13B)의 일부가 상기 제1전류로패턴(12)상으로 (접하지 않고 떨어진) 겹쳐지도록 배치되고 이 제2전류로패턴(13B)의 다른 부분이 상기 제1전류로패턴(12)상으로부터 벗어난 곳에 배치되며 이 배치벗어남으로 상기 제1전류로패턴(12)과 상기 제2전류로패턴(13B)사이에 형성되는 소정폭(X 또는 Y)의 접속공간, 상기 다층배선층의 제3층째에 형성되고 상기 회로블록(11)의 주변에 형성되는 제3류로패턴(13C)과 이 제3전류로패턴(13C)의 일부가 상기 제2전류로패턴(13B) 상으로 (상으로 아닌 넘어) 겹쳐지도록 배치됨과 더불어 이 상기 접속공간을 피하는 곳에 형성된 제3전류로패턴(13C), 상기 다층배선층의 제1층째에 형성되고 상기 회로블록(11)에 대해 신호통로로 되는 제1신호패턴(14A), 상기 다층배선층의 제2층째에 형성되고 상기 회로블록(11)에 대해 신호통로로 되는 제2신호패턴(14B), 상기 다층배선층의 제3층째에 형성되는 제3신호패턴(14C), 상기 접속공간에 형성되고 상기 제1신호패턴(14A)과 상기 제2신호로패턴(14B)을 전기적으로 접속시키는 제1접속수단(15B) 및, 상기 접속공간에 형성되고 상기 제2신호로패턴(14B)과 상기 제3신호로패턴(14C)을 전기적으로 접속시키는 제2접속수단(15C)을 구성해서 이루어진 것을 특징으로 하는 반도체장치.
- 소정의 회로기능을 갖는 단위기능블록(11)과, 상기 단위기능블록(11)의 주변을 둘러 쌓음과 더불어 일부에서 서로 겹쳐지지 않도록 배치형성되고 개개의 전류를 상기 단위기능블록(11)에 공급하며 각각이 단일의 도전체층으로 구성되는 다층의 복수개 전류로용 배선(12)(13)을 구비해서 이루어진 것을 특징으로 하는 반도체장치.
- 제 11 항에 있어서, 상기 복수개 전류로용 배선(12)(13)이 서로 겹쳐지지 않는 영역(X)(Y)에는 이들 각 전류로용 배선(12)(13)과 교차하도록 배치되는 신호용 배선(14A)(14B)이 형성되고, 이 신호용 배선(14A)이 그것과 교차하는 전류로용 배선(13)층과 다른층(12)의 도전체층으로 구성되는 것을 특징으로 하는 반도체장치.
- 제 11 항에 있어서, 상기 전류로용 배선(12)(13)이 2층이상의 도전체층으로 구성되는 것을 특징으로 하는 반도체장치.
- 제 11 항에 있어서, 상기 전체의 도전체층(12∼14)이 도전성의 높은 금속으로 구성되어진 것을 특징으로 하는 반도체장치.
- 제 12 항에 있어서, 2이상의 상기 신호용 배선을 구성하고 서로 다른층으로 있는 도전체층(14A)(14B)이 층간접속부(15)를 거쳐 서로 연결되는 것을 특징으로 하는 반도체장치.
- 제11항에 있어서, 상기 전류로용 배선(12)(13)을 구성하는 도전체층이 인접된 서로 다른 단위기능블록(11C)(11D) 사이에서 공통으로 되어 있는 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-216710 | 1987-08-31 | ||
| JP62216710A JPH073840B2 (ja) | 1987-08-31 | 1987-08-31 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890004432A KR890004432A (ko) | 1989-04-22 |
| KR910003544B1 true KR910003544B1 (ko) | 1991-06-04 |
Family
ID=16692707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880011134A KR910003544B1 (ko) | 1987-08-31 | 1988-08-31 | 반도체장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4924290A (ko) |
| EP (1) | EP0307722B1 (ko) |
| JP (1) | JPH073840B2 (ko) |
| KR (1) | KR910003544B1 (ko) |
| DE (1) | DE3879333T2 (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668981B2 (ja) * | 1988-09-19 | 1997-10-27 | 富士通株式会社 | 半導体集積回路 |
| JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
| JP2720481B2 (ja) * | 1988-10-24 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| JPH02163960A (ja) * | 1988-12-16 | 1990-06-25 | Toshiba Corp | 半導体装置 |
| JP2724193B2 (ja) * | 1989-02-28 | 1998-03-09 | 株式会社東芝 | 半導体装置 |
| US5185650A (en) * | 1989-02-28 | 1993-02-09 | Kabushiki Kaisha Toshiba | High-speed signal transmission line path structure for semiconductor integrated circuit devices |
| US5206529A (en) * | 1989-09-25 | 1993-04-27 | Nec Corporation | Semiconductor integrated circuit device |
| JP2936542B2 (ja) * | 1990-01-30 | 1999-08-23 | 株式会社日立製作所 | 電源幹線のレイアウト方法 |
| JPH0410624A (ja) * | 1990-04-27 | 1992-01-14 | Hitachi Ltd | 半導体集積回路 |
| US5063429A (en) * | 1990-09-17 | 1991-11-05 | Ncr Corporation | High density input/output cell arrangement for integrated circuits |
| JP3238395B2 (ja) * | 1990-09-28 | 2001-12-10 | 株式会社東芝 | 半導体集積回路 |
| JP3030991B2 (ja) * | 1991-11-14 | 2000-04-10 | 日本電気株式会社 | 半導体集積回路 |
| US5606203A (en) * | 1993-01-20 | 1997-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width |
| US5723908A (en) * | 1993-03-11 | 1998-03-03 | Kabushiki Kaisha Toshiba | Multilayer wiring structure |
| WO1995017007A1 (en) * | 1993-12-14 | 1995-06-22 | Oki America, Inc. | Efficient routing method and resulting structure for integrated circuits |
| DE4343983C2 (de) * | 1993-12-22 | 1996-09-05 | Siemens Ag | Integrierte Halbleiterschaltung mit Kondensatoren genau definierter Kapazität und Verfahren zur Herstellung einer solchen Schaltung |
| US5461260A (en) * | 1994-08-01 | 1995-10-24 | Motorola Inc. | Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density |
| JPH08306774A (ja) * | 1995-05-01 | 1996-11-22 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3790202B2 (ja) | 2002-09-24 | 2006-06-28 | 松下電器産業株式会社 | 半導体集積回路の電源配線方法および半導体集積回路 |
| WO2006018891A1 (ja) * | 2004-08-20 | 2006-02-23 | Fujitsu Limited | 半導体装置及びその設計方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453176A (en) * | 1981-12-31 | 1984-06-05 | International Business Machines Corporation | LSI Chip carrier with buried repairable capacitor with low inductance leads |
| JPS59135747A (ja) * | 1983-01-24 | 1984-08-04 | Mitsubishi Electric Corp | 大規模集積回路装置 |
| US4568961A (en) * | 1983-03-11 | 1986-02-04 | Rca Corporation | Variable geometry automated universal array |
| JPS6030152A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 集積回路 |
| JPS60101951A (ja) * | 1983-11-08 | 1985-06-06 | Sanyo Electric Co Ltd | ゲ−トアレイ |
| EP0158222B1 (en) * | 1984-03-29 | 1990-08-29 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit having multiple-layered connection |
| JPS61100955A (ja) * | 1984-10-22 | 1986-05-19 | Nec Corp | 半導体装置 |
| JPH0644593B2 (ja) * | 1984-11-09 | 1994-06-08 | 株式会社東芝 | 半導体集積回路装置 |
| JPS6235643A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | 半導体集積回路装置 |
-
1987
- 1987-08-31 JP JP62216710A patent/JPH073840B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-30 US US07/238,122 patent/US4924290A/en not_active Expired - Lifetime
- 1988-08-31 KR KR1019880011134A patent/KR910003544B1/ko not_active IP Right Cessation
- 1988-08-31 EP EP88114229A patent/EP0307722B1/en not_active Expired - Lifetime
- 1988-08-31 DE DE8888114229T patent/DE3879333T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR890004432A (ko) | 1989-04-22 |
| DE3879333D1 (de) | 1993-04-22 |
| JPH073840B2 (ja) | 1995-01-18 |
| JPS6459831A (en) | 1989-03-07 |
| EP0307722A1 (en) | 1989-03-22 |
| EP0307722B1 (en) | 1993-03-17 |
| DE3879333T2 (de) | 1993-06-24 |
| US4924290A (en) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003544B1 (ko) | 반도체장치 | |
| JP2606845B2 (ja) | 半導体集積回路 | |
| US6724611B1 (en) | Multi-layer chip capacitor | |
| US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| US5101261A (en) | Electronic circuit device with electronomigration-resistant metal conductors | |
| JPH0587977B2 (ko) | ||
| US5892276A (en) | Semiconductor integrated circuit | |
| EP0154998A2 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
| EP0378809A2 (en) | Semiconductor device having a multilayer interconnection structure | |
| JP4932980B2 (ja) | オン・ダイ型のデカップリング・キャパシタンスを有する半導体ダイ | |
| US4587549A (en) | Multilayer interconnection structure for semiconductor device | |
| JPH0536857A (ja) | 半導体集積回路実装基板 | |
| JPH0555380A (ja) | 半導体集積回路装置 | |
| US4970572A (en) | Semiconductor integrated circuit device of multilayer interconnection structure | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| US5021869A (en) | Monolithic semiconductor chip interconnection technique and arrangement | |
| US20040226735A1 (en) | Method and apparatus for integrated noise decoupling | |
| JPH01239964A (ja) | 半導体集積回路の電源配線レイアウト法 | |
| JP3954561B2 (ja) | 半導体集積回路の多層化電源ラインおよびそのレイアウト方法 | |
| JP2551499B2 (ja) | 半導体集積回路装置 | |
| US6971081B2 (en) | Routing for reducing impedance distortions | |
| JP2000164696A (ja) | 多層配線構造 | |
| JPH0685106A (ja) | ハイブリッド半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |