CN1945830A - 标准单元、半导体集成电路及其设计方法、设计装置及标准单元库 - Google Patents

Abstract

本发明提供一种标准单元、半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库，在实施了衬底电压控制技术的标准单元中，提高设计自由度，并且减少设计工时。标准单元(300)将通常电源布线(160)、(161)配置在预先设定的位置。因此，在具有这种通常电源布线(160)、(161)的其他标准单元相邻配置时，这些通常电源布线(160)、(161)被相互接线。另外，在标准单元(300)配置在将所述其他标准单元相邻排列时相互不连接的衬底用电源端子(120)。因此，在排列多个标准单元(300)构成半导体集成电路时，能够自由设定单元间衬底电源布线的布线路径等，设计自由度提高。

Description

标准单元、半导体集成电路 及其设计方法、设计装置及标准单元库

技术领域

本发明涉及构成半导体集成电路的布局设计中的基本单位的标准单元、使用了该标准单元的半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库，尤其涉及具有使晶体管的衬底电压与源极电压独立控制的衬底控制功能的标准单元、半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库。

背景技术

以往，存在通过将标准单元排列并接线来实现所希望的功能的半导体集成电路。在该半导体集成电路中，有以减少漏电流、提高工作频率、改善制造时的合格率(成品率)为目的，具有衬底电压控制功能的半导体集成电路。

这种具有衬底电压控制功能的半导体集成电路，对设置于标准单元内的晶体管的衬底端子，能够通过与源极端子用的电源布线独立的其他系统的电源布线，对衬底端子施加与正常动作时施加给源极端子等的电压(电源电压VDD或接地电压VSS)不同的衬底电压，由此来改变晶体管的有效阈值电压，不变更半导体衬底的杂质浓度即能够变更晶体管的有效阈值电压。

通过变更有效阈值电压的绝对值，可以改变晶体管的电特性。例如，通过提高有效阈值电压的绝对值，能够减少漏电流。这是因为占据漏电流的大半部分的亚阈值(sub-threshold)电流相对于有效阈值电压Vt的绝对值|Vt|，与exp(-|Vt|)成比例。并且，通过降低有效阈值电压的绝对值，能够提高晶体管的开关速度。这是因为伴随有效阈值电压的绝对值的降低，源极-漏极电流增加，晶体管的电流驱动能力提高。

由此，如果能够提高有效阈值电压的绝对值，通过暂时提高设置于半导体集成电路的晶体管中、设置在暂时不使用的电路中的晶体管的有效阈值电压的绝对值，能够减少漏电流且不会给半导体集成电路的动作性能带来影响，能够有效地减少半导体集成电路的功耗。

另一方面，如果能够降低有效阈值电压的绝对值，通过降低要求高速动作的晶体管的有效阈值电压的绝对值，能够提高晶体管的开关速度，能提高半导体集成电路的工作频率。

另外，如果能够提高和降低有效阈值电压的绝对值，对制造半导体集成电路时因衬底中的杂质注入浓度的离差等造成的晶体管的阈值电压的离差，可以依照该离差进行电补偿。由此，能够在制造后补偿制造时产生的阈值电压的离差，能够减小出现设置在半导体集成电路内的晶体管脱离设计保证范围的性能的概率，所以能够提高半导体集成电路的成品率。

以下，说明关于在具有衬底电压控制功能的半导体集成电路中使用的标准单元的两个现有技术例。

首先，说明第一现有技术例。图12表示专利文献1所记载的标准单元。

在该图中，标准单元100具有通常电源布线12、13和衬底电源布线15。通常电源布线12、13和衬底电源布线15均从标准单元100的左边到右边进横向布线，而且各自在不同标准单元之间具有共同的布线宽度和布线位置。由此，在标准单元彼此左右相邻地配置时，设置在各个标准单元的通常电源布线12、13和衬底电源布线15分别相互电连接。

施加给通常电源布线12的电压是电源电压VDD，并与设置在标准单元100的p沟道型晶体管的源极连接。另外，施加给通常电源布线13的电压是接地电压VSS，并与设置在标准单元100的n沟道型晶体管的源极端子连接。在图12中，通常电源布线12、13与各个晶体管的源极端子分别通过通孔11、14相连接。

衬底电源布线15与设置在标准单元100的n沟道型晶体管的衬底端子连接。通过对衬底电源布线15提供与接地电压VSS不同的电位，能够变更设置在标准单元100的n沟道型晶体管的有效阈值电压。衬底电源布线15通过通孔16与扩散层连接，由此能够从衬底电源布线15向n沟道型晶体管的衬底端子提供与通常电源布线13不同的电位。

下面，说明第二现有技术例。图13表示专利文献2所述的标准单元。标准单元170具有电源端子2、3和扩散层4、5及多晶硅布线6、7。电源端子3是为了向n沟道型晶体管的源极端子和衬底提供接地电压VSS的电位而设置的。电源端子2是为了向p沟道型晶体管的源极端子和衬底提供电源电压VDD而设置的。

所述电源端子2、3分别具有第1层金属布线和第2层金属布线，并且各具有一个第1层金属布线与第2层金属布线之间的通孔、和扩散层与第1层金属布线之间的通孔。

并且，形成为在标准单元彼此左右相邻地配置时，设置在各个标准单元的电源端子2彼此或电源端子3彼此不进行电连接的结构。

[专利文献1]美国专利公报第5763907号(图2A)

[专利文献2]日本特开2002-299450号公报(图1)

发明内容

但是，所述第一现有技术例具有设计自由度较低的问题，所述第二现有技术例具有设计工时较多的问题。

以下分别详细叙述各个上述缺点。

首先，关于第一现有技术例的问题即设计自由度较低，以下详细说明两个方面。这两个方面是标准单元自身的布局设计的设计自由度较低、和使用了该标准单元的半导体集成电路的布局设计的设计自由度较低。以下将分别叙述这两个问题。

首先，关于第一个方面即标准单元的布局设计的设计自由度较低说明如下。

在第一现有技术例的标准单元中，衬底电源布线15被预先固定配置在标准单元内部，无论该标准单元所装备的逻辑如何，都产生在铺设有衬底电源布线15的区域，不能配置其他同层金属布线的设计约束。由于该设计约束，产生标准单元自身的布局设计中的金属布线的铺设自由度较低的问题。

下面，关于第二个方面、即使用了该标准单元的半导体集成电路的布局设计的设计自由度较低说明如下。

在使用第一现有技术例的标准单元设计半导体集成电路时，衬底电源布线15被预先固定配置在标准单元内部。因此，如前面所述产生在铺设有如上所述的衬底电源布线15的区域，不能配置其他同层布线的设计约束，由于该设计约束，产生半导体集成电路的布局设计中的布线自由度较低的问题。以下将示出具体实例。

图14是使用了第一现有技术例的标准单元的半导体集成电路的一例。标准单元2500是第一现有技术例的标准单元。半导体集成电路2599包括多个在相同方向排列了多个功能不同的标准单元2500的多个标准单元行2550。

设置在多个标准单元2500的一组通常电源布线12、13和一条衬底电源布线15，通过标准电源左右相邻而相互连接，并分别构成单元间通常电源布线2504、2505和单元间衬底电源布线2503。另外，单元间通常电源布线2504、2505和单元间衬底电源布线2503分别与通常电源带状布线2542、2541和衬底电源带状布线2540连接。

另外，单元间通常电源布线2504、2505和单元间衬底电源布线2503分别通过通常电源带状布线2542、2541和衬底电源带状布线2540，与半导体集成电路2599外部的电流供给源连接。

另外，半导体集成电路2599具有硬宏(hardmacro)2510。硬宏2510具有输出缓冲器2531、2511，并分别与信号布线2532和2512连接，由此从输出缓冲器2531、2511输出的信号在信号布线2532、2512中传播。

信号布线2532的布线方向与标准单元行2550平行，构成信号布线2532的布线层与构成单元间衬底电源布线2503的布线层不同。

并且，输出缓冲器2531是为了向硬宏2510的外部传播信号而设置的，使用驱动能力高的缓冲器。

在这种结构中，在图14中的区域2520中，信号布线2532和单元间衬底电源布线2503相互平行配置而且相互接近或重叠，产生因串扰噪声造成的尖峰脉冲和信号传输时序的变化。此时，单元间衬底电源布线2503成为受串扰噪声影响的布线(victim)，信号布线2532成为激励串扰噪声的布线(aggressor)。这是这样一种现象，即、串扰噪声当存在aggressor、victim这两个布线间的寄生电容C时，由aggressor产生的电压变化ΔV通过寄生电容使victim产生电荷量的变化ΔQ，并且关系ΔQ＝C×ΔV成立。电压变化ΔV与在aggressor中传播的电压信号波形中的波形倾斜(slew)成反比例。在信号布线2532中传播的信号由于输出缓冲器2531的驱动能力提高，所以slew变小，而在单元间衬底电源布线2503中传播的信号的slew变大。这是因为基于衬底电压控制技术的有效阈值电压的变更一般不要求高速动作，在衬底电源电压暂且稳定后，从衬底电源布线提供与漏电流相当的量即可，而且衬底电源布线的布线电容较大。因此，在信号布线2532中的slew小于在单元间衬底电源布线2503中的slew，信号布线2532成为aggressor。

另外，驱动victim的电流供给源的电流驱动能力越小，产生于victim的电荷量变化ΔQ带来的噪声影响就越大。这是因为电流驱动能力越小，吸收由电荷量变化ΔQ产生的电位的变化越需要时间。噪声作为尖峰脉冲在victim布线上传播，与victim布线连接的晶体管的端子电压变化。结果，对晶体管的动作带来影响。

此处，作为victim的单元间衬底电源布线2503如前面所述，事实上一般不要求高速动作等，所以与信号布线2532相比，电流供给源的电流驱动能力较小。因此，产生于单元间衬底电源布线2503的噪声的影响变大。

根据以上所述，单元间衬底电源布线2503成为victim，产生基于以串扰噪声为原因的尖峰脉冲的电压变化，与单元间衬底电源布线2503连接的晶体管的衬底端子电压变动，晶体管的阈值电压变动。在晶体管的阈值电压变化时，该晶体管的电流驱动能力和该晶体管的开关特性变化，所以经由该晶体管的信号传播路径中的信号传播速度变化，容易产生时序破坏(timing violation)，结果，在产生了时序破坏的路径中的信号传输失败导致半导体集成电路容易产生错误动作，导致制造成品率降低。

为了避免这些，变更信号布线2532或衬底电源布线2503的布线路径即可。但是，单元间衬底电源布线2503由预先固定在标准单元2500内的布线构成，所以不能变更其布线路径。因此，只能变更信号布线2532的布线路径。这样，使用了第一现有技术例的标准单元的半导体集成电路，由于衬底电源布线15已经预先固定，所以设计的自由度较低，如上所述存在布线变更的选择受限的问题。

另外，信号布线2532相对单元间通常电源布线2505和2504平行布线，但单元间通常电源布线2505和2504需要提供晶体管的动作电流，需要高速驱动大电流，所以难以成为victim，难以接受串扰的影响。因此，能够从关于时序破坏的产生的讨论中排除。

下面，详细说明关于第二现有技术例的问题即设计工时较多的问题。

在使用第二现有技术例的标准单元设计半导体集成电路时，为了对晶体管施加电源电压，需要在半导体集成电路内对通常电源布线进行布线。通常电源布线是将设置于标准单元的电源端子2、3与设置于半导体集成电路内的电源布线网连接的布线，但在第二现有技术例的标准单元中，通常电源布线不像第一现有技术例那样固定设置在标准单元内。因此，在半导体集成电路的布线步骤中，不仅对用于连接标准单元的信号输入端子和信号输出端子的信号布线进行布线，而且也必须进行通常电源布线的布线。

但是，通常电源布线需要向所连接的多个晶体管提供电流，所以多使用宽度比信号布线宽的布线。此处，宽度较宽的布线与较细的布线相比，有时需要取较大的与相邻的其他金属布线的布线间隔。

另外，取较大的布线间隔的理由如下。在半导体集成电路的平坦化工序中，通过CMP(化学机械研磨)刚被研磨后的绝缘体(氧化膜)，成为在形状上抗机械应力较弱的凸形，所以容易破损，特别是与宽度更宽的金属布线相邻的绝缘体，凸形的突起部就越高，越成为容易破损的形状。因此，需要通过根据相邻的金属布线的布线宽度取较大的布线间隔，并进行设计使其具有与突起部的高度相应的突起部的宽度，从而对CMP后的绝缘体的凸形结构，赋予具有能够承受破损的相应应力的形状。

并且，在半导体集成电路的布局设计的布线步骤中，在布线的宽度与布线间隔较大的布线混在一起时，与宽度和布线间隔均匀时相比，需要复杂的处理，所以在完成处理前需要花费时间。由于一条宽度和间隔较大的布线(以下称为宽布线)所需要的布线区域相当于几条～几十条宽度和间隔不大的布线(以下称为窄布线)所需要的布线区域，宽布线与窄布线相比，在进行布线路径的优化时，给周围带来的影响较大，在进行一条宽布线的布线路径的优化时，有时需要变更数量更多的周围布线。这意味着在优化一条布线时要考虑的参数增多，意味着优化所有参数所需要的时间增加。

为了解决上述问题，本发明在构成标准单元时，在使用多个具有衬底电压控制功能的标准单元设计半导体集成电路时，构成标准单元，使得仅排列配置多个标准单元即能够形成通常电源布线网，并且对于单元间衬底电源布线能够自由设定其布线路径。

即，本发明第一技术方案的标准单元，具有：对晶体管的源极提供电源电压的通常电源布线，和对所述晶体管的衬底提供衬底电源电压的衬底电源布线，其特征在于，所述通常电源布线由固定布线构成，该固定布线的高度方向的位置和布线宽度被设定得与其他标准单元中的相同，而且在与所述高度方向正交的方向贯穿所述标准单元地铺设，其中，所述其他标准单元与所述标准单元类型不同，所述衬底电源布线由与所述固定布线不同的非固定布线构成。

本发明第二技术方案的特征在于，在上述第一技术方案的标准单元中，在所述标准单元与其他标准单元相邻排列时，所述非固定布线不与所述其他标准单元的非固定布线相互连接。

本发明第三技术方案的特征在于，在上述第一技术方案的标准单元中，所述非固定布线设置在各个n阱区域和各个p阱区域。

本发明第四技术方案的特征在于，在上述第一技术方案的标准单元中，所述非固定布线设置有多个。

本发明第五技术方案的特征在于，在上述第一技术方案的标准单元中，所述非固定布线是用于提供衬底电源电压的衬底电源端子。

本发明第六技术方案的特征在于，在上述本发明之五的标准单元中，所述衬底电源端子设置在各个n阱区域和各个p阱区域。

本发明第七技术方案的特征在于，在上述本发明之五的标准单元中，所述衬底电源端子设置有多个。

本发明第八技术方案的标准单元库的特征在于，具有上述第一技术方案的标准单元。

本发明第九技术方案的半导体集成电路的特征在于，包括上述第一技术方案的标准单元。

本发明第十技术方案的半导体集成电路，通过设置多列包括多个标准单元的标准单元行而构成，其特征在于，具有：对各个所述标准单元中包含的晶体管的源极提供电源电压的通常电源布线网；和对各个所述标准单元的晶体管的衬底提供衬底电源电压的衬底电源布线网，所述通常电源布线网包括沿各个所述标准单元行横向铺设的固定单元间布线，所述衬底电源布线网包括与所述固定单元间布线不同的非固定单元间布线。

本发明第十一技术方案的特征在于，在上述第十技术方案的半导体集成电路中，所述非固定单元间布线由对各个所述标准单元的n阱区域和p阱区域提供衬底电源电压的多个布线构成。

本发明第十二技术方案的特征在于，在上述第十技术方案的半导体集成电路中，所述非固定单元间布线通过连接设置在各个所述标准单元内部的衬底电源端子间而构成。

本发明第十三技术方案的特征在于，在上述第十技术方案的半导体集成电路中，所述非固定单元间布线通过连接设置在各个所述标准单元内部的衬底电源端子间的一部分而构成。

本发明第十四技术方案的特征在于，在上述第十技术方案的半导体集成电路中，所述通常电源布线网具有通常电源带状布线，该通常电源带状布线铺设置在与所述固定单元间布线正交的方向，而且与所述固定单元间布线连接。

本发明第十五技术方案的特征在于，在上述第十技术方案四的半导体集成电路中，所述衬底电源布线网具有衬底电源带状布线，该衬底电源带状布线与所述通常电源带状布线平行地铺设，而且与所述非固定单元间布线连接。

本发明第十六技术方案的特征在于，在上述第十技术方案五的半导体集成电路中，所述衬底电源带状布线与所述非固定单元间布线相比，布线宽度大。

本发明第十七技术方案的包括多个晶体管的半导体集成电路，其特征在于，具有：对各个所述晶体管的源极提供电源电压的通常电源布线网；对各个所述晶体管的衬底提供衬底电源电压的衬底电源布线网；以及多个信号布线，所述通常电源布线网在预定的一个布线层上沿一个方向铺设，所述衬底电源布线网在多个布线层沿多个方向铺设，以避开通常电源布线网和所述多个信号布线。

本发明第十八技术方案的半导体集成电路的设计方法，该半导体集成电路设置有多行包括多个标准单元的标准单元行，所述标准单元具有：对晶体管的源极提供电源电压的通常电源布线；对所述晶体管的衬底提供衬底电源电压的衬底电源端子；以及信号端子，所述半导体集成电路的设计方法的特征在于，具有：连接各个所述标准单元的信号端子间的信号布线步骤；和连接各个所述标准单元的衬底电源端子间的衬底电源布线步骤。

本发明第十九技术方案的特征在于，在上述第十八技术方案的半导体集成电路的设计方法中，所述信号布线步骤和所述衬底电源布线步骤同时进行。

本发明第二十技术方案的特征在于，在上述第十八技术方案的半导体集成电路的设计方法中，在所述衬底电源布线步骤中仅连接各个所述标准单元的衬底电源端子间的一部分。

本发明第二十一技术方案的半导体集成电路的设计装置，该半导体集成电路设置有多行包括多个标准单元的标准单元行，所述标准单元具有：对晶体管的源极提供电源电压的通常电源布线；对所述晶体管的衬底提供衬底电源电压的衬底电源端子；以及信号端子，所述半导体集成电路的设计装置的特征在于，具有：连接各个所述标准单元的信号端子间的信号布线单元；和连接各个所述标准单元的衬底电源端子间的衬底电源布线单元。

本发明第二十二技术方案的特征在于，在上述第二十一技术方案的半导体集成电路的设计装置中，所述衬底电源布线单元仅连接各个所述标准单元的衬底电源端子间的一部分。

根据以上所述，在本发明的第一技术方案～第二十二技术方案的发明中，标准单元具有衬底电源布线，但该衬底电源布线不横向贯穿内部，相应地产生空区域，所以能够在该区域中配置同层的金属布线，标准单元的布局设计的自由度提高。

而且，在将其他标准单元相邻配置设计半导体集成电路时，仅通过该相邻配置不能形成单元间衬底电源布线，需要另外对将多个标准单元内的衬底电源布线彼此单个连接的单元间衬底电源布线进行布线，但是，此时能够自由设定并变更单元间衬底电源布线的布线路径，使得在已经布线的信号布线和该单元间衬底电源布线之间而且不会产生串扰，所以半导体集成电路的布局设计自由度也比较高。

另外，在标准单元内预先固定配置有通常电源布线，所以在设计半导体集成电路时不需要单个地对单元间通常电源布线进行布线。因此，不需要单个地对作为通常电源布线的宽布线进行布线，所以在布线步骤中不会将宽布线和窄布线混在一起，在布线步骤中要考虑的布线状况更加简单，能够在更短的时间内完成设计步骤。

另外，单元间衬底电源布线如前面叙述的那样，需要在设计半导体集成电路时进行布线，但衬底电源布线由于一般不要求高速动作等，因此其布线宽度与信号布线大致相同，所以在布线步骤中不会使宽布线和窄布线混在一起。

如以上说明的那样，根据本发明的第一技术方案～第二十二技术方案记载的发明，与第一现有技术例相比，设计自由度提高，而且与第二现有技术例相比，半导体集成电路的设计工时较少，所以能够提供相比以往更高性能且开发工时更短的良好的标准单元和半导体集成电路。

附图说明

图1A是表示本发明的第一实施方式的标准单元的结构的示意图。

图1B是表示该标准单元的衬底电源布线的变形例的主要部分剖面图。

图2是将该标准单元横向相邻配置两个的图。

图3是表示该标准单元的变形例的示意图。

图4是表示本发明的第二实施方式的半导体集成电路的图。

图5是图4的IV-IV线剖面图。

图6是表示根据布线的密度(density)确定单元间衬底电源布线的布线路径时的半导体集成电路的结构的图。

图7是表示本发明的第三实施方式的半导体集成电路的图。

图8是表示本发明的第四实施方式的半导体集成电路的设计方法的流程图。

图9是未进行配置的半导体集成电路的示意图。

图10是表示对未进行布线的半导体集成电路实施了信号布线步骤的半导体集成电路的示意图。

图11是表示本发明的第六实施方式的半导体集成电路的设计装置的整体结构的图。

图12是表示具有衬底控制功能的现有技术例1的标准单元的图。

图13是表示具有电源端子的现有技术例2的标准单元的图。

图14是表示使用现有技术例1的标准单元构成的半导体集成电路的一例图。

具体实施方式

以下，根据附图说明本发明的实施方式。

图1A表示本发明的标准单元的一例。在该图中，标准单元300通过n阱区域195和p阱区域196被划分为上下两部分。扩散层130、131分别设置在n阱区域195和p阱区域196内。多晶硅布线140设置在各个扩散层130、131上。并且，所述多晶硅布线140在扩散层130、131上具有作为晶体管的栅极的功能。扩散层130和131通过通孔190与金属布线111连接。并且，标准单元300具有通常电源布线160、161和衬底电源端子120。

所述通常电源布线160、161均是金属布线，由从左边向右边布线的横向布线构成。从该通常电源布线160、161分别延伸设置金属布线直到与扩散层130和131重复，并分别通过通孔191与扩散层130和131连接。该通常电源布线160、161分别被施加预定的电源电压VDD、接地电压VSS。

并且，在通常电源布线161正下方的衬底或其附近的衬底，设有被注入了极性与周围衬底不同的杂质的区域，该区域与通常电源布线161通过通孔193相连接。

所述衬底电源端子120利用由金属布线构成的衬底电源布线122形成。在该衬底电源端子120正下方的衬底或其附近的衬底，形成有被注入了极性与周围衬底不同的杂质的区域123，该区域123与衬底电源端子120(衬底电源布线122)通过通孔192连接。该衬底电源端子120如后面所述被提供了电源电压VDD或与其不同的电位。

所述通常电源布线160、161即使在不同类型的标准单元中，纵向位置(高度方向的位置)和布线宽度也相同，由将布线铺设成在与所述高度方向正交的方向即横向贯穿自身标准单元内部的公用的固定布线构成。

衬底电源端子120(衬底电源布线122)在不同类型的标准单元中，不具有在所述通常电源布线160、161能够看到的公用结构。

另外，衬底电源端子120可以替换为图1B所示的衬底电源布线122’。即，在图1A中，衬底电源布线122以平面呈四方形的端子形状构成，但在图1B的衬底电源布线122’中，形成为从区域123的上方部位延伸到该图下方的长方形形状的衬底电源布线。不像所述通常电源布线160、161那样，这些衬底电源端子120和衬底电源布线122在不同类型的标准单元之间，高度方向(纵向方向)的位置和布线宽度未必相同，只要是不具有将布线铺设成在横向贯穿自身标准单元内部的公用的固定结构的非固定布线即可。

图2是将图1所示标准单元300在横向相邻配置两个时的示意图。通常电源布线160、161如上所述具有公用的固定结构，因此在横向相邻配置的两个标准单元300中，通常电源布线160、161相互电连接。另一方面，衬底电源端子120彼此不连接。

另外，在图1A和图2中，为了简化说明，省略了相当于信号输入端子和信号输出端子的金属布线或多晶硅布线、以及用于将多晶硅布线140和信号输入端子电连接的金属布线或多晶硅布线等。

以下，说明如上所述构成的标准单元。

衬底电源端子120是非固定结构的布线，其配置的高度方向的位置和布线宽度未必与其他类型的标准单元相同，不具有通常电源布线160、161那样的从标准单元300的左边贯通到右边描画的布线。根据这种结构，使用了该标准单元300时的衬底电源布线的布局设计的自由度提高。即，通过自由连接相邻的标准单元300的衬底电源端子120之间，能够设计衬底电源布线，所以与其他信号布线相同能够自由进行布线。这样，使用标准单元300能够提高布局设计的自由度，可以进行用于改善速度、面积和功耗等的更加灵活的设计。

另外，在本实施方式中，衬底电源端子120仅设有一个，设置成对p沟道型晶体管的衬底端子施加电压，但也可以只设置对n沟道型晶体管的衬底端子施加电压的衬底电源端子，还可以对p沟道型和n沟道型双极性的晶体管的各个衬底端子设置独立的衬底电源端子。

图3表示对双极性的晶体管的各个衬底端子设置有独立的衬底电源端子的标准单元的示意图。在该图中，对与图1A相同的部分赋予相同标号。标准单元301具有两个衬底电源端子120和121。衬底电源端子120和衬底电源端子121分别设置在n阱区域195内部和p阱区域196内部，利用由金属布线构成的衬底电源布线122、124构成。在衬底电源端子120、121附近的衬底，分别设有被注入了极性与周围衬底不同的杂质的区域123、125，该区域123、125和衬底电源端子120、121分别通过通孔192、197连接。衬底电源端子120被提供了电源电压VDD或与其不同的电位，衬底电源端子121被提供了接地电压VSS或与其不同的电位。另外，与图1A不同，没有设置通孔193。

通过设置以上那样的结构，设置于标准单元301的晶体管，分别从衬底电源端子120向p沟道型晶体管的衬底端子独立施加衬底电源电压，从衬底电源端子121向n沟道型晶体管的衬底端子独立施加衬底电源电压。因此，可以对双极性的晶体管分别独立实施基于衬底电压控制技术的有效阈值电压的控制。由此，与只能控制单极性晶体管的衬底端子的情况相比，能够更加有效地控制衬底电源电压。

另外，标准单元301中包含的衬底电源端子120、121的数量分别为一个，但也可以是多个，特别是在面积较大的标准单元中，通过在标准单元内分别分布设置多个衬底电源端子120、121，能够抑制标准单元内因部位产生的衬底电位的离差。

并且，构成通常电源布线160、161的布线层可以是一个也可以是多个。另外，构成衬底电源端子120、121的布线层的类型可以是一种也可以是多种。此外，用于连接衬底电源端子120、121和衬底的通孔的数量可以在每层各设一个，但也可以设多个。另外，对标准单元300、301中包含的多晶硅布线140的条数和连接关系、扩散层区域130、131的个数和形状、及与扩散层130、131连接的通孔的个数和形状没有限定。

(第2实施方式)

图4表示本发明的第2实施方式的半导体集成电路。

在该图中，半导体集成电路2999包括多个(在该图中仅图示了7列)标准单元行(row)2100，每一个标准单元行包括多个在相同方向(在图4中为横向)排列的标准单元2000A、2000B、2000C...。标准单元2000A、2000B、2000C...虽然内部结构不同，但通常电源布线160、161在这些标准单元之间以相同高度位置和布线宽度形成，并且在横向延伸铺设到左边和右边，另一方面，衬底电源端子120、121在各个标准单元之间未必形成于相同高度位置，并且是在内部孤立的未铺设到左边和右边的结构，这些内容与图1A所示的相同。

并且，设置在多个标准单元2000的一组通常电源布线160、161通过多个标准单元左右相邻而相互连接，并分别构成单元间通常电源布线2004、2005。根据图4可知，多个标准单元行的单元间通常电源布线(固定单元间布线)2004、2005，沿着各个标准单元行在图中横向铺设，由这些单元间通常电源布线2004、2005构成通常电源布线网2007。

并且，在图中左右或上下相邻的多个标准单元2000的衬底电源端子2002之间，彼此通过单元间衬底电源布线2003连接。根据图4可知，这些多个单元间衬底电源布线2003，铺设置在沿着标准单元行的横向和正交的纵向这两个方向，由这些标准单元2000的衬底电源端子2002和单元间衬底电源布线(非固定单元间布线)2003构成衬底电源布线网2008。

另外，各个所述单元间通常电源布线2004、2005分别与在和这些单元间通常电源布线2004、2005延伸的横向正交的纵向铺设的通常电源带状布线2042、2041连接，各个所述单元间衬底电源布线2003与和所述通常电源带状布线2042、2041平行铺设的衬底电源带状布线2040连接。根据图4可知，该衬底电源带状布线2040的布线宽度，为比各个所述单元间衬底电源布线2003大、与通常电源带状布线2042、2041大致相同的布线宽度。

所述单元间通常电源布线2004、2005和单元间衬底电源布线2003，分别通过所述通常电源带状布线2042、2041和衬底电源带状布线2040与半导体集成电路2999外部的电流供给源连接。

另外，半导体集成电路2999具有硬宏(hardmacro)2010。该硬宏2010具有输出缓冲器2031、2011，并分别与信号布线2032和2012连接，由此，从输出缓冲器2031、2011输出的信号在信号布线2032、2012中传播。

信号布线2032的布线方向与标准单元行2100平行。输出缓冲器2031是为了向硬宏2010外部传播信号而设置的，使用驱动能力高的缓冲器。

所述单元间衬底电源布线2003是将左右或上下相邻的标准单元2000的衬底电源端子2002彼此单个接线的布线，与单元间通常电源布线2004、2005不同，根据周围的布线状况，布线路径的方向灵活地变更为左右方向或上下方向。并且，单元间衬底电源布线2003被铺设成为与其他信号布线宽度相同。

另外，在单元间衬底电源布线2003和信号布线2012、2032接近的区域2030、2020中，各个单元间衬底电源布线2003不与信号布线2012、2032并行，而是正交地变更单元间衬底电源布线2003的布线方向。

图5表示所述图4的半导体集成电路的IV-IV线剖面图。根据图5可知，单元间通常电源布线2004、2005只在第1布线层M1于一个方向延伸铺设，而单元间衬底电源布线2003通过通孔2006跨越第2布线层M2和第3布线层M3铺设，以避开所述单元间通常电源布线2004、2005和信号布线2032，并且如图4所示相对所述单元间通常电源布线2004、2005并行铺设或正交铺设。

以下说明如以上那样构成的半导体集成电路。

单元间衬底电源布线2003的布线路径没有预先固定，而是以将衬底电源端子2002彼此单个接线的方式构成，所以能够根据信号布线的布线路径变更布线路径。由此，可以根据单元间衬底电源布线2003周围的布线状况(单元间衬底电源布线2003、与周围布线之间的串扰(crosstalk)噪声的产生状况、布线的密度等)，适当变更布线路径，设计自由度提高。

在本实施方式的情况下，在图4中的区域2030中，单元间衬底电源布线2003被横向布线，在区域2020中被纵向布线。这是因为例如在区域2020中，如果将单元间衬底电源布线2003横向布线，则与信号布线2032并行的布线长度增长导致的串扰噪声被单元间衬底电源布线2003激励，所以把布线路径从横向变更为纵向，以便将单元间衬底电源布线2003与信号布线2032正交地布线。

这样，在由驱动能力高的单元所驱动的信号布线被布线的部位，确定衬底电源布线2003的布线路径使得它不与信号布线平行地对进行布线，所以能够避免因平行布线导致的对衬底电源布线2003的串扰噪声的产生。由此，能够防止尖峰脉冲(glitch)在衬底电源布线2003中被激励，抑制因尖峰脉冲造成的晶体管的有效阈值电压的变动，抑制错误动作的产生概率，改善成品率。

另外，通常电源布线由单元间通常电源布线2004、2005构成并预先固定设置，所以仅将标准单元相邻配置，即可使通常电源布线彼此电连接，而不需要另外对通常电源布线进行布线。由于不需要使宽度和布线间隔较大的布线混在一起布线，所以布线所需要的工时不会增加。

另外，在本实施方式中，衬底电源布线2003没有预先固定在标准单元内部，但如前面所述衬底电源布线2003的布线宽度与信号布线大致相同，所以不会产生上述的复杂情况。

另外，在本实施方式中，作为确定单元间衬底电源布线2003的布线路径的因素详细说明了串扰噪声，但也可以根据单元间衬底电源布线2003周围的布线的密度等确定。

图6表示根据布线的密度确定单元间衬底电源布线2003的布线路径时的半导体集成电路的实施方式。

在图6中，硬宏2811具有输入缓冲器2070和2080，分别与信号布线2071、2081连接。信号布线2071被横向布线，信号布线2081被纵向布线。

图6中的区域2072是对信号布线2071进行布线的区域，该区域2072中的横向布线由于信号布线2071使得密度提高。另一方面，区域2082是对信号布线2081进行布线的区域，该区域2082中的纵向布线由于信号布线2081使得密度提高。

单元间衬底电源布线2003，在所述区域2072中选择使用布线密度较低的纵向布线，在区域2082中选择使用布线密度较低的横向布线。

这样，通过根据布线密度变更单元间衬底电源布线2003的布线路径，能够防止由于布线密度提高而不能布线、面积增加的缺陷。

另外，在本实施方式中，图示出设置于各标准单元2000的衬底电源端子2002为一个，但也可以分别设置多个。特别是在面积较大的标准单元中，通过在标准单元内分布设置多个衬底电源端子2002，能够进一步抑制标准单元内的衬底电位的离差。

并且，单元间衬底电源布线2003仅由一个布线层的金属布线构成，但也可以利用多个布线层的金属布线构成。该单元间衬底电源布线2003在设置于标准单元2000的衬底电源端子2002在n阱区域和p阱区域分别设有两个的情况下，当然可以对这两个衬底电源端子2002分别布线单元间衬底电源布线2003来形成两个布线。

另外，在本实施方式中，将单元间通常电源布线2004、2005设为两个，但也可以是三个以上。并且，在本实施方式中，使用了通常电源带状布线2041、2042和衬底电源带状布线2040，但也可以都不采用。

(第3实施方式)

图7表示本发明的第三实施方式的半导体集成电路。另外，在该图中对与图4相同的部分赋予相同标号。

在图7所示的半导体集成电路3999中，与图4所示的半导体集成电路的不同之处是，连接多个标准单元2000的衬底电源端子2002之间的单元间衬底电源布线2013，仅与多个标准单元2000的衬底电源端子2002中的一部分连接。图7所示的半导体集成电路3999的标准单元2000具有下述结构，在左右相邻的标准单元之间共用其p阱区域和n阱区域，其衬底电位相同。

以下说明如上所述构成的半导体集成电路。

图7所示的半导体集成电路3999的单元间衬底电源布线2013仅与一部分标准单元2000的衬底电源端子2002连接。但是，左右相邻的标准单元2000共用其阱区域。因此，在像本实施方式这样使单元间衬底电源布线2013仅与一部分标准单元的衬底电源端子2002连接的情况下，半导体集成电路3999内的所有标准单元2000通过单元间衬底电源布线2013、标准单元的衬底电源端子2002及共用的阱区域，被提供施加给单元间衬底电源布线2013的衬底电位。

由此，能够根据单元间衬底电源布线2013周围的布线状况(单元间衬底电源布线2013与其周围布线之间的串扰噪声的产生情况、布线的密度等)，删除不需要部分的单元间衬底电源布线，能够降低串扰噪声、缓和布线密度、缩小面积。

另外，在本实施方式中，图示出设置于各标准单元2000的衬底电源端子2002为一个，但也可以分别设置多个。并且，单元间衬底电源布线2013仅由一个布线层的金属布线构成，但也可以由多个布线层的金属布线构成。另外，在本实施方式中，单元间通常电源布线2004、2005设为两个，但也可以是三个以上。此外，在本实施方式中，使用了通常电源带状布线2041、2042和衬底电源带状布线2040，但也可以都不采用。

(第4实施方式)

图8表示用于对半导体集成电路进行布局设计的半导体集成电路的计方法的流程图。

硬宏/标准单元库551具有硬宏和在标准单元的掩模数据上的形状信息、信号输入端子和信号输出端子的物理位置信息、这些输入输出端子之间的速度信息和功率信息。

硬宏/标准单元库551中包含的标准单元例如是图1A所示的标准单元。

下面，根据附图说明未进行布线的半导体集成电路550。图9是未进行布线的半导体集成电路2999的示意图。未进行布线的半导体集成电路2999，根据逻辑门间的连接信息文件(网表)，在可布局区域内配置硬宏2010，而且沿着标准单元行2100配置标准单元2000。

所述标准单元2000包含于硬宏/标准单元库551中。在标准单元行2100中排列的标准单元2000左右相邻，所以设置于各个标准单元2000的通常电源布线彼此相互接线，分别构成固定单元间布线(单元间通常电源布线)2004和2005。另一方面，衬底电源端子2002彼此在标准单元2000的相邻配置中不相互接线。

在所述硬宏2010中设置有输出缓冲器2011和2031。对输出缓冲器2011和2031的输出端子没有实施信号布线。

另外，在每个标准单元2000中，衬底电源端子2002的形状、数量未必都是相同的。此处，为了简化说明，衬底电源端子2002在每个标准单元2000中各设有一个。

结果，未进行布线的半导体集成电路2999包括多个标准单元行2100，该标准单元行2100包括多个标准单元2000，而且配置有硬宏2010，并且还铺设有固定单元间布线2004、2005。对设置于硬宏2010内的输出缓冲器2011和2031的输出端子没有实施信号布线。并且，衬底电源端子2000彼此间也未接线。

以下，根据图8所示的半导体集成电路的设计方法的流程图，说明对图9所示未进行布线的半导体集成电路进行布线的流程。

(步骤1)

以网表522中记述的逻辑门彼此间的连接信息、和硬宏/标准单元行551中记述的硬宏和标准单元的输入侧及输出侧的两个信号端子(在图1等中未图示)的物理位置信息为基础，在信号布线步骤511形成标准单元和硬宏之间的信号布线。此处为了简单起见，省略说明标准单元之间的信号布线。

图10表示步骤1的信号布线步骤511之后的半导体集成电路。在图10中，形成了信号布线2012、2032。

(步骤2)

在衬底电源布线步骤512形成设置于标准单元2000的衬底电源端子2002之间的布线。此时，衬底电源端子2002之间的布线根据以下约束条件进行。第1约束条件为由驱动能力高的单元驱动的信号布线、与衬底电源端子之间的单元间衬底电源布线不相邻地平行布线。在不满足该第1约束条件时，作为第2约束条件，使由驱动能力高的单元驱动的信号布线、与衬底电源端子之间的单元间衬底电源布线相邻地平行布线的距离为最小。

图4表示该步骤2的衬底电源布线步骤512之后的半导体集成电路。在图4中，已对单元间衬底电源布线2003进行了布线。单元间衬底电源布线2003没有与信号布线2012、2032平行布线的部分。

如上所述，作为本实施方式的半导体集成电路的设计方法的输出结果，能够获得已经对衬底电源布线完成布线的半导体集成电路560。

这样，由驱动能力高的单元驱动的信号布线被布线的部位，根据使单元间衬底电源布线的布线路径不与信号布线平行布线这种约束条件来确定，所以能够进行避免了产生平行布线造成的对单元间衬底电源布线的串扰噪声的半导体集成电路的设计。由此，能够进行可以防止尖峰脉冲在衬底电源布线中被激励的半导体集成电路的设计，抑制因尖峰脉冲造成的晶体管的有效阈值电压的变动，抑制错误动作的产生概率，改善成品率。

另外，通常电源布线由单元间通常电源布线2004、2005构成并预先固定设置，所以仅将标准单元2000相邻配置，即可使通常电源布线彼此电连接，不需要另外对通常电源布线进行布线。因此，在信号布线步骤511中，由于不需要进行使宽度和布线间隔较大的布线混在一起的布线，所以布线所需要的工时不会增加。另外，在本实施方式中，单元间衬底电源布线没有预先固定在标准单元内部，但如前面所述单元间衬底电源布线的布线宽度与信号布线大致相同，所以不会产生上述的复杂情况，布线所需要的工时不会增加。

另外，在本实施方式中，衬底电源端子之间的布线步骤512与信号布线步骤511是分别进行的，但也可以同时进行。该情况时，在使得衬底电源端子之间的布线与信号布线不平行配置的约束条件下进行布线，由此能够获得与上述相同的效果。

并且，在本实施方式中，衬底电源端子之间的布线在第1和第2约束条件下布线，但在其他约束条件、例如衬底电源端子之间的布线与由驱动能力高的单元驱动的信号布线平行相邻时，通过在这两者之间设置屏蔽布线等条件下进行布线等，也能够获得相同效果。

(第5实施方式)

下面，说明本发明的第五实施方式的半导体集成电路的设计方法。

本实施方式的设计方法的流程图与上述第四实施方式的半导体集成电路的设计方法的流程相同，使用图8所示的流程。

本实施方式的半导体集成电路的设计方法的流程图与上述第四实施方式的半导体集成电路的设计方法的流程图相比，衬底电源布线步骤512不同。以下，具体说明该第五实施方式的半导体集成电路的设计方法的衬底电源布线步骤512。

在所述衬底电源布线步骤512中，在衬底电源布线步骤512将设置于标准单元的衬底电源端子之间接线，形成单元间衬底电源布线。此时，衬底电源端子之间的布线根据以下约束条件进行。第1约束条件为进行所有标准单元的衬底电源端子之间的布线，使得由驱动能力高的单元驱动的信号布线与衬底电源端子之间的布线不相邻地平行布线。在不满足该第1约束条件时，作为第2约束条件，进行一部分标准单元的衬底电源端子之间的布线，使得由驱动能力高的单元驱动的信号布线与衬底电源端子之间的布线不相邻地平行布线，而且所有标准单元被提供衬底电位。在该第2约束条件也不满足时，作为第3约束条件，进行所有或一部分标准单元的衬底电源端子之间的布线，使得由驱动能力高的单元驱动的信号布线与衬底电源端子之间的布线相邻地平行布线的距离为最小。

按照本实施方式的半导体集成电路的设计方法的流程，对图9所示未进行布线的半导体集成电路实施了信号布线和衬底电源端子之间的布线后的结果，为图7所示的半导体集成电路。另外，图7与第三实施方式的半导体集成电路同样，所以省略详细说明。

如上所述，作为本实施方式的半导体集成电路的设计方法的输出结果，能够获得已完成衬底电源布线的半导体集成电路560。

如上所述，根据本实施方式的半导体集成电路的设计方法的流程，除上述第四实施方式的半导体集成电路的设计方法的效果外，还能够根据单元间衬底电源布线及周围的布线状况，删除不需要部分的单元间衬底电源布线，所以能够进一步降低串扰噪声。

另外，在本实施方式中，衬底电源端子之间的布线步骤512与信号布线步骤511是分别进行的，但也可以同时进行。该情况时，在使得衬底电源端子之间的布线与信号布线不平行配置的约束条件下进行布线，由此能够获得与上述同样的效果。

并且，在本实施方式中，衬底电源端子之间的布线在第1、第2和第3约束条件下布线，但在其他约束条件、例如衬底电源端子之间的布线与由驱动能力高的单元驱动的信号布线平行相邻时，可以在这两者之间设置屏蔽布线、或在布线的密度较高的部分不进行衬底电源端子之间的布线等条件下进行布线。该情况时能够获得同样效果，还能够缓和布线密度、缩小面积。

(第6实施方式)

图11表示本发明的第六实施方式的半导体集成电路的设计装置。

在图11中，半导体集成电路的设计装置包括：CPU402，具有执行图8所示的信号布线步骤511和衬底电源布线步骤512的信号布线单元和衬底电源布线单元(均未图示)，进行布线等的计算处理，；硬盘驱动器(HDD)401，存储库、网表、设计条件文件及处理它们的程序等；存储器403，用于暂时存储在所述HDD401中存储的数据和所述CPU402的计算处理结果；输入装置405，由用于使设计者对所述CPU402发出指示的鼠标和键盘构成；显示器404，用于显示所述CPU402实施后的处理结果等。

设计者通过输入装置405进行命令输入等，从而对CPU402发出关于配置布线和LSI设计的指示。CPU402按照该指示，根据在HDD401和存储器403中存储并保管的数据进行预定的处理，把该处理结果存储在所述HDD401和存储器403中，并显示在显示器404上。

通过使用如以上那样构成的半导体集成电路的设计装置，设计者能够设计半导体集成电路。

如上所述，本发明具有提高基于衬底电压控制技术的晶体管的有效阈值电压的控制精度的效果，作为改善标准单元和使用了它的半导体集成电路的成品率、工作频率和功耗、面积的技术非常有用。

Claims (22)

1.一种标准单元，具有：对晶体管的源极提供电源电压的通常电源布线，和对所述晶体管的衬底提供衬底电源电压的衬底电源布线，其特征在于，

所述通常电源布线由固定布线构成，该固定布线的高度方向的位置和布线宽度被设定得与其他标准单元中的相同，而且在与所述高度方向正交的方向贯穿所述标准单元地铺设，其中，所述其他标准单元与所述标准单元类型不同，

所述衬底电源布线由与所述固定布线不同的非固定布线构成。

2.根据权利要求1所述的标准单元，其特征在于，

在所述标准单元与其他标准单元相邻排列时，所述非固定布线不与所述其他标准单元的非固定布线相互连接。

3.根据权利要求1所述的标准单元，其特征在于，

所述非固定布线设置在各个n阱区域和各个p阱区域。

4.根据权利要求1所述的标准单元，其特征在于，

所述非固定布线设置有多个。

5.根据权利要求1所述的标准单元，其特征在于，

所述非固定布线是用于提供衬底电源电压的衬底电源端子。

6.根据权利要求5所述的标准单元，其特征在于，

所述衬底电源端子设置在各个n阱区域和各个p阱区域。

7.根据权利要求5所述的标准单元，其特征在于，

所述衬底电源端子设置有多个。

8.一种标准单元库，其特征在于，

具有权利要求1所述的标准单元。

9.一种半导体集成电路，其特征在于，

包括权利要求1所述的标准单元。

10.一种半导体集成电路，设置有多行包括多个标准单元的标准单元行，其特征在于，具有：

对各个所述标准单元中包含的晶体管的源极提供电源电压的通常电源布线网；和

对各个所述标准单元的晶体管的衬底提供衬底电源电压的衬底电源布线网，

所述通常电源布线网包括沿各个所述标准单元行横向铺设的固定单元间布线，

所述衬底电源布线网包括与所述固定单元间布线不同的非固定单元间布线。

11.根据权利要求10所述的半导体集成电路，其特征在于，

所述非固定单元间布线由分别对各个所述标准单元的n阱区域和p阱区域提供衬底电源电压的多个布线构成。

12.根据权利要求10所述的半导体集成电路，其特征在于，

所述非固定单元间布线，通过连接设置在各个所述标准单元内部的衬底电源端子间而构成。

13.根据权利要求10所述的半导体集成电路，其特征在于，

所述非固定单元间布线，通过连接设置在各个所述标准单元内部的衬底电源端子间的一部分而构成。

14.根据权利要求10所述的半导体集成电路，其特征在于，

所述通常电源布线网具有通常电源带状布线，该通常电源带状布线铺设置在与所述固定单元间布线正交的方向，而且与所述固定单元间布线连接。

15.根据权利要求14所述的半导体集成电路，其特征在于，

所述衬底电源布线网具有衬底电源带状布线，该衬底电源带状布线与所述通常电源带状布线平行地铺设，而且与所述非固定单元间布线连接。

16.根据权利要求15所述的半导体集成电路，其特征在于，

所述衬底电源带状布线与所述非固定单元间布线相比，布线宽度大。

17.一种包括多个晶体管的半导体集成电路，其特征在于，具有：

对各个所述晶体管的源极提供电源电压的通常电源布线网；

对各个所述晶体管的衬底提供衬底电源电压的衬底电源布线网；以及

多个信号布线，

所述通常电源布线网在预定的一个布线层沿一个方向铺设，

所述衬底电源布线网在多个布线层沿多个方向铺设，以避开通常电源布线网和所述多个信号布线。

18.一种半导体集成电路的设计方法，该半导体集成电路设置有多行包括多个标准单元的标准单元行，所述标准单元具有：对晶体管的源极提供电源电压的通常电源布线；对所述晶体管的衬底提供衬底电源电压的衬底电源端；以及信号端子，所述半导体集成电路的设计方法的特征在于，包括：

连接各个所述标准单元的信号端子间的信号布线步骤；和

连接各个所述标准单元的衬底电源端子间的衬底电源布线步骤。

19.根据权利要求18所述的半导体集成电路的设计方法，其特征在于，

所述信号布线步骤和所述衬底电源布线步骤同时进行。

20.根据权利要求18所述的半导体集成电路的设计方法，其特征在于，

在所述衬底电源布线步骤中，仅连接各个所述标准单元的衬底电源端子间的一部分。

21.一种半导体集成电路的设计装置，该半导体集成电路设置有多个包括多个标准单元的标准单元行，所述标准单元具有：对晶体管的源极提供电源电压的通常电源布线；对所述晶体管的衬底提供衬底电源电压的衬底电源端子；以及信号端子，所述半导体集成电路的设计装置的特征在于，具有：

连接各个所述标准单元的信号端子间的信号布线单元；和

连接各个所述标准单元的衬底电源端子间的衬底电源布线单元。

22.根据权利要求21所述的半导体集成电路的设计装置，其特征在于，

所述衬底电源布线单元仅连接各个所述标准单元的衬底电源端子间的一部分。

Images