CN1444274A - 配置具有孔的布线的半导体器件及其制造方法 - Google Patents

配置具有孔的布线的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1444274A
CN1444274A CN03122667A CN03122667A CN1444274A CN 1444274 A CN1444274 A CN 1444274A CN 03122667 A CN03122667 A CN 03122667A CN 03122667 A CN03122667 A CN 03122667A CN 1444274 A CN1444274 A CN 1444274A
Authority
CN
China
Prior art keywords
wiring
semiconductor device
hole
magneto
resistance effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03122667A
Other languages
English (en)
Other versions
CN100359683C (zh
Inventor
梶山健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1444274A publication Critical patent/CN1444274A/zh
Application granted granted Critical
Publication of CN100359683C publication Critical patent/CN100359683C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种配置具有孔的布线的半导体器件及其制造方法。该半导体器件包括：具有第1贯通孔的第1布线；和与所述第1布线隔开且通过所述第1贯通孔的第1连接部件。

Description

配置具有孔的布线的 半导体器件及其制造方法
技术领域
本发明涉及配置具有孔的宽布线的半导体器件及其制造方法。
背景技术
在多层布线结构的半导体器件中，如图22所示，有为了流过大电流而需要宽布线111、112的情况。在这样的宽布线111、112之间，往往配置有与这种宽布线111、112非导通的布线，特别是通路113等的纵型布线。此时，如图23所示，宽布线111、112的布线宽度X、通路113的宽度Y、宽布线111、112与通路113之间的距离Z的组合裕度等碰到一起，因而有半导体器件面积增大那样的问题。
此外，即使配置有利用隧道磁阻效应(Tunneling Magneto Resistive：以下称为TMR)的MTJ(碰隧道结)元件的MRAM(磁随机存取存储器)之类的磁存储装置中，也有需要宽布线的场所，因而有产生与上述半导体器件同样问题的情况。
即，如图24所示，在磁存储装置中，在位线127和字线136的交点配置作为存储元件的MTJ元件130，在该MTJ元件130中写入数据。在该写入时，必需在位线127和字线136上流过大电流。为此，位线127和字线136的布线宽度必需达到某一宽度。
如图25所示，一般地，作为写入布线的位线127和字线136，有必要覆盖MTJ元件130。其中，为了谋求磁区的最佳化，MTJ元件130大多细长地形成。因此，在MTJ元件130沿字线136的延伸方向(箭头方向)细长地形成时，有必要根据该MTJ元件130的宽度P，使位线127的布线宽度Q变宽。
这样，在磁存储装置中，位线127和字线136的布线宽度变大，因而与上述半导体器件一样，有器件面积增大这样的问题。
发明内容
按照本发明第1方面的半导体器件，包括具有第1孔的第1布线，和与所述第1布线隔开且通过所述第1孔的第1连接部件。
按照本发明第2方面的半导体器件的制造方法，包括：形成具有第1孔(13，29)的第1布线(11，27，27a)，形成与所述第1布线(11，27，27a)隔开且通过所述第1孔(13，29)的第1连接部(12，26，34，34a)。
附图说明
图1是表示本发明第1实施方式的多层结构的半导体器件的透视图。
图2A是表示本发明第1实施方式的布线的透视图。
图2B是表示本发明第1实施方式的布线的平面图。
图2C是沿图2B的线IIC-IIC的剖面图。
图3A是表示本发明第1实施方式的布线及接触的透视图。
图3B是表示本发明第1实施方式的布线及接触的平面图。
图3C是沿图3B的线IIIC-IIIC的剖面图。
图4是表示本发明第1实施方式的设置凹部的布线的平面图。
图5是表示本发明第2实施方式的多层结构的半导体器件的透视图。
图6A是表示本发明第2实施方式的布线的透视图。
图6B是表示本发明第2实施方式的布线的平面图。
图6C是沿图6B的线VIC-VIC的剖面图。
图7A是表示本发明第2实施方式的布线及接触的透视图。
图7B是表示本发明第2实施方式的布线及接触的平面图。
图7C是沿图7B的线VIIC-VIIC的剖面图。
图8是表示本发明第2实施方式的设置凹部的布线的平面图。
图9是表示本发明第3实施方式的磁存储装置的透视图。
图10是表示本发明第3实施方式的磁存储装置的剖面图。
图11是表示本发明第4实施方式的磁存储装置的透视图。
图12是表示本发明第4实施方式的磁存储装置的剖面图。
图13是表示本发明第5实施方式的磁存储装置的透视图。
图14是表示本发明第5实施方式的磁存储装置的剖面图。
图15是表示本发明第6实施方式的磁存储装置的透视图。
图16是表示本发明第6实施方式的磁存储装置的剖面图。
图17是表示本发明第6实施方式的其它磁存储装置的透视图。
图18是表示本发明第6实施方式的其它磁存储装置的剖面图。
图19是表示本发明第7实施方式的磁存储装置的透视图。
图20是表示本发明第7实施方式的磁存储装置的剖面图。
图21是表示本发明其它实施方式的多层布线结构的半导体器件的透视图。
图22是表示现有技术的多层结构的具有宽布线的半导体器件的透视图。
图23是表示现有技术的具有宽布线的半导体器件的平面图。
图24是表示现有技术的磁存储装置的剖面图。
图25是表示现有技术的磁存储装置的平面图。
具体实施方式
以下，参照附图来说明本发明的实施方式。在该说明时，对所有附图中的共用的部分标以相同的参考符号。
(第1实施方式)
第1实施方式是在宽布线上设置孔，在该孔中通过与该布线非导通的接触的实施方式。
图1表示本发明第1实施方式的多层结构的半导体器件的透视图。图2A、2B、2C分别表示本发明第1实施方式的布线的透视图、平面图和剖面图。图3A、3B、3C分别表示本发明第1实施方式的布线和接触的透视图、平面图和剖面图。以下，说明第1实施方式的半导体器件的结构。
如图1所示，在第1实施方式的多层结构的半导体器件中，在布线宽度宽的第1至第3布线11a、11b、11c和与该第1至第3布线11a、11b、11c不导通的接触12那样的纵布线存在的情况下，在第1至第3布线11a、11b、11c上分别设置孔13a、13b、13c，在孔13a、13b、13c中通过接触12。
具体地说，如图2A、2B、2C所示，在例如流过大电流所需的某一布线宽度的宽布线11上，设置多个孔13。该孔13例如等间隔隔开地贯通布线11。此外，不限制孔13的形状，例如为四边形或圆形。
如图3A、3B、3C所示，在布线11的孔13中通过接触12。其中，为了使接触12与布线11非导通，接触12与布线11隔开配置。在该接触12与布线11之间埋入例如绝缘膜(图中未示出)。
并且，由于布线11的宽度在孔13的部分实际上变窄，因而有布线电阻升高的担心。因此，必须设定该孔13的大小，使得布线电阻的升高不成为问题。
用下述方法形成本发明第1实施方式的半导体器件。以下简单说明第1实施方式的半导体器件一部分的制造方法。
首先，如图2C所示，形成用于布线11的布线材料，例如通过平版印刷及RIE(Reactive Ion Etching：反应离子腐蚀)，将该布线材料构图为布线11和孔13的形状。接着，在孔13内及布线11上形成绝缘膜(图中未示出)。然后，除去部分绝缘膜，在孔13内形成用于接触12的沟。通过在该沟内埋入接触材料，如图3C所示，形成通过孔13的接触12。
重复上述工序形成多层布线，如图1所示，形成通过第1至第3布线11a、11b、11c内的孔13a、13b、13c的接触12。
在按照上述第1实施方式，形成必须有宽的布线宽度的多层布线时，在布线宽度宽的布线11内设置孔13，在该孔13内与布线11隔开地通过接触12。因此，器件面积仅由布线11的宽度来决定，器件面积的增大可以最小化，有利于微细化。
一般地，流过大电流的布线由于专有面积增大，大多不配置于多层布线的下层部分，而配置于最上层部分。但是，在使用第1实施方式的结构时，占有面积由于可被抑制得小些，因而也可以在多层布线的下层部分上配置流过大电流的布线11。
在第1实施方式中，布线11不限于上述图形，可以有各种变形。例如，如图4所示，也可以在布线11的相邻孔13之间形成布线11的宽度变窄的凹部14。这种情况下，不仅可获得上述第1实施方式的效果，而且可调整电流路径。
(第2实施方式)
第2实施方式是在第1实施方式的布线中，在孔内还设置接触边缘(fringe)的实施方式。并且，在第2实施方式中，只说明与第1实施方式的不同之点。
图5表示本发明第2实施方式的多层结构的半导体器件的透视图。图6A、6B、6C分别表示本发明第2实施方式的布线的透视图、平面图和剖面图。图7A、7B、7C分别表示本发明第2实施方式的布线和接触的透视图、平面图和剖面图。以下，说明第2实施方式的半导体器件的结构。
如图5-图7C所示，与第1实施方式的不同之点如下：在布线11的孔13内，在接触12上设置接触边缘15。由于用与布线11相同的材料来形成该接触边缘15，因而接触边缘15的厚度与布线11的厚度相等。接触边缘15与布线11分隔开地设置。
用下述方法形成这样的本发明第2实施方式的半导体器件。以下简单说明第2实施方式的半导体器件一部分的制造方法。
首先，如图6C所示，形成用于布线11的布线材料，例如通过平版印刷及RIE，将该布线材料构图为布线11、孔13和接触边缘15的形状。接着，在接触边缘15与布线11之间的间隔及布线11上形成绝缘膜(图中未示出)。然后，除去部分绝缘膜，形成露出接触边缘15的用于接触12的沟。通过在该沟内埋入接触材料，如图7C所示，形成与接触边缘15连接的接触12。
然后，重复上述工序形成多层布线，如图5所示，形成通过第1至第3布线11a、11b、11c内的孔13a、13b、13c且配有接触边缘15的接触12。
按照上述第2实施方式，不仅可获得与第1实施方式相同的效果，而且还可获得下述效果。
在第1实施方式中，由于接触12贯穿孔13来形成，因而用于接触12的沟的深度与布线11的厚度和上下布线间的距离完全重合。与此相对，在第2实施方式中，接触12形成于接触边缘15上，用于接触12的沟的深度仅为上下布线之间的距离。因此，第2实施方式不必形成像第1实施方式那样深的接触12，与通常的连接在布线间的接触相同深度地形成。从而能够防止在使用通常的接触工艺上，因形成深的接触而产生的空洞的发生。
并且，在第2实施方式中，布线11不限于上述图形，可以有各种变形。例如，如图8所示，也可以在布线11的相邻孔13之间形成凹部14。这种情况下，不仅可获得上述第2实施方式的效果，而且可调整电流路径。
(第3实施方式)
第3实施方式是将第2实施方式的半导体器件的结构用于磁存储装置的实施方式。该磁存储装置是配有利用例如隧道磁阻效应(Tunneling MagnetoResistive：以下称为“TMR”)的MTJ元件的MRAM。按照第3实施方式的MRAM的结构，MTJ元件配置于位线与写入字线的交点。
图9表示本发明第3实施方式的磁存储装置的透视图。图10表示本发明第3实施方式的磁存储装置的剖面图。以下，说明第3实施方式的磁存储装置的结构。
如图9和图10所示，按照第3实施方式的磁存储装置，位线27与写入字线36交叉配置，在这些位线27与写入字线36的交叉部的位线27上配置MTJ元件30。在位线27上设置孔29，在该孔29内设置接触边缘28。与MTJ元件30连接的上部布线35与接触34连接，该接触34与接触边缘28连接，该接触边缘28与接触26连接。该接触26与MOS晶体管24的源/漏扩散层23连接。因此，MTJ元件30通过位线27的孔29，与用于数据读出的MOS晶体管24连接。
用下述方法形成这样的本发明第3实施方式的磁存储装置。以下简单说明第3实施方式的磁存储装置的制造方法。
首先，在半导体衬底21上有选择地形成栅电极22，在该栅电极22两侧的半导体衬底21内形成源/漏扩散层23。由此，形成MOS晶体管24。该MOS晶体管24的栅电极22成为读出字线。
然后，在绝缘膜25内形成与源/漏扩散层23连接的接触26。接着，形成要成为位线27和接触边缘28的布线材料，对该布线材料构图。从而在形成具有孔29的位线27的同时，在孔29内形成接触边缘28。其中，在位线27与接触边缘28之间形成有间隙，成为位线27与接触边缘28不导通的结构。
然后，在位线27上形成MTJ元件30。该MTJ元件30由磁化固定层31、磁存储层33、在这些磁化固定层31与磁存储层33之间的隧道结层32构成。
然后，在接触边缘28上形成接触34，在接触34与MTJ元件30上形成上部布线35。之后，与上部布线35隔开，在MTJ元件30的上方形成写入字线36。
上述本发明第3实施方式的磁存储装置通过下述动作来进行数据写入和读出。以下，简单说明第3实施方式的磁存储装置的写入和读出动作。
在MTJ元件30上写入数据的情况，选择位线27和写入字线36，电流分别流过这些位线27和写入字线36，产生电流磁场。由此，分别产生于位线27与写入字线36的电流磁场的合成磁场作用于MTJ元件30，将“1”或“0”数据写入MTJ元件30。
在读出已写入MTJ元件30的数据时，使与MTJ元件30连接的MOS晶体管24导通，电流流过MTJ元件30～上部布线35～接触34～接触边缘28～接触26～源/漏扩散层23。于是，读出MTJ元件30的电阻值，就可进行“1”或“0”的数据判断。
按照上述第3实施方式，与第1实施方式相同，可缩小器件面积，有利于微细化。即：在磁存储装置中，在将数据写入MTJ元件30时所使用的写入布线(位线27、字线36)为了流过大电流而变宽。即使在这种情况下，在位线27上设置孔29，在该孔29中与位线27隔开地通过接触34、26。因此，接触34、26的占有面积或组合裕量等部分就可缩小存储器单元部分的占有面积。
此外，与第2实施方式相同，为了设置接触边缘28，用通常的接触处理，可防止因形成深接触而产生的空位的发生。
再有，在第3实施方式的磁存储装置中，将写入字线36配置于MTJ元件30的上方。因而，其它布线和接触等位于写入字线36周围的可能性低。所以，与图24所示的以往结构相比，对写入字线36的位置限制少，可使写入字线36较宽。
并且，第3实施方式可适用于第1实施方式那样的没有接触边缘28的结构。
此外，在位线27内，也可以在电流流动方向上设置多个孔29。在这种情况下，在位线27的相邻孔29之间，也可设置如图4、图8所示那样的凹部14。其中，最好将凹部14设置于MTJ元件30的正下方以外的区域。
(第4实施方式)
第4实施方式是将第2实施方式的半导体器件的结构用于磁存储装置的实施方式，MTJ元件被配置于接触边缘与写入字线的交点。
图11表示本发明第4实施方式的磁存储装置的透视图。图12表示本发明第4实施方式的磁存储装置的剖面图。以下，说明第4实施方式的磁存储装置的结构。
如图11和图12所示，按照第4实施方式的磁存储装置，孔29设置于写入位线27a，在该孔29内设置接触边缘28。在该接触边缘28的上方，设置与写入位线27a交叉的写入字线36。然后，在接触边缘28与写入字线36之间配置MTJ元件30。此外，接触26、34分别与接触边缘28连接，该接触26与MOS晶体管的源/漏扩散层23连接。 接触34通过下部布线37与MTJ元件30连接，在该MTJ元件30上配置读出位线27b。因此，在接触边缘28上方配置的MTJ元件30通过写入位线27a的孔29与MOS晶体管24连接。
用下述方法形成这样的本发明第4实施方式的磁存储装置。以下简单说明第4实施方式的磁存储装置的制造方法。
首先，在半导体衬底21上有选择地形成栅电极22，在该栅电极22两侧的半导体衬底21内形成源/漏扩散层23。由此，形成MOS晶体管24。该MOS晶体管24的栅电极22成为读出字线。
然后，在绝缘膜25内形成与源/漏扩散层23连接的接触26。接着，形成要成为写入位线27a和接触边缘28的布线材料，对该布线材料构图。从而在形成具有孔29的写入位线27a的同时，在孔29内形成接触边缘28。其中，在写入位线27a与接触边缘28之间形成有间隙，成为写入位线27a与接触边缘28不导通的结构。
然后，在接触边缘28上形成接触34，在该接触34上形成下部布线37。在该下部布线37上形成MTJ元件30。在该MTJ元件30上形成读出位线27b。之后，与读出位线27b隔开地在MTJ元件30的上方形成写入字线36。
上述本发明第4实施方式的磁存储装置通过下述动作来进行数据写入和读出。以下，简单说明第4实施方式的磁存储装置的写入和读出动作。
在MTJ元件30上写入数据的情况下，选择写入位线27a和写入字线36，电流分别流过这些写入位线27a和写入字线36，产生电流磁场。由此，分别产生于写入位线27a与写入字线36的电流磁场的合成磁场作用于MTJ元件30，将“1”或“0”数据写入MTJ元件30。
在读出已写入MTJ元件30的数据时，使与MTJ元件30连接的MOS晶体管24导通，电流流过读出位线27b～MTJ元件30～下部布线37～接触34～接触边缘28～接触26～源/漏扩散层23。于是，读出MTJ元件30的电阻值，就可进行“1”或“0”的数据判断。
并且，在第4实施方式中，MTJ元件30被配置于写入位线27a的孔29上方。因此，将数据写入MTJ元件30时，认为因写入位线27a产生的电流磁场变小，而写入位线27a在写入字线36的延长方向上有足够宽的宽度，从而可产生因孔29周围的写入位线27a产生的足够大的电流磁场。
按照上述第4实施方式，可获得与第3实施方式相同的效果。
此外，在第4实施方式中，将MTJ元件30配置于接触边缘28的上方。因此，与第3实施方式相比，可缩小存储器单元部的横向方向的面积。
并且，第4实施方式也可用于第1实施方式那样的没有接触边缘28的结构。
此外，在写入位线27a内，也可以在电流流动方向上设置多个孔29。在这种情况下，在写入位线27a的相邻孔29之间，也可设置如图4、图8所示那样的凹部14。
此外，读出位线27b不像写入位线27a那样延长，如图10的上部布线35那样短，在MTJ元件30的附近与写入位线27a连接也可以。
(第5实施方式)
第5实施方式是将第2实施方式的半导体器件的结构用于磁存储装置的实施方式，是将多个MTJ元件并联连接于上下布线，即成为所谓的梯子型的结构。
图13表示本发明第5实施方式的磁存储装置的透视图。图14表示本发明第5实施方式的磁存储装置的剖面图。以下，说明第5实施方式的磁存储装置的结构。
如图13和图14所示，按照第5实施方式的磁存储装置，多个MTJ元件30并联配置于位线27的上方。用上部布线35连接各MTJ元件30的磁存储层33，用下部布线37连接各MTJ元件30的磁化固定层31，即成为所谓的梯子型的结构。然后，在各MTJ元件30的上方，与上部布线35隔开配置写入字线36。此外，在位线27设置孔29，在该孔29内设置接触边缘28。将与下部布线37连接的接触34a和与上部布线35连接的接触34b连接于接触边缘28。因此，梯子型的多个MTJ元件30通过位线27的孔29与接触26连接。并且，接触26与用于数据读出的开关元件例如MOS晶体管连接。
用下述方法形成这样的本发明第5实施方式的磁存储装置。以下简单说明第5实施方式的磁存储装置的制造方法。
首先，在半导体衬底(未图示)上形成MOS晶体管(未图示)，形成与该MOS晶体管的源/漏扩散层(未图示)连接的接触26。
接着，形成要成为位线27和接触边缘28的布线材料，对该布线材料构图。从而在形成具有孔29的位线27的同时，在孔29内形成接触边缘28。其中，在位线27与接触边缘28之间形成有间隙，成为位线27与接触边缘28不导通的结构。
然后，形成与接触边缘28连接的接触34a。与位线27隔开，形成下部布线37，使该下部布线37与接触34a连接。然后，在下部布线37上形成多个MTJ元件30。该MTJ元件30由磁化固定层31、磁存储层33、这些磁化固定层31与磁存储层33之间的隧道结层32构成。
然后，形成与接触边缘28连接的接触34b。在MTJ元件30上形成上部布线35，该上部布线35与接触34b连接。与上部布线35隔开，在MTJ元件30的上方形成写入字线36。
上述本发明第5实施方式的磁存储装置通过下述动作来进行数据写入和读出。以下，简单说明第5实施方式的磁存储装置的写入和读出动作。
在并联连接的多个MTJ元件30中的任意MTJ元件30上写入数据的情况下，选择位线27和写入字线36，电流分别流过这些位线27和写入字线36，产生电流磁场。由此，分别产生于位线27与写入字线36的电流磁场的合成磁场作用于MTJ元件30，将“1”或“0”数据写入任意的MTJ元件30。
如下进行已写入任意MTJ元件30的数据的读出。
在第1周期，使与并联连接的多个MTJ元件30连接的用于读出的MOS晶体管导通，第1读出电流流过并联连接的多个MTJ元件30。在读出电路中存储此时的第1读出电流值。之后，使用于读出的MOS晶体管关断，关断该第1读出电流。
接着，在第2周期，使电流再次流过位线27和写入字线36，将“1”或“0”的数据写入任意的MTJ元件30。然后，使用于读出的MOS晶体管关断，使写入电流关断。
然后，在第3周期，使与并联连接的多个MTJ元件30连接的用于读出的MOS晶体管再次导通，第2读出电流流过并联连接的多个MTJ元件30。在读出电路中存储此时的第2读出电流值。
之后，比较第1读出电流值和第2读出电流值。其中，在写入时进行期待值为“1”的写入时，若第1和第2读出电流值不变，则“1”被照旧写入，若第1和第2读出电流值增加，则“0”被照旧写入。另一方面，写入时进行期待值为“0”的写入时，若第1和第2读出电流值不变，则“0”被照旧写入，若第1和第2读出电流值增加，则“1”被照旧写入。这样，可读出原来写入单元中的数据。
最后，在第4周期，为了再次写入与初始(初期)状态相同的数据，使电流流过位线27和字线36，结束读出动作。
按照上述第5实施方式，可获得与第3实施方式相同的效果。
并且，在第5实施方式中，最好在每组并联连接的多个MTJ元件30中，设置用于读出的MOS晶体管。因此，与每一个MTJ元件30中设置用于读出的MOS晶体管的结构相比，可缩小存储器单元部分的面积。
并且，第5实施方式也可用于第1实施方式那样的没有接触边缘28的结构。
此外，在位线27的相邻孔29之间，也可设置如图4、图8所示那样的凹部14。在此情况下，凹部14可以设置在比并联连接的MTJ元件30的下方更低的MTJ元件30之间的下方。
(第6实施方式)
第6实施方式是将第2实施方式的半导体器件的结构用于磁存储装置的实施方式，是在层叠方向上堆叠多个MTJ元件并连接这些MTJ元件的结构。
图15表示本发明第6实施方式的磁存储装置的透视图。图16表示本发明第6实施方式的磁存储装置的剖面图。以下，说明第6实施方式的磁存储装置的结构。
如图15和图16所示，按照第6实施方式的磁存储装置，第1位线27和第1写入字线36交叉配置。在第1位线27上设置孔29，在该孔29内设置接触边缘28。然后，在第1位线27和第1写入字线36的交叉部，与第1位线27和第1写入字线36隔开，配置第1MTJ元件30。在该第1MTJ元件30的磁化固定层31上连接第1下部布线37，在该第1MTJ元件30的磁存储层33上连接第1上部布线35。
此外，在第1写入字线36的上方，交叉配置第2位线27’和第2写入字线36’。在第2位线27’上设置孔29’，在该孔29’内设置接触边缘28’。然后，在第2位线27’和第2写入字线36’的交叉部，与第2位线27’和第2写入字线36’隔开，配置第2MTJ元件30’。在该第2MTJ元件30’的磁化固定层31’上连接第2下部布线37’，在该第2MTJ元件30’的磁存储层33’上连接第2上部布线35’。
第2上部布线35’通过接触40、接触边缘28’、接触39、第1上部布线35，与第1MTJ元件30连接。此外，第2下部布线37’通过接触34’、接触边缘28’、接触38、第1下部布线37，与第1MTJ元件30连接。该第1MTJ元件30通过第1下部布线37、接触34、接触边缘28、接触36，与MOS晶体管24的源/漏扩散层23连接。这样，第1和第2MTJ元件30、30’通过第2位线27’的孔29’连接，该第1和第2MTJ元件30、30’通过第1位线27的孔29与MOS晶体管24连接。
用下述方法形成这样的本发明第6实施方式的磁存储装置。以下简单说明第6实施方式的磁存储装置的制造方法。
首先，在半导体衬底21上选择形成栅电极22，在该栅电极22的两侧的半导体衬底21内形成源/漏扩散层23。由此，形成MOS晶体管24。该MOS晶体管24的栅电极22成为读出字线。
接着，在绝缘膜25内，形成与源/漏扩散层23连接的接触26。然后，形成要成为第1位线27和接触边缘28的布线材料，对该布线材料构图。从而在形成具有孔29的第1位线27的同时，在孔29内形成接触边缘28。其中，在第1位线27与接触边缘28之间形成有间隙，成为第1位线27与接触边缘28不导通的结构。
然后，在接触边缘28上形成接触34，在该接触34上形成下部布线37。在该下部布线37上形成第1MTJ元件30。该第1MTJ元件30由磁化固定层31、磁存储层33、在这些磁化固定层31与磁存储层33之间的隧道结层32构成。
然后，在第1MTJ元件30上形成上部布线35，与上部布线35隔开，在第1MTJ元件30的上方形成第1写入字线36。
然后，形成与下部布线37连接的接触38，与上部布线35连接的接触39。
接着，形成要成为第2位线27’和接触边缘28’的布线材料，对该布线材料构图。从而在形成具有孔29’的第2位线27’的同时，在孔29’内形成接触边缘28’。其中，在第2位线27’与接触边缘28’之间形成有间隙，成为第2位线27’与接触边缘28’不导通的结构。
然后，在接触边缘28’上形成接触34’，在该接触34’上形成下部布线37’。在该下部布线37’上形成第2MTJ元件30’。该第2MTJ元件30’由磁化固定层31’、磁存储层33’、在这些磁化固定层31’与磁存储层33’之间的隧道结层32’构成。
然后，形成与接触边缘28’连接的接触40。在接触40和第2MTJ元件30’上形成上部布线35’，与上部布线35’隔开，在第2MTJ元件30’的上方形成第2写入字线36’。
上述本发明第6实施方式的磁存储装置按与第5实施方式相同的动作进行数据写入和读出。
按照上述第6实施方式，可获得与第3实施方式相同的效果。
并且，在第6实施方式中，最好在每组连接的多个MTJ元件30、30’中，设置用于读出的MOS晶体管24。因此，与第5实施方式同样，与在每一个MTJ元件30中设置用于读出的MOS晶体管的结构相比，可缩小存储器单元部分的面积。
此外，在第6实施方式中的第1和第2MTJ元件30、30’的连接不限于上述结构。例如，如图17、图18所示，第2MTJ元件30’的上部布线35’和下部布线37’与上述结构相同，而第1MTJ元件30的上部布线35和下部布线37的图形与第2MTJ元件30’的上部布线35’和下部布线37’的图形相反也可以。
并且，第6实施方式可用于第1实施方式那样的没有接触边缘28的结构。
此外，在第1位线27的相邻孔29之间，在第2位线27’的相邻孔29’之间也可设置如图4、图8所示那样的凹部14。在此情况下，凹部14最好设置在MTJ元件30、30’的下方以外的区域。
(第7实施方式)
第7实施方式是将第2实施方式的半导体器件的结构用于磁存储装置的实施方式，是在层叠方向上堆叠多个MTJ元件并串联连接这些MTJ元件的结构。
图19表示本发明第7实施方式的磁存储装置的透视图。图20表示本发明第7实施方式的磁存储装置的剖面图。以下，说明第7实施方式的磁存储装置的结构。
如图19和图20所示，按照第7实施方式的磁存储装置，第1位线27和第1写入字线36交叉配置。在第1位线27上设置孔29，在该孔29内设置接触边缘28。然后，在第1位线27和第1写入字线36的交叉部，与第1位线27和第1写入字线36隔开，配置第1MTJ元件30。在该第1MTJ元件30的磁化固定层31上连接第1下部布线37，在该第1MTJ元件30的磁存储层33上连接第1上部布线35。
此外，在第1写入字线36的上方，交叉配置第2位线27’和第2写入字线36’。在第2位线27’上设置孔29’，在该孔29’内设置接触边缘28’。然后，在第2位线27’和第2写入字线36’的交叉部，与第2位线27’和第2写入字线36’隔开，配置第2MTJ元件30’。在该第2MTJ元件30’的磁化固定层31’上连接第2下部布线37’，在该第2MTJ元件30’的磁存储层33’上连接第2上部布线35’。
第2下部布线37’通过接触34’、接触边缘28’、接触39、第1上部布线35，与第1MTJ元件30连接。此外，该第1MTJ元件30通过第1下部布线37、接触34、接触边缘28、接触26，与MOS晶体管24的源/漏扩散层23连接。这样，第1和第2MTJ元件30、30’通过第2位线27’的孔29’串联连接，该第1和第2MTJ元件30、30’通过第1位线27的孔29与MOS晶体管24连接。
用下述方法形成这样的本发明第7实施方式的磁存储装置。以下简单说明第7实施方式的磁存储装置的制造方法。
首先，在半导体衬底21上选择形成栅电极22，在该栅电极22的两侧的半导体衬底21内形成源/漏扩散层23。由此，形成MOS晶体管24。该MOS晶体管24的栅电极22成为读出字线。
接着，在绝缘膜25内，形成与源/漏扩散层23连接的接触26。然后，形成更成为第1位线27和接触边缘28的布线材料，对该布线材料构图。从而在形成具有孔29的第1位线27的同时，在孔29内形成接触边缘28。其中，在第1位线27与接触边缘28之间形成有间隙，成为第1位线27与接触边缘28不导通的结构。
然后，在接触边缘28上形成接触34，在该接触34上形成下部布线37。在该下部布线37上形成第1MTJ元件30。该第1MTJ元件30由磁化固定层31、磁存储层33、在这些磁化固定层31与磁存储层33之间的隧道结层32构成。
然后，在第1MTJ元件30上形成上部布线35，与上部布线35隔开，在第1MTJ元件30的上方形成第1写入字线36。然后，形成与下部布线37连接的接触39。
接着，形成要成为第2位线27’和接触边缘28’的布线材料，对该布线材料构图。从而在形成具有孔29’的第2位线27’的同时，在孔29’内形成接触边缘28’。其中，在第2位线27’与接触边缘28’之间形成有间隙，成为第2位线27’与接触边缘28’不导通的结构。
然后，在接触边缘28’上形成接触34’，在该接触34’上形成下部布线37’。在该下部布线37’上形成第2MTJ元件30’。该第2MTJ元件30’由磁化固定层31’、磁存储层33’、在这些磁化固定层31’与磁存储层33’之间的隧道结层32’构成。
然后，在第2MTJ元件30’上形成上部布线35’，与该上部布线35’隔开，在第2MTJ元件30’的上方形成第2写入字线36’。
上述本发明第7实施方式的磁存储装置按与第5实施方式相同的动作进行数据写入和读出。
按照上述第7实施方式，可获得与第3实施方式相同的效果。
并且，在第7实施方式中，最好在每组串联连接的多个MTJ元件30、30’中，设置用于读出的MOS晶体管24。因此，与第5和第6实施方式同样，与在每一个MTJ元件30中设置用于读出的MOS晶体管的结构相比，可缩小存储器单元部分的面积。
此外，在第7实施方式可用于第1实施方式那样的没有接触边缘28的结构。
此外，在位线27的相邻孔29之间或在位线27’的相邻孔29’之间也可设置如图4、图8所示那样的凹部14。在此情况下，凹部14最好设置在MTJ元件30、30’的下方以外的区域。
对于本领域的技术人员来说，可容易发现附加的优点和进行改变。因此，在其更宽范围的本发明并不限于这里所展示和所描述的具体细节和典型实施例。从而，各种改变都不会脱离由所附权利要求和其等同物所限定的总的发明构思的精神或范围。
例如，如图21所示，第2实施方式的布线结构可适用于配置了例如DRAM那样的多层布线的半导体器件。在这种情况下，在各布线66、70、74内设置孔68、72、76，在该孔68、72、76内通过配置了接触边缘67、71、75的接触65、69、73。并且，各布线66、70、74例如是具有大电流流动方向性的电流布线。
例如，在第3至第7实施方式中，使用了作为磁存储装置的存储元件的MTJ元件，也可使用2个磁性层和夹置这些磁性层的导体层构成的GMR(巨磁阻)元件来代替该MTJ元件。
例如，在第3至第7实施方式中，作为存储元件，使用由1层隧道结层构成的1重结构造的MTJ元件，也可使用由2层隧道结层构成的2重结构造的MTJ元件。
例如，在第3至第7实施方式中，使用MOS晶体管24作为用于数据读出的开关元件，但并不限于此，例如也可使用二极管。

Claims (48)

1.半导体器件，包括：
具有第1贯通孔的第1布线；和
与所述第1布线隔开且通过所述第1贯通孔的第1连接部件。
2.如权利要求1所述的半导体器件，还包括：
在所述第1布线上设置使所述第1布线的宽度变窄的凹部。
3.如权利要求1所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的接触边缘。
4.如权利要求3所述的半导体器件，
所述接触边缘的厚度与所述第1布线的厚度相等。
5.如权利要求1所述的半导体器件，还包括：
与所述第1连接部件连接的磁阻效应元件。
6.如权利要求5所述的半导体器件，
所述第1布线是位线。
7.如权利要求5所述的半导体器件，
所述磁阻效应元件是由至少第1磁性层、第2磁性层和非磁性层形成的MTJ元件。
8.如权利要求7所述的半导体器件，
所述MTJ元件是1重结构造或2重结构造。
9.如权利要求5所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的接触边缘。
10.如权利要求9所述的半导体器件，
所述接触边缘的厚度与所述第1布线的厚度相等。
11.如权利要求5所述的半导体器件，还包括：
设置在所述第1布线上，使所述第1布线的宽度变窄的凹部。
12.如权利要求5所述的半导体器件，还包括：
与所述第1连接部件连接的晶体管或二极管。
13.如权利要求1所述的半导体器件，还包括：
与第1方向上延伸的所述第1布线隔开配置，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间，与所述第1和第2布线隔开配置，与所述第1连接部件连接的第3布线；
配置于所述第1和第3布线之间的所述第1和第2布线的交点上，与所述第1和第3布线连接的磁阻效应元件。
14.如权利要求13所述的半导体器件，
所述第1布线是位线，所述第2布线是写入字线。
15.如权利要求13所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的接触边缘。
16.如权利要求1所述的半导体器件，还包括：
与第1方向上延伸的所述第1布线隔开配置，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间，与所述第1和第2布线隔开配置的第3布线；
配置于所述第1和第3布线之间的所述第1和第2布线的交点上，与所述第3布线和所述第1连接部件连接的磁阻效应元件。
17.如权利要求16所述的半导体器件，
所述第1布线是写入位线，所述第2布线是写入字线，所述第3布线是读出位线。
18.如权利要求16所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的接触边缘。
19.如权利要求1所述的半导体器件，还包括：
与第1方向上延伸的所述第1布线隔开配置，且在与所述第1方向不同的第2方向上延伸的多个第2布线，所述第1布线具有所述第1贯通孔和第2贯通孔；
分别配置于所述第1和第2布线之间的所述第1和第2布线的交点上，具有与所述第1布线对置的一端部和与所述第2布线对置的另一端部的多个磁阻效应元件；
分别与所述磁阻效应元件的所述一端部连接，且与所述第1布线隔开配置，并与所述第1连接部件连接的第3布线；
分别与所述磁阻效应元件的所述另一端部连接，且与所述第2布线隔开配置的第4布线；和
与所述第4布线连接，与所述第1布线隔开，并通过所述第2贯通孔的第2连接部件。
20.如权利要求19所述的半导体器件，
所述第1布线是位线，所述第2布线是写入字线。
21.如权利要求19所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的第1接触边缘；
在所述第2贯通孔内与所述第1布线隔开配置的第2接触边缘。
22.如权利要求1所述的半导体器件，还包括：
与第1方向上延伸的所述第1布线隔开配置，且在与所述第1方向不同的第2方向上延伸的第2布线；
配置于所述第1和第2布线之间的所述第1和第2布线的交点上，具有一端部和另一端部的第1磁阻效应元件；
与所述第1磁阻效应元件的所述一端部和所述第1连接部件连接，且与所述第1布线隔开配置的第3布线；
与所述第1磁阻效应元件的所述另一端部连接，且与所述第2布线隔开配置的第4布线；
与所述第2布线隔开配置，在所述第1方向上延伸，且具有第2和第3贯通孔的第5布线；
与所述第5布线隔开配置，在所述第2方向上延伸的第6布线；
配置于所述第5和第6布线之间的所述第5和第6布线的交点，且具有一端部和另一端部的第2磁阻效应元件；
与所述第2磁阻效应元件的所述一端部连接，且与所述第5布线隔开配置的第7布线；
与所述第2磁阻效应元件的所述另一端部连接，且与所述第6布线隔开配置的第8布线；
与所述第3和第7布线连接，与所述第5布线隔开，并通过所述第2贯通孔的第2连接部件；和
与所述第4和第8布线连接，与所述第5布线隔开，并通过所述第3贯通孔的第3连接部件。
23.如权利要求22所述的半导体器件，
所述第1布线是第1位线，所述第2布线是第1写入字线，所述第5布线是第2位线，所述第6布线是第2写入字线。
24.如权利要求22所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的第1接触边缘；
在所述第2贯通孔内与所述第5布线隔开配置的第2接触边缘；
在所述第3贯通孔内与所述第5布线隔开配置的第3接触边缘
25.如权利要求1所述的半导体器件，还包括：
与第1方向上延伸的所述第1布线隔开配置，且在与所述第1方向不同的第2方向上延伸的第2布线；
配置于所述第1和第2布线之间的所述第1和第2布线的交点上，具有一端部和另一端部的第1磁阻效应元件；
与所述第1磁阻效应元件的所述一端部和所述第1连接部件连接，且与所述第1布线隔开配置的第3布线；
与所述第1磁阻效应元件的所述另一端部连接，且与所述第2布线隔开配置的第4布线；
与所述第2布线隔开配置，在所述第1方向上延伸，且具有第2贯通孔的第5布线；
与所述第5布线隔开配置，在所述第2方向上延伸的第6布线；
配置于所述第5和第6布线之间的所述第5和第6布线的交点，且具有一端部和另一端部的第2磁阻效应元件；
与所述第2磁阻效应元件的所述一端部连接，且与所述第5布线隔开配置的第7布线；
与所述第2磁阻效应元件的所述另一端部连接，且与所述第6布线隔开配置的第8布线；
与所述第4和第7布线连接，与所述第5布线隔开，并通过所述第2贯通孔的第2连接部件。
26.如权利要求25所述的半导体器件，
所述第1布线是第1位线，所述第2布线是第1写入字线，所述第5布线是第2位线，所述第6布线是第2写入字线。
27.如权利要求25所述的半导体器件，还包括：
在所述第1贯通孔内与所述第1布线隔开配置的第1接触边缘；
在所述第2贯通孔内与所述第5布线隔开配置的第2接触边缘。
28.半导体器件的制造方法，包括：
形成具有第1贯通孔的第1布线；
形成与所述第1布线隔开且通过所述第1贯通孔的第1连接部件。
29.如权利要求28所述的半导体器件的制造方法，还包括：
在所述第1布线上形成使所述第1布线的宽度变窄的凹部。
30.如权利要求28所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内形成与所述第1布线隔开的接触边缘。
31.如权利要求30所述的半导体器件的制造方法，
用相同材料形成所述接触边缘和所述第1布线。
32.如权利要求28所述的半导体器件的制造方法，还包括：
形成与所述第1连接部件连接的磁阻效应元件。
33.如权利要求32所述的半导体器件的制造方法，
所述磁阻效应元件是由至少第1磁性层、第2磁性层和非磁性层形成的MTJ元件。
34.如权利要求33所述的半导体器件的制造方法，
所述MTJ元件是1重结构造或2重结构造。
35.如权利要求32所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内形成与所述第1布线隔开的接触边缘。
36.如权利要求35所述的半导体器件的制造方法：
用相同材料形成所述接触边缘和所述第1布线。
37.如权利要求32所述的半导体器件的制造方法，还包括：
在所述第1布线上形成使所述第1布线的宽度变窄的凹部。
38.如权利要求32所述的半导体器件的制造方法，还包括：
形成与所述第1连接部件连接的晶体管或二极管。
39.如权利要求28所述的半导体器件的制造方法，还包括：
形成与第1方向上延伸的所述第1布线隔开，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间形成与所述第1和第2布线隔开，且与所述第1连接部件连接的第3布线；
在所述第1和第3布线之间的所述第1和第2布线的交点上，形成与所述第1和第3布线连接的磁阻效应元件。
40.如权利要求39所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内形成与所述第1布线隔开的接触边缘。
41.如权利要求28所述的半导体器件的制造方法，还包括：
形成与第1方向上延伸的所述第1布线隔开，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间，形成与所述第1和第2布线隔开的第3布线；
在所述第1和第3布线之间的所述第1和第2布线的交点上，形成与所述第3布线和所述第1连接部件连接的磁阻效应元件。
42.如权利要求41所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内形成与所述第1布线隔开的接触边缘。
43.如权利要求28所述的半导体器件的制造方法，还包括：
形成与第1方向上延伸的所述第1布线隔开，且在与所述第1方向不同的第2方向上延伸的多个第2布线，所述第1布线具有所述第1贯通孔和第2贯通孔；
在所述第1和第2布线之间的所述第1和第2布线的交点上，分别形成具有与所述第1布线对置的一端部和与所述第2布线对置的另一端部的多个磁阻效应元件；
与所述第1布线隔开地形成第3布线，该第3布线与所述磁阻效应元件的所述一端部和所述第1连接部件连接；
与所述第2布线隔开地形成与所述磁阻效应元件的所述另一端部连接的第4布线；
形成与所述第4布线连接的第2连接部件，所述第2连接部件与所述第1布线隔开，并通过所述第2贯通孔。
44.如权利要求43所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内，与所述第1布线隔开形成第1接触边缘；
在所述第2贯通孔内，与所述第1布线隔开形成第2接触边缘。
45.如权利要求28所述的半导体器件的制造方法，还包括：
形成与第1方向上延伸的所述第1布线隔开，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间的所述第1和第2布线的交点上，形成具有一端部和另一端部的第1磁阻效应元件；
与所述第1布线隔开地形成第3布线，该第3布线与所述第1磁阻效应元件的所述一端部和所述第1连接部件连接；
与所述第2布线隔开地形成第4布线，该第4布线与所述第1磁阻效应元件的所述另一端部连接；
形成与所述第2布线隔开，且在所述第1方向上延伸的第5布线，该第5布线具有第2和第3贯通孔；
形成与所述第5布线隔开，且在所述第2方向上延伸的第6布线；
在所述第5和第6布线之间的所述第5和第6布线的交点，形成具有一端部和另一端部的第2磁阻效应元件；
形成与所述第2磁阻效应元件的所述一端部连接，且与所述第5布线隔开的第7布线；
形成与所述第2磁阻效应元件的所述另一端部连接，且与所述第6布线隔开的第8布线；
形成与所述第3和第7布线连接的第2连接部件，所述第2连接部件与所述第5布线隔开，并通过所述第2贯通孔；和
形成与所述第4和第8布线连接的第3连接部件，所述第3连接部件与所述第5布线隔开，并通过所述第3贯通孔。
46.如权利要求45所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内，与所述第1布线隔开形成第1接触边缘；
在所述第2贯通孔内，与所述第5布线隔开形成第2接触边缘；
在所述第3贯通孔内，与所述第5布线隔开形成第3接触边缘。
47.如权利要求28所述的半导体器件的制造方法，还包括：
形成与第1方向上延伸的所述第1布线隔开，且在与所述第1方向不同的第2方向上延伸的第2布线；
在所述第1和第2布线之间的所述第1和第2布线的交点上，形成具有一端部和另一端部的第1磁阻效应元件；
与所述第1布线隔开地形成第3布线，该第3布线与所述第1磁阻效应元件的所述一端部和所述第1连接部件连接，且；
与所述第2布线隔开地形成与所述第1磁阻效应元件的所述另一端部连接的第4布线；
与所述第2布线隔开地形成在所述第1方向上延伸的第5布线，所述第5布线具有第2贯通孔；
与所述第5布线隔开地形成在所述第2方向上延伸的第6布线；
在所述第5和第6布线之间的所述第5和第6布线的交点上形成具有一端部和另一端部的第2磁阻效应元件；
与所述第5布线隔开地形成与所述第2磁阻效应元件的所述一端部连接的第7布线；
与所述第6布线隔开地形成与所述第2磁阻效应元件的所述另一端部连接的第8布线；
形成与所述第4和第7布线连接的第2连接部件，所述第2连接部件与所述第5布线隔开，并通过所述第2贯通孔。
48.如权利要求47所述的半导体器件的制造方法，还包括：
在所述第1贯通孔内，与所述第1布线隔开形成第1接触边缘；
在所述第2贯通孔内，与所述第5布线隔开形成第2接触边缘。
CNB031226671A 2002-02-05 2003-01-30 配置具有孔的布线的半导体器件及其制造方法 Expired - Fee Related CN100359683C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28561/2002 2002-02-05
JP2002028561A JP3875568B2 (ja) 2002-02-05 2002-02-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1444274A true CN1444274A (zh) 2003-09-24
CN100359683C CN100359683C (zh) 2008-01-02

Family

ID=19192439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031226671A Expired - Fee Related CN100359683C (zh) 2002-02-05 2003-01-30 配置具有孔的布线的半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US6861752B2 (zh)
EP (1) EP1333486A3 (zh)
JP (1) JP3875568B2 (zh)
KR (1) KR100466561B1 (zh)
CN (1) CN100359683C (zh)
TW (1) TWI224379B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017230A (zh) * 2016-01-04 2017-08-04 英飞凌科技股份有限公司 多层级芯片互连
CN107316855A (zh) * 2016-04-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2019237308A1 (zh) * 2018-06-14 2019-12-19 华为技术有限公司 存储器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582032B (en) * 2001-11-30 2004-04-01 Toshiba Corp Magnetic random access memory
JP3906067B2 (ja) * 2001-11-30 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004128440A (ja) * 2002-07-30 2004-04-22 Renesas Technology Corp 集積回路装置および電子デバイス
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6784091B1 (en) * 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
JP2005285971A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp 半導体装置
JP4667763B2 (ja) * 2004-04-20 2011-04-13 ルネサスエレクトロニクス株式会社 磁気記憶素子および半導体装置
US7422962B2 (en) 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
KR100604913B1 (ko) * 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
KR100790886B1 (ko) * 2006-09-15 2008-01-03 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치
US7830704B1 (en) * 2007-06-06 2010-11-09 Magsil Corporation Compact magnetic random access memory cell with slotted bit line and method of manufacturing same
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
US9041203B2 (en) * 2008-10-10 2015-05-26 Cypress Semiconductor Corporation System and method for multi-layer global bitlines
JP5550239B2 (ja) * 2009-01-26 2014-07-16 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP5150665B2 (ja) * 2010-03-03 2013-02-20 株式会社東芝 不揮発性半導体記憶装置
JP2011253898A (ja) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及び製造方法
CN103000613B (zh) * 2012-12-12 2015-03-18 中国科学院物理研究所 一种复合半导体层
US10163897B2 (en) 2013-11-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-level connection for multi-layer structures
WO2016050615A1 (en) * 2014-10-03 2016-04-07 Crocus Technology Sa Electrical interconnecting device for mram-based magnetic devices
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
JP2021129071A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1008971A (en) * 1973-10-26 1977-04-19 Eiichi Tsunashima Printed circuit board
US5140110A (en) * 1986-03-13 1992-08-18 Nintendo Co. Ltd. Printed circuit board capable of preventing electromagnetic interference
US4878155A (en) * 1987-09-25 1989-10-31 Conley Larry R High speed discrete wire pin panel assembly with embedded capacitors
JPH07109873B2 (ja) * 1988-07-05 1995-11-22 株式会社東芝 半導体記憶装置
US5121127A (en) * 1988-09-30 1992-06-09 Sony Corporation Microstrip antenna
US5036301A (en) * 1989-03-30 1991-07-30 Sony Corporation Filter apparatus
JPH038360A (ja) * 1989-06-06 1991-01-16 Toshiba Corp 半導体装置
JPH0479507A (ja) * 1990-07-20 1992-03-12 Amp Japan Ltd フィルタ及びフィルタ付電気コネクタ
JP3547146B2 (ja) * 1991-06-10 2004-07-28 日本特殊陶業株式会社 集積回路用パッケージ
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JPH09191088A (ja) * 1995-11-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2739855B2 (ja) * 1995-12-14 1998-04-15 日本電気株式会社 半導体装置およびその製造方法
JP2943914B2 (ja) * 1997-02-19 1999-08-30 日本電気株式会社 半導体装置およびその製造方法
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6246118B1 (en) * 1999-02-18 2001-06-12 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid, conductively lined interconnection system
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP2001217398A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
JP4472122B2 (ja) * 2000-06-19 2010-06-02 株式会社ルネサステクノロジ 磁気ランダムアクセスメモリおよびその製造方法
FR2812453B1 (fr) * 2000-07-25 2004-08-20 3D Plus Sa Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
JP2002184950A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017230A (zh) * 2016-01-04 2017-08-04 英飞凌科技股份有限公司 多层级芯片互连
CN107316855A (zh) * 2016-04-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2019237308A1 (zh) * 2018-06-14 2019-12-19 华为技术有限公司 存储器
US11957062B2 (en) 2018-06-14 2024-04-09 Huawei Technologies Co., Ltd. Memory

Also Published As

Publication number Publication date
EP1333486A2 (en) 2003-08-06
CN100359683C (zh) 2008-01-02
JP3875568B2 (ja) 2007-01-31
EP1333486A3 (en) 2008-02-20
US6861752B2 (en) 2005-03-01
JP2003229546A (ja) 2003-08-15
TWI224379B (en) 2004-11-21
KR20030066446A (ko) 2003-08-09
TW200401399A (en) 2004-01-16
KR100466561B1 (ko) 2005-01-17
US20030146515A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
CN1444274A (zh) 配置具有孔的布线的半导体器件及其制造方法
CN1185711C (zh) 半导体存储装置
CN1215464C (zh) 磁记录装置及其制造方法
CN1384545A (zh) 半导体存储装置及其制造方法
CN100350499C (zh) 磁随机访问存储器
CN1967879A (zh) 非挥发性存储器及其制造方法与操作方法
CN1490820A (zh) 半导体存储器件
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN1467743A (zh) 基于选择存储单元与基准单元的电阻差读出数据的存储器
CN1536674A (zh) 半导体存储器
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1945830A (zh) 标准单元、半导体集成电路及其设计方法、设计装置及标准单元库
CN1881643A (zh) 功能分子元件,功能分子元件的制造方法以及功能分子器件
CN101079385A (zh) 器件和形成器件的方法以及掩模
CN1288664C (zh) 使用磁阻效应的半导体存储器件
CN1707798A (zh) 非易失半导体存储装置及其制造方法
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN1306616C (zh) 包括每个有浮动栅和控制栅极的mos晶体管的半导体存储器
CN1225024C (zh) 半导体存储装置及其驱动方法
CN1346132A (zh) 非易失性半导体存储装置和非易失性半导体存储系统
CN1091925C (zh) 存储器设备
CN1433020A (zh) 磁存储器
CN1719598A (zh) 多重闸极电荷捕捉非挥发性记忆体的制作方法
CN1697184A (zh) 半导体存储装置
CN1941382A (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20140130