JPH11354728A - 磁性薄膜メモリおよびその記録再生駆動方法 - Google Patents
磁性薄膜メモリおよびその記録再生駆動方法Info
- Publication number
- JPH11354728A JPH11354728A JP10160893A JP16089398A JPH11354728A JP H11354728 A JPH11354728 A JP H11354728A JP 10160893 A JP10160893 A JP 10160893A JP 16089398 A JP16089398 A JP 16089398A JP H11354728 A JPH11354728 A JP H11354728A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic layer
- magnetic thin
- thin film
- film memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 高い集積度の不揮発固体メモリを提供する。
【解決手段】 低い保磁力を有する第１磁性層と、高い
保磁力を有する第２磁性層が、非磁性層を介して積層さ
れ、該第１磁性層の磁化の向きと該第２磁性層の磁化の
向きの相対角度によって異なる抵抗値を示す磁気抵抗膜
と、該磁気抵抗膜近傍に設けらた良導体からなる書込み
線とを有する磁性薄膜メモリ素子が、基板上に少なくと
も２個以上積層して配列してなることを特徴とする磁性
薄膜メモリの提供。
保磁力を有する第２磁性層が、非磁性層を介して積層さ
れ、該第１磁性層の磁化の向きと該第２磁性層の磁化の
向きの相対角度によって異なる抵抗値を示す磁気抵抗膜
と、該磁気抵抗膜近傍に設けらた良導体からなる書込み
線とを有する磁性薄膜メモリ素子が、基板上に少なくと
も２個以上積層して配列してなることを特徴とする磁性
薄膜メモリの提供。
Description
【０００１】
【発明の属する技術分野】本発明は固体メモリに関し、
さらに詳細には高い集積度の不揮発固体メモリならびに
それを用いたメモリの記録および再生方法に関する。
さらに詳細には高い集積度の不揮発固体メモリならびに
それを用いたメモリの記録および再生方法に関する。
【０００２】
【従来の技術】半導体メモリには、ＤＲＡＭのように電
源を失うと情報が消失する揮発性メモリと、フラッシュ
メモリ、強誘電体メモリなど、電源を失っても情報が消
失しない不揮発性メモリがある。
源を失うと情報が消失する揮発性メモリと、フラッシュ
メモリ、強誘電体メモリなど、電源を失っても情報が消
失しない不揮発性メモリがある。
【０００３】ＤＲＡＭ、強誘電体メモリは、情報を記録
する部分がコンデンサからなりこのコンデンサに貯えら
れた電荷の有無もしくは分極の向きにより情報が記録さ
れるため、一つのメモリセルには最低一つのトランジス
タが必要となる。
する部分がコンデンサからなりこのコンデンサに貯えら
れた電荷の有無もしくは分極の向きにより情報が記録さ
れるため、一つのメモリセルには最低一つのトランジス
タが必要となる。
【０００４】フラッシュメモリは、フローティングゲー
トに電荷が蓄積されるかどうかでトランジスタのコント
ロールゲートのしきい電圧を変化させるので、やはり一
つのメモリセルに最低一つのトランジスタが必要とな
る。
トに電荷が蓄積されるかどうかでトランジスタのコント
ロールゲートのしきい電圧を変化させるので、やはり一
つのメモリセルに最低一つのトランジスタが必要とな
る。
【０００５】一方、トランジスタは、Ｓｉ結晶中にボロ
ン、リンなどの不純物元素を注入してｐ型もしくはｎ型
の半導体を形成することにより作成される。この際のＳ
ｉ結晶は、適正なバンド構造の半導体物性値を得るため
に、欠陥のない結晶構造が必要である、または不純物元
素の注入に耐えうる程度の膜厚が必要である。これらの
理由により、トランジスタを形成したＳｉ基板の上にさ
らにＳｉ膜を作成して、トランジスタを積み重ねて作成
することは、きわめて困難で実用化にいたっていない。
ン、リンなどの不純物元素を注入してｐ型もしくはｎ型
の半導体を形成することにより作成される。この際のＳ
ｉ結晶は、適正なバンド構造の半導体物性値を得るため
に、欠陥のない結晶構造が必要である、または不純物元
素の注入に耐えうる程度の膜厚が必要である。これらの
理由により、トランジスタを形成したＳｉ基板の上にさ
らにＳｉ膜を作成して、トランジスタを積み重ねて作成
することは、きわめて困難で実用化にいたっていない。
【０００６】従って、従来の固体メモリでは、一つのメ
モリセルに最低一つのトランジスタが必要で、かつ、そ
のトランジスタを重ねて作成するができないため、膜厚
方向に複数のメモリセルを積層して作成することが不可
能であった。
モリセルに最低一つのトランジスタが必要で、かつ、そ
のトランジスタを重ねて作成するができないため、膜厚
方向に複数のメモリセルを積層して作成することが不可
能であった。
【０００７】
【本発明が解決しようとする課題】このため、従来の固
体メモリでは、高い集積度を達成することが困難であっ
た。本発明はこの点に鑑み、高い集積度の不揮発固体メ
モリの実現を目的とする。
体メモリでは、高い集積度を達成することが困難であっ
た。本発明はこの点に鑑み、高い集積度の不揮発固体メ
モリの実現を目的とする。
【０００８】
【課題を解決するための手段】本発明の磁性薄膜メモリ
は、低い保磁力を有する第１磁性層と、高い保磁力を有
する第２磁性層が、非磁性層を介して積層され、該第１
磁性層の磁化の向きと該第２磁性層の磁化の向きの相対
角度によって異なる抵抗値を示す磁気抵抗膜と、該磁気
抵抗膜近傍に設けらた良導体からなる書込み線とを有す
る磁性薄膜メモリ素子が、基板上に少なくとも２個以上
積層して配列してなることを特徴とする。
は、低い保磁力を有する第１磁性層と、高い保磁力を有
する第２磁性層が、非磁性層を介して積層され、該第１
磁性層の磁化の向きと該第２磁性層の磁化の向きの相対
角度によって異なる抵抗値を示す磁気抵抗膜と、該磁気
抵抗膜近傍に設けらた良導体からなる書込み線とを有す
る磁性薄膜メモリ素子が、基板上に少なくとも２個以上
積層して配列してなることを特徴とする。
【０００９】また、前記の磁性薄膜メモリは、前記磁気
抵抗膜が直列に接続されてなることを特徴とする。
抵抗膜が直列に接続されてなることを特徴とする。
【００１０】また、前記の磁性薄膜メモリは、積層され
た各前記磁気抵抗素子の間に導電体からなる接続部が設
けられてなることを特徴とする。
た各前記磁気抵抗素子の間に導電体からなる接続部が設
けられてなることを特徴とする。
【００１１】また、前記の磁性薄膜メモリは、該直列に
接続された磁気抵抗膜の少なくとも一端に、該磁気抵抗
膜の抵抗値を検出する回路が接続され、前記書込み線に
は電流を供給する回路が接続されてなることを特徴とす
る。
接続された磁気抵抗膜の少なくとも一端に、該磁気抵抗
膜の抵抗値を検出する回路が接続され、前記書込み線に
は電流を供給する回路が接続されてなることを特徴とす
る。
【００１２】また、前記磁性薄膜メモリ素子が基板面上
にマトリックス状に配列されており、該磁気抵抗膜の端
部が電界効果トランジスタもしくはダイオードからなる
半導体素子に電気的に接続していることを特徴とする。
にマトリックス状に配列されており、該磁気抵抗膜の端
部が電界効果トランジスタもしくはダイオードからなる
半導体素子に電気的に接続していることを特徴とする。
【００１３】また、前記磁性薄膜メモリ素子において、
前記書込み線に電流を流し該電流により生じる磁界によ
り前記第２磁性層の磁化方向を定め、前記書込み線の電
流方向を変えることにより“０”と“１”の状態を記録
することを特徴とする磁性薄膜メモリの記録方法を提供
する。
前記書込み線に電流を流し該電流により生じる磁界によ
り前記第２磁性層の磁化方向を定め、前記書込み線の電
流方向を変えることにより“０”と“１”の状態を記録
することを特徴とする磁性薄膜メモリの記録方法を提供
する。
【００１４】また、前記磁性薄膜メモリ素子において、
再生時の書込み電流により生じる磁界により、前記メモ
リ素子の第１磁性層のみの磁化方向が反転することによ
り生じる抵抗変化を利用して第２磁性層に記録した情報
を読み込むことを特徴とする磁性薄膜メモリの再生方法
を提供する。
再生時の書込み電流により生じる磁界により、前記メモ
リ素子の第１磁性層のみの磁化方向が反転することによ
り生じる抵抗変化を利用して第２磁性層に記録した情報
を読み込むことを特徴とする磁性薄膜メモリの再生方法
を提供する。
【００１５】
【発明の実施の形態】以下に本発明の磁性薄膜メモリに
用いられる磁気抵抗膜の各層の特徴を述べる。
用いられる磁気抵抗膜の各層の特徴を述べる。
【００１６】第１磁性層、第２磁性層は、Ｎｉ，Ｆｅ，
Ｃｏの少なくとも一種を主成分として用いられるか、Ｃ
ｏＦｅを主成分とするアモルファス合金として用いられ
ることが望ましい。例えば、ＮｉＦｅ，ＮｉＦｅＣｏ，
Ｆｅ，ＦｅＣｏ，Ｃｏ，ＣｏＦｅＢなどの磁性膜からな
る。
Ｃｏの少なくとも一種を主成分として用いられるか、Ｃ
ｏＦｅを主成分とするアモルファス合金として用いられ
ることが望ましい。例えば、ＮｉＦｅ，ＮｉＦｅＣｏ，
Ｆｅ，ＦｅＣｏ，Ｃｏ，ＣｏＦｅＢなどの磁性膜からな
る。
【００１７】（第１磁性層の材料）第１磁性層は、第２
磁性膜よりも低い保持力を有する。このため、第１磁性
層には、Ｎｉを含む軟磁性膜が好ましく、具体的には、
特にＮｉＦｅ、ＮｉＦｅＣｏを主成分として用いられて
なることが望ましい。またＦｅＣｏでＦｅ組成の多い磁
性膜、ＣｏＦｅＢなどの保磁力の低いアモルファス磁性
膜でも良い。
磁性膜よりも低い保持力を有する。このため、第１磁性
層には、Ｎｉを含む軟磁性膜が好ましく、具体的には、
特にＮｉＦｅ、ＮｉＦｅＣｏを主成分として用いられて
なることが望ましい。またＦｅＣｏでＦｅ組成の多い磁
性膜、ＣｏＦｅＢなどの保磁力の低いアモルファス磁性
膜でも良い。
【００１８】ＮｉＦｅＣｏの原子組成比は、ＮｉｘＦｅ
ｙＣｏｚとした場合、ｘは４０以上９５以下、ｙは０以
上４０以下、ｚは０以上５０以下、好ましくはｘは５０
以上９０以下、ｙは０以上３０以下、ｚは０以上４０以
下、更に好ましくはｘは６０以上８５以下、ｙは１０以
上２５以下、ｚは０以上３０以下が良い。
ｙＣｏｚとした場合、ｘは４０以上９５以下、ｙは０以
上４０以下、ｚは０以上５０以下、好ましくはｘは５０
以上９０以下、ｙは０以上３０以下、ｚは０以上４０以
下、更に好ましくはｘは６０以上８５以下、ｙは１０以
上２５以下、ｚは０以上３０以下が良い。
【００１９】また、ＦｅＣｏの原子組成は、ＦｅｘＣｏ
100−ｘとした場合、ｘは５０以上１００以下、好まし
くは、ｘは６０以上９０以下が良い。
100−ｘとした場合、ｘは５０以上１００以下、好まし
くは、ｘは６０以上９０以下が良い。
【００２０】また、ＣｏＦｅＢの原子組成は、（Ｃｏｘ
Ｆｅ100-ｘ）100-ｙＢｙとした場合、ｘは８０以上９６
以下、ｙは５以上３０以下が良い。好ましくはｘは８６
以上９３以下、ｙは１０以上２５以下が良い。
Ｆｅ100-ｘ）100-ｙＢｙとした場合、ｘは８０以上９６
以下、ｙは５以上３０以下が良い。好ましくはｘは８６
以上９３以下、ｙは１０以上２５以下が良い。
【００２１】（第２磁性層の材料）第２磁性層は第１磁
性層よりも高い保磁力を有する。例として第１磁性層と
比較してＣｏを多く含む磁性層が望ましい。
性層よりも高い保磁力を有する。例として第１磁性層と
比較してＣｏを多く含む磁性層が望ましい。
【００２２】ＮｉｘＦｅｙＣｏｚは、それぞれ原子組成
比で、ｘは０以上４０以下、ｙは０以上５０以下、ｚは
２０以上９５以下、好ましくはｘは０以上３０以下、ｙ
は５以上４０以下、ｚは４０以上９０以下、更に好まし
くはｘは５以上２０以下、ｙは１０以上３０以下、ｚは
５０以上８５以下が良い。
比で、ｘは０以上４０以下、ｙは０以上５０以下、ｚは
２０以上９５以下、好ましくはｘは０以上３０以下、ｙ
は５以上４０以下、ｚは４０以上９０以下、更に好まし
くはｘは５以上２０以下、ｙは１０以上３０以下、ｚは
５０以上８５以下が良い。
【００２３】ＦｅｘＣｏ100−ｘは、原子比で、ｘは０
以上５０以下が良い。
以上５０以下が良い。
【００２４】また第２磁性層に保磁力の制御、耐食性の
向上などの目的でＰｔ等の添加元素を加えても良い。
向上などの目的でＰｔ等の添加元素を加えても良い。
【００２５】（保磁力制御の方法）ＣｏにＦｅを添加す
ると保磁力は小さくなり、Ｐｔを添加すると保磁力は大
きくなるので、第２磁性層を例えばＣｏ１００−ｘ−ｙ
ＦｅｘＰｔｙとして元素組成ｘおよびｙを調節して保磁
力を制御すればよい。また成膜時の基板温度高くするこ
とによっても保磁力を高めることができるので別の保磁
力の制御方法として成膜時の基板温度を調節することも
よい。この方法と前述した強磁性薄膜の組成を調節する
方法とを組合せてもよい。また第１磁性層の保磁力の調
節も上述と同様に、膜組成と成膜時の基板温度で調節す
ることができる。
ると保磁力は小さくなり、Ｐｔを添加すると保磁力は大
きくなるので、第２磁性層を例えばＣｏ１００−ｘ−ｙ
ＦｅｘＰｔｙとして元素組成ｘおよびｙを調節して保磁
力を制御すればよい。また成膜時の基板温度高くするこ
とによっても保磁力を高めることができるので別の保磁
力の制御方法として成膜時の基板温度を調節することも
よい。この方法と前述した強磁性薄膜の組成を調節する
方法とを組合せてもよい。また第１磁性層の保磁力の調
節も上述と同様に、膜組成と成膜時の基板温度で調節す
ることができる。
【００２６】また、前述の通りＮｉを添加すると保磁力
を小さくすることができる。
を小さくすることができる。
【００２７】（層構成のタイプ）前述の通り、本発明の
磁気抵抗膜の例としては、第１磁性層は、第２磁性層よ
りも低い保磁力を有して、「検出層（第１磁性層）／非
磁性層／メモリ層（第２磁性層）」とする構成が挙げら
れる。これは第１磁性層を読みだした時に相対検出させ
るために反転させる検出層、第２磁性層を磁化情報が保
存されるメモリ層とする。記録電流によってメモリ層
（第２磁性層）を反転させ、再生時は、検出層（第１磁
性層）のみを反転させる。
磁気抵抗膜の例としては、第１磁性層は、第２磁性層よ
りも低い保磁力を有して、「検出層（第１磁性層）／非
磁性層／メモリ層（第２磁性層）」とする構成が挙げら
れる。これは第１磁性層を読みだした時に相対検出させ
るために反転させる検出層、第２磁性層を磁化情報が保
存されるメモリ層とする。記録電流によってメモリ層
（第２磁性層）を反転させ、再生時は、検出層（第１磁
性層）のみを反転させる。
【００２８】保磁力の範囲は、検出層では２（Ｏｅ）以
上２０（Ｏｅ）以下、好ましくは５（Ｏｅ）以上１０
（Ｏｅ）以下が良い。また、検出層の保磁力はメモリ層
の保磁力の半分程度にすることが望ましい。メモリ層で
は、５（Ｏｅ）以上５０（Ｏｅ）以下、好ましくは１０
（Ｏｅ）以上２５（Ｏｅ）以下が良い。
上２０（Ｏｅ）以下、好ましくは５（Ｏｅ）以上１０
（Ｏｅ）以下が良い。また、検出層の保磁力はメモリ層
の保磁力の半分程度にすることが望ましい。メモリ層で
は、５（Ｏｅ）以上５０（Ｏｅ）以下、好ましくは１０
（Ｏｅ）以上２５（Ｏｅ）以下が良い。
【００２９】（第１磁性層の膜厚）第１磁性層の膜厚
は、散乱型の巨大磁気抵抗効果が効率よく発生するよう
に設定する。具体的には、第１磁性層の膜厚が電子の平
均自由行程より大幅に大きくなると、フォノン散乱を受
けてその効果が薄れるため、少なくとも２００Ａ以下で
あることが望ましい。さらに好ましくは１５０Ａ以下が
良い。しかし、薄すぎるとセルの低抗値が小さくなり再
生信号出力が減少してしまい、また磁化を保持できなく
なるので、２０Ａ以上が望ましく、さらには８０Ａ以上
が望ましい。
は、散乱型の巨大磁気抵抗効果が効率よく発生するよう
に設定する。具体的には、第１磁性層の膜厚が電子の平
均自由行程より大幅に大きくなると、フォノン散乱を受
けてその効果が薄れるため、少なくとも２００Ａ以下で
あることが望ましい。さらに好ましくは１５０Ａ以下が
良い。しかし、薄すぎるとセルの低抗値が小さくなり再
生信号出力が減少してしまい、また磁化を保持できなく
なるので、２０Ａ以上が望ましく、さらには８０Ａ以上
が望ましい。
【００３０】（第２磁性層の膜厚）第２磁性層の膜厚も
第１磁性層の場合と同様に、散乱型の巨大磁気抵抗効果
が効率よく発生するように、少なくとも２００Ａ以下で
あることが望ましい。さらに好ましくは１５０Ａ以下が
良い。しかしあまり薄すぎるとメモリ保持性能が劣化
し、また再生信号出力が減少するため、また、セル抵抗
値が小さくなり、また磁化を保持できなくなるので、２
０Ａ以上が望ましく、さらには８０Ａ以上が望ましい。
第１磁性層の場合と同様に、散乱型の巨大磁気抵抗効果
が効率よく発生するように、少なくとも２００Ａ以下で
あることが望ましい。さらに好ましくは１５０Ａ以下が
良い。しかしあまり薄すぎるとメモリ保持性能が劣化
し、また再生信号出力が減少するため、また、セル抵抗
値が小さくなり、また磁化を保持できなくなるので、２
０Ａ以上が望ましく、さらには８０Ａ以上が望ましい。
【００３１】（非磁性層の材料、膜厚）非磁性層は良導
体からなり、好ましくはＣｕを主成分として用いられる
ことが、磁性層とフェルミエネルギー準位が近く、密着
性もよいため、磁化方向が変わるときに界面で抵抗が生
じ易く大きな磁気抵抗比を得るのに好都合である。ま
た、非磁性層の膜厚は５Ａ以上６０Ａ以下であることが
望ましい。
体からなり、好ましくはＣｕを主成分として用いられる
ことが、磁性層とフェルミエネルギー準位が近く、密着
性もよいため、磁化方向が変わるときに界面で抵抗が生
じ易く大きな磁気抵抗比を得るのに好都合である。ま
た、非磁性層の膜厚は５Ａ以上６０Ａ以下であることが
望ましい。
【００３２】（その他の構成）第１磁性層と非磁性層の
間、もしくは第２磁性層と非磁性層の間、もしくは第１
磁性層と非磁性層の間および第２磁性層と前記非磁性層
の間にＣｏを主成分とする磁性層が設けられると、磁気
抵抗比が高くなるため、より高いＳ／Ｎ比が得られるた
め望ましい。この場合のＣｏを主成分とする層の厚みは
２０Ａ以下が好ましく、５Ａ以上が好ましい。
間、もしくは第２磁性層と非磁性層の間、もしくは第１
磁性層と非磁性層の間および第２磁性層と前記非磁性層
の間にＣｏを主成分とする磁性層が設けられると、磁気
抵抗比が高くなるため、より高いＳ／Ｎ比が得られるた
め望ましい。この場合のＣｏを主成分とする層の厚みは
２０Ａ以下が好ましく、５Ａ以上が好ましい。
【００３３】またＳ／Ｎを向上させるために、｛第１磁
性層／非磁性層／第２磁性層／非磁性層｝を１つのユニ
ットとして、このユニットを積層しても良い。
性層／非磁性層／第２磁性層／非磁性層｝を１つのユニ
ットとして、このユニットを積層しても良い。
【００３４】積層する組数は多い程ＭＲ比が大きくなり
好ましいが、余り多くするとＭＲ磁性層が厚くなり電流
を多く必要とする。このため、積層の回数は４０組以
下、さらに好ましくは３〜２０組程度に設けられるのが
好ましい。
好ましいが、余り多くするとＭＲ磁性層が厚くなり電流
を多く必要とする。このため、積層の回数は４０組以
下、さらに好ましくは３〜２０組程度に設けられるのが
好ましい。
【００３５】
【作用】本発明に関わる磁性薄膜メモリにおいては、直
列に接続されたメモリセルが基板の膜厚方向に積層され
ているため、集積度が高く、チップの単位面積当たりの
記録容量が大きい磁性薄膜メモリを実現することが出来
る。また、電源が断たれても情報を失わない、繰り返し
書換回数が無限回に近く、放射線が入射すると記録内容
が消失する危険性がない等、半導体メモリと比較して有
利な点がある。
列に接続されたメモリセルが基板の膜厚方向に積層され
ているため、集積度が高く、チップの単位面積当たりの
記録容量が大きい磁性薄膜メモリを実現することが出来
る。また、電源が断たれても情報を失わない、繰り返し
書換回数が無限回に近く、放射線が入射すると記録内容
が消失する危険性がない等、半導体メモリと比較して有
利な点がある。
【００３６】
【実施例】本発明の実施例を、図面を用いてより詳細に
説明する。
説明する。
【００３７】実施例１ 図１は本発明の磁性薄膜メモリの一例について、その断
面を示した図である。図に示したように、本発明の磁性
薄膜メモリは、情報が記録される磁気抵抗膜１と、磁気
抵抗膜１上に絶縁体３を介して積層された良導体金属か
らなる書込み線２を有する磁性薄膜メモリ素子が磁気抵
抗膜１が電気的に直列に接続された形で、基板上に少な
くとも２段以上に積層して構成される。書込み線２は紙
面の垂直方向に電流が流れるように設けられており、そ
の一部は点線で省略して示してある。
面を示した図である。図に示したように、本発明の磁性
薄膜メモリは、情報が記録される磁気抵抗膜１と、磁気
抵抗膜１上に絶縁体３を介して積層された良導体金属か
らなる書込み線２を有する磁性薄膜メモリ素子が磁気抵
抗膜１が電気的に直列に接続された形で、基板上に少な
くとも２段以上に積層して構成される。書込み線２は紙
面の垂直方向に電流が流れるように設けられており、そ
の一部は点線で省略して示してある。
【００３８】磁気抵抗膜１の両端４１、５１には、図示
していないが、それぞれ良導体からなる読み込み線が接
続されており、この間の抵抗変化を測定することができ
るように、センス回路等が接続される。磁気抵抗膜１上
にはＳｉＯ2、ＳｉＮxなどからなる絶縁体３を介して書
込み線２を設ける。絶縁層を設けるのは、書込み線と磁
気抵抗膜が電気的に接続されるのを防ぐためである。
していないが、それぞれ良導体からなる読み込み線が接
続されており、この間の抵抗変化を測定することができ
るように、センス回路等が接続される。磁気抵抗膜１上
にはＳｉＯ2、ＳｉＮxなどからなる絶縁体３を介して書
込み線２を設ける。絶縁層を設けるのは、書込み線と磁
気抵抗膜が電気的に接続されるのを防ぐためである。
【００３９】図２は、図１に示した磁気抵抗膜１を、よ
り詳細に示したものである。磁気抵抗膜１は、図２に示
すように、主に膜面内の一方向に磁化配向しており低い
保磁力を有する第１磁性層１１と、主に膜面内の一方向
に磁化配向しており高い保磁力を有する第２磁性層１２
が、非磁性層１３を介して積層される。
り詳細に示したものである。磁気抵抗膜１は、図２に示
すように、主に膜面内の一方向に磁化配向しており低い
保磁力を有する第１磁性層１１と、主に膜面内の一方向
に磁化配向しており高い保磁力を有する第２磁性層１２
が、非磁性層１３を介して積層される。
【００４０】この磁気抵抗膜は、第１磁性層１１の磁化
と該第２磁性層１２の磁化の向きの相対角度によって異
なる抵抗値を示す。例えば図２（ａ）に示すように平行
の時は低い抵抗値を示し、図２（ｂ）に示すように反平
行の時は高い抵抗値を示す。このため、“０”、“１”
のデジタル情報を、例えば、図２（ａ）、図２（ｂ）に
それぞれ対応させれば、抵抗値の差で記録されたデジタ
ル情報を検出することができる。情報は、書込み線一つ
に対して１ビット記録される。すなわち、書込み線２の
数がｎ個あれば、ｎビットの情報が保存されることにな
る。例えば図２（ｃ）に示すように、書込み線２を３個
設け、各書込み線２の下部に、前記磁気抵抗膜を設けれ
ば、合計３ビットの情報が保持される。さらにこれを積
層することで情報量が積層した回数分増える。尚、図２
（ｃ）では１ビットの磁気抵抗膜間に良導体１４を設け
て、情報保持に無関係な部分の抵抗を低減しているが、
良導体１４の代わりに軟磁性膜を設けてスピン配向性を
改善しても良く、良導体１４を製造プロセス簡略化のた
めに削除しても良い。
と該第２磁性層１２の磁化の向きの相対角度によって異
なる抵抗値を示す。例えば図２（ａ）に示すように平行
の時は低い抵抗値を示し、図２（ｂ）に示すように反平
行の時は高い抵抗値を示す。このため、“０”、“１”
のデジタル情報を、例えば、図２（ａ）、図２（ｂ）に
それぞれ対応させれば、抵抗値の差で記録されたデジタ
ル情報を検出することができる。情報は、書込み線一つ
に対して１ビット記録される。すなわち、書込み線２の
数がｎ個あれば、ｎビットの情報が保存されることにな
る。例えば図２（ｃ）に示すように、書込み線２を３個
設け、各書込み線２の下部に、前記磁気抵抗膜を設けれ
ば、合計３ビットの情報が保持される。さらにこれを積
層することで情報量が積層した回数分増える。尚、図２
（ｃ）では１ビットの磁気抵抗膜間に良導体１４を設け
て、情報保持に無関係な部分の抵抗を低減しているが、
良導体１４の代わりに軟磁性膜を設けてスピン配向性を
改善しても良く、良導体１４を製造プロセス簡略化のた
めに削除しても良い。
【００４１】このメモリ素子では、保磁力の小さい第１
磁性層は、第２磁性層に保存された磁化情報を、磁気抵
抗効果を利用して読み出すために設けられたものであ
る。保磁力の大きい第２磁性層は、磁化情報を保存する
ために設けられたものである。第１磁性層の保磁力は２
（Ｏｅ）以上で２０（Ｏｅ）以下、第２磁性層の保磁力
は１０（Ｏｅ）以上で５０（Ｏｅ）以下にすることが望
ましい。また、第１磁性層の保磁力は第２磁性層の保磁
力の半分程度にすることが望ましい。
磁性層は、第２磁性層に保存された磁化情報を、磁気抵
抗効果を利用して読み出すために設けられたものであ
る。保磁力の大きい第２磁性層は、磁化情報を保存する
ために設けられたものである。第１磁性層の保磁力は２
（Ｏｅ）以上で２０（Ｏｅ）以下、第２磁性層の保磁力
は１０（Ｏｅ）以上で５０（Ｏｅ）以下にすることが望
ましい。また、第１磁性層の保磁力は第２磁性層の保磁
力の半分程度にすることが望ましい。
【００４２】図２に示した構造は、保磁力の大きい第２
磁性層を書込み線側に設けているが、保磁力の小さい第
１磁性層を書込み線側に設けてもよい。しかし、保磁力
の大きい磁性層は磁化反転させるためにより大きな電流
を要するため、保磁力の大きい第２磁性層を書込み線側
に設けた方が消費電流が小さくなるので、より望まし
い。
磁性層を書込み線側に設けているが、保磁力の小さい第
１磁性層を書込み線側に設けてもよい。しかし、保磁力
の大きい磁性層は磁化反転させるためにより大きな電流
を要するため、保磁力の大きい第２磁性層を書込み線側
に設けた方が消費電流が小さくなるので、より望まし
い。
【００４３】本実施例及び以下の実施例において、第１
磁性層、第２磁性層、非磁性層の材質や膜厚等は前記し
たものが用いられる。
磁性層、第２磁性層、非磁性層の材質や膜厚等は前記し
たものが用いられる。
【００４４】実施例２ 図３は本発明の磁性薄膜メモリの別の例について、その
断面を示した図である。磁気抵抗膜を積層した際に、そ
の折り返し箇所には、図３に示したように、抵抗値の低
い良導体６を設けることが望ましい。こうすると、情報
保存に無関係な部分の抵抗値を小さくすることができ、
ＳＮ比の良いメモリ素子を作成することができる。
断面を示した図である。磁気抵抗膜を積層した際に、そ
の折り返し箇所には、図３に示したように、抵抗値の低
い良導体６を設けることが望ましい。こうすると、情報
保存に無関係な部分の抵抗値を小さくすることができ、
ＳＮ比の良いメモリ素子を作成することができる。
【００４５】これらの接続のための良導体は電気抵抗値
が磁気抵抗膜よりも小さい材料、例えば、アルミニウ
ム、銅などを含む材料が望ましい。また、前述の通り、
磁気抵抗膜１の端部にも、半導体素子やセンス回路など
を接続するために、良導体４、５を設けることが望まし
い。
が磁気抵抗膜よりも小さい材料、例えば、アルミニウ
ム、銅などを含む材料が望ましい。また、前述の通り、
磁気抵抗膜１の端部にも、半導体素子やセンス回路など
を接続するために、良導体４、５を設けることが望まし
い。
【００４６】実施例３ 直列配列したメモリ素子の数を増やすと、時定数が大き
くなって読み込み速度が低下し、全体の抵抗値の増大に
伴って熱雑音が増加する。この悪影響を抑えるために
は、１つの直列構造に配列するメモリ素子の数は、２５
６個以内とすることが望ましい。より望ましくは１０個
以内、さらに望ましくは４個以内が良い。また、本発明
の効果を発揮するためには最低でも２個のメモリ素子を
直列配列しなければならない。
くなって読み込み速度が低下し、全体の抵抗値の増大に
伴って熱雑音が増加する。この悪影響を抑えるために
は、１つの直列構造に配列するメモリ素子の数は、２５
６個以内とすることが望ましい。より望ましくは１０個
以内、さらに望ましくは４個以内が良い。また、本発明
の効果を発揮するためには最低でも２個のメモリ素子を
直列配列しなければならない。
【００４７】実施例４ また、図１には、磁気抵抗膜の１段に複数個のメモリ素
子を配列した場合を示したが、図４に示すように磁気抵
抗膜の１段に１個だけのメモリ素子を配置して、これを
複数回積層してもよい。この場合には、単位面積当たり
の集積度をさらに高くすることができる。
子を配列した場合を示したが、図４に示すように磁気抵
抗膜の１段に１個だけのメモリ素子を配置して、これを
複数回積層してもよい。この場合には、単位面積当たり
の集積度をさらに高くすることができる。
【００４８】但し、あまり積層回数を増やすと、製造工
程が複雑になる、全体の膜厚が増加するなどの問題が発
生するため、磁性薄膜メモリ素子の積層回数は、２回以
上であって、２００回以下、望ましくは１００回以下、
さらに望ましくは１０回〜５０回がよい。
程が複雑になる、全体の膜厚が増加するなどの問題が発
生するため、磁性薄膜メモリ素子の積層回数は、２回以
上であって、２００回以下、望ましくは１００回以下、
さらに望ましくは１０回〜５０回がよい。
【００４９】実施例５ 本発明の磁性薄膜メモリは、前述のように直列構造にお
いて２５０個以下のメモリ素子が並ぶように配列するこ
とが望ましい。このため、１つのメモリチップにおいて
数１００Ｍバイトもしくは数Ｇバイトの容量を達成する
場合には、例として図１、３、４に示した積層されたメ
モリ素子の直列構造を一単位としたものを数多く配列し
て全体のメモリを構成する必要がある。このためには、
直列構造を並列に配列してマトリックス構造にすること
が望ましい。
いて２５０個以下のメモリ素子が並ぶように配列するこ
とが望ましい。このため、１つのメモリチップにおいて
数１００Ｍバイトもしくは数Ｇバイトの容量を達成する
場合には、例として図１、３、４に示した積層されたメ
モリ素子の直列構造を一単位としたものを数多く配列し
て全体のメモリを構成する必要がある。このためには、
直列構造を並列に配列してマトリックス構造にすること
が望ましい。
【００５０】このマトリックス構造は、回路図面で示し
た場合、図５に示した一単位の直列構造を並列に配列し
て図６に示したように構成する。図６では、周囲にある
大部分の回路構造を省略して、４個の直列構造を並列化
したものを示している。各直列構造問の電気的なクロス
トークを解消するためには、トランジスタやダイオード
などの半導体素子を各直列構造に設けることが望まし
く、より好ましくは、電界効果トランジスタなどのアク
ティブ素子を設けることが望ましい。図５、６には、磁
気抵抗膜の一端をトランジスタに接続し、他端は電源電
圧ＶＤＤに接続した例を示している。各直列構造の選択
は、トランジスタのゲート電極に接続されている選択線
に電位をかけてトランジスタをオンさせて行う。こうす
ると、多数ある直列構造の磁気抵抗膜ラインのうち、一
つを選択することができる。さらに選択された磁気抵抗
膜ラインのうち、読もうとする１ビットメモリセル上に
置かれた書込み線に電流を流して磁界を発生させる。発
生した磁界は読もうとするメモリセルのうち、検出層の
みの磁化を反転させる。これによって抵抗値の変化が生
じ、その変化はセンス回路によって増幅されて検出され
る。こうして多数あるメモリセルの中から、特定のメモ
リセルの情報を読むことができる。
た場合、図５に示した一単位の直列構造を並列に配列し
て図６に示したように構成する。図６では、周囲にある
大部分の回路構造を省略して、４個の直列構造を並列化
したものを示している。各直列構造問の電気的なクロス
トークを解消するためには、トランジスタやダイオード
などの半導体素子を各直列構造に設けることが望まし
く、より好ましくは、電界効果トランジスタなどのアク
ティブ素子を設けることが望ましい。図５、６には、磁
気抵抗膜の一端をトランジスタに接続し、他端は電源電
圧ＶＤＤに接続した例を示している。各直列構造の選択
は、トランジスタのゲート電極に接続されている選択線
に電位をかけてトランジスタをオンさせて行う。こうす
ると、多数ある直列構造の磁気抵抗膜ラインのうち、一
つを選択することができる。さらに選択された磁気抵抗
膜ラインのうち、読もうとする１ビットメモリセル上に
置かれた書込み線に電流を流して磁界を発生させる。発
生した磁界は読もうとするメモリセルのうち、検出層の
みの磁化を反転させる。これによって抵抗値の変化が生
じ、その変化はセンス回路によって増幅されて検出され
る。こうして多数あるメモリセルの中から、特定のメモ
リセルの情報を読むことができる。
【００５１】図７、８は、トランジスタを設けたデバイ
ス構造の断面図の例を示したもので、図７は図３、図８
は図４にそれぞれＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓ
ｅｍｉｃｏｎｄｕｔｏｒ）トランジスタを設けた構造を
示している。磁気抵抗膜１は、その一端を電界効果トラ
ンジスタのドレイン領域に電極５を介して電気的に接続
し、他端は一定電圧ＶＤＤをもつ電極４に接続する。磁
気抵抗膜１を積層する際には、異なる段の折り返し位置
に接続のための良導体６を介して、磁気抵抗膜全体が電
気的に直列になるように接続する。また、ｐ型半導体Ｓ
ｉ基板にｎ型ウエル９、１０を形成して、ソース、ドレ
イン領域をつくり、ゲート電極８を設けてＭＯＳ（ｍｅ
ｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ト
ランジスタを形成している。
ス構造の断面図の例を示したもので、図７は図３、図８
は図４にそれぞれＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓ
ｅｍｉｃｏｎｄｕｔｏｒ）トランジスタを設けた構造を
示している。磁気抵抗膜１は、その一端を電界効果トラ
ンジスタのドレイン領域に電極５を介して電気的に接続
し、他端は一定電圧ＶＤＤをもつ電極４に接続する。磁
気抵抗膜１を積層する際には、異なる段の折り返し位置
に接続のための良導体６を介して、磁気抵抗膜全体が電
気的に直列になるように接続する。また、ｐ型半導体Ｓ
ｉ基板にｎ型ウエル９、１０を形成して、ソース、ドレ
イン領域をつくり、ゲート電極８を設けてＭＯＳ（ｍｅ
ｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ト
ランジスタを形成している。
【００５２】図９は、図７の構造を側面を右方向から見
たものである。書込み線は各直列構造をまたがって配置
されている。この書込み線の端部は、ＭＯＳトランジス
タのｎ型ウエルに電気的に接続されており、このトラン
ジスタによって特定の書込み線にのみ電流を流すことが
できる。
たものである。書込み線は各直列構造をまたがって配置
されている。この書込み線の端部は、ＭＯＳトランジス
タのｎ型ウエルに電気的に接続されており、このトラン
ジスタによって特定の書込み線にのみ電流を流すことが
できる。
【００５３】実施例６ 磁性薄膜メモリ素子がマトリックス状に配列されてなる
本発明の磁性薄膜メモリにおいては、情報の記録は、前
記書込み線とメモリ素子本体に電流を流し該電流により
生じる合成磁界により、前記第２磁性層の磁化方向を定
め、前記書込み線の電流を流ず方向を変えることにより
“０”と“１”の状態を記録して行う。本発明の磁性薄
膜メモリに情報を記録する場合には、記録しようとする
磁気抵抗素子上に積層された書込み線に電流を流して、
磁界を発生させる。これを書込み電流と呼ぶ。書込み線
に電流を流すと同時に記録しようとする磁気抵抗素子の
ラインにも電流を流す。これをセンス電流と呼ぶ。記録
時に、この書込み電流が磁気抵抗素子に漏洩することが
ないように、書込み線は、磁気抵抗素子上に絶縁体を介
して積層され磁気抵抗素子と電気的に絶縁される。
本発明の磁性薄膜メモリにおいては、情報の記録は、前
記書込み線とメモリ素子本体に電流を流し該電流により
生じる合成磁界により、前記第２磁性層の磁化方向を定
め、前記書込み線の電流を流ず方向を変えることにより
“０”と“１”の状態を記録して行う。本発明の磁性薄
膜メモリに情報を記録する場合には、記録しようとする
磁気抵抗素子上に積層された書込み線に電流を流して、
磁界を発生させる。これを書込み電流と呼ぶ。書込み線
に電流を流すと同時に記録しようとする磁気抵抗素子の
ラインにも電流を流す。これをセンス電流と呼ぶ。記録
時に、この書込み電流が磁気抵抗素子に漏洩することが
ないように、書込み線は、磁気抵抗素子上に絶縁体を介
して積層され磁気抵抗素子と電気的に絶縁される。
【００５４】書込み電流とセンス電流によって、記録し
ようとする磁気抵抗素子のみに直交するように、磁界が
印加される。直交した部分の磁気抵抗素子は磁界が他の
部分より大きくなるので、多数の磁気抵抗素子の中から
特定の一つの素子が選択して記録を行うことができる。
ようとする磁気抵抗素子のみに直交するように、磁界が
印加される。直交した部分の磁気抵抗素子は磁界が他の
部分より大きくなるので、多数の磁気抵抗素子の中から
特定の一つの素子が選択して記録を行うことができる。
【００５５】実施例７ 本発明の磁性薄膜メモリ素子に記録された情報を再生す
る場合には、再生しようとする磁気抵抗膜上に積層され
た書込み線に記録時よりも弱い電流を流して、弱い磁界
を発生させる。また、同時に再生しようとするメモリ素
子が配列された磁気抵抗膜にも電流を流す。
る場合には、再生しようとする磁気抵抗膜上に積層され
た書込み線に記録時よりも弱い電流を流して、弱い磁界
を発生させる。また、同時に再生しようとするメモリ素
子が配列された磁気抵抗膜にも電流を流す。
【００５６】こうして磁化情報を保存する第２磁性層の
磁化の向きはそのままで再生しようとする磁気抵抗膜の
第１磁性層の磁化のみが反転するようにする。この際に
現れる抵抗変化によって第２磁性層に記録された磁化情
報を検出することができる。
磁化の向きはそのままで再生しようとする磁気抵抗膜の
第１磁性層の磁化のみが反転するようにする。この際に
現れる抵抗変化によって第２磁性層に記録された磁化情
報を検出することができる。
【００５７】実施例８ 本発明の磁性薄膜メモリに用いられる磁気抵抗膜は、ス
ピン依存散乱によって磁気抵抗効果を生じさせることが
望ましい。このスピン依存散乱による磁気抵抗効果は、
伝導電子の散乱がスピンによって大きく異なることに由
来している。即ち磁化と同じ向きのスピンを持つ伝導電
子はあまり散乱されないため抵抗値が小さくなるが、磁
化と反対向きのスピンを持つ伝導電子は散乱によって抵
抗値が大きくなる。このため、第１磁性層と第２磁性層
の磁化が反対向きである場合は、同じ向きである場合の
抵抗値よりも大きくなる。また、本発明の磁性薄膜メモ
リ素子は、再生時に電流を膜面に平行に流すＣＩＰ（Ｃ
ｕｒｒｅｎｔ Ｉｎ−ｐｌａｎｅ ｔｏ ｔｈｅ ｆｉ
ｌｍ Ｐｌａｎｅ）−ＭＲ（Ｍａｇｎｅｔｏ−Ｒｅｓｉ
ｓｔａｎｃｅ）効果を用いる。
ピン依存散乱によって磁気抵抗効果を生じさせることが
望ましい。このスピン依存散乱による磁気抵抗効果は、
伝導電子の散乱がスピンによって大きく異なることに由
来している。即ち磁化と同じ向きのスピンを持つ伝導電
子はあまり散乱されないため抵抗値が小さくなるが、磁
化と反対向きのスピンを持つ伝導電子は散乱によって抵
抗値が大きくなる。このため、第１磁性層と第２磁性層
の磁化が反対向きである場合は、同じ向きである場合の
抵抗値よりも大きくなる。また、本発明の磁性薄膜メモ
リ素子は、再生時に電流を膜面に平行に流すＣＩＰ（Ｃ
ｕｒｒｅｎｔ Ｉｎ−ｐｌａｎｅ ｔｏ ｔｈｅ ｆｉ
ｌｍ Ｐｌａｎｅ）−ＭＲ（Ｍａｇｎｅｔｏ−Ｒｅｓｉ
ｓｔａｎｃｅ）効果を用いる。
【００５８】比較例１ 従来の構造の磁性薄膜メモリ素子は、図１０に示すよう
に磁気抵抗膜を積層していないため、１ビットに一つの
磁性薄膜メモリ素子の面積が必要となる。これに対して
本発明の磁性薄膜メモリ素子は積層されているため、１
ビットのメモリ素子の面積に、２ビット以上の情報を保
存することができる。例えば図１に示した磁性薄膜メモ
リ素子は４段積層されているため、１ビットのセル面積
に４ビットの集積化が可能となる。積層回数を増せば、
集積度はさらに向上する。このため、集積度が従来の構
造のメモリと比較して飛躍的に向上する。
に磁気抵抗膜を積層していないため、１ビットに一つの
磁性薄膜メモリ素子の面積が必要となる。これに対して
本発明の磁性薄膜メモリ素子は積層されているため、１
ビットのメモリ素子の面積に、２ビット以上の情報を保
存することができる。例えば図１に示した磁性薄膜メモ
リ素子は４段積層されているため、１ビットのセル面積
に４ビットの集積化が可能となる。積層回数を増せば、
集積度はさらに向上する。このため、集積度が従来の構
造のメモリと比較して飛躍的に向上する。
【００５９】
【発明の効果】本発明は、以上説明したように、従来の
半導体メモリと比較して、より高い集積度を実現できる
という効果を有する。
半導体メモリと比較して、より高い集積度を実現できる
という効果を有する。
【図１】本発明の実施例１の磁性薄膜メモリの断面を示
した図である。
した図である。
【図２】図１に示した磁気抵抗膜１をより詳細に示した
図である。
図である。
【図３】本発明の磁性薄膜メモリの実施例２について、
その断面を示した図である。
その断面を示した図である。
【図４】本発明の実施例４の磁性薄膜メモリの断面を示
した図である。
した図である。
【図５】本発明の実施例５の磁性薄膜メモリの一単位の
直列構造を示した図である。
直列構造を示した図である。
【図６】本発明の実施例５の磁性薄膜メモリの一単位の
直列構造を並列化構造とした構成の図である。
直列構造を並列化構造とした構成の図である。
【図７】本発明の実施例５に記載のトランジスタを設け
たデバイス構造の断面図の例を示した図である。
たデバイス構造の断面図の例を示した図である。
【図８】本発明の実施例５に記載の別のトランジスタを
設けたデバイス構造の断面図の例を示した図である。
設けたデバイス構造の断面図の例を示した図である。
【図９】図１の構造を側面から見た図である。
【図１０】従来の構造の磁性薄膜メモリ素子を示す図で
ある。
ある。
１ 磁気抵抗膜 ２ 書き込み線 ３ 絶縁体 ４、５、７ 良導体 ６ 抵抗値の低い良導体 ４１、５１ 磁気抵抗膜の端部 ８ ゲート電極 ９、１０ ｎ型ウエル １１ 第１磁性層 １２ 第２磁性層
Claims (7)
- 【請求項１】 低い保磁力を有する第１磁性層と、高い
保磁力を有する第２磁性層が、非磁性層を介して積層さ
れ、該第１磁性層の磁化の向きと該第２磁性層の磁化の
向きの相対角度によって異なる抵抗値を示す磁気抵抗膜
と、該磁気抵抗膜近傍に設けらた良導体からなる書込み
線とを有する磁性薄膜メモリ素子が、基板上に少なくと
も２個以上積層して配列してなることを特徴とする磁性
薄膜メモリ。 - 【請求項２】 請求項１記載の磁性薄膜メモリであっ
て、前記磁気抵抗膜が直列に接続されてなることを特徴
とする磁性薄膜メモリ。 - 【請求項３】 請求項２記載の磁性薄膜メモリであて、
積層された各前記磁気抵抗素子の間に導電体からなる接
続部が設けられてなることを特徴とする磁性薄膜メモ
リ。 - 【請求項４】 請求項２記載の磁性薄膜メモリであっ
て、該直列に接続された磁気抵抗膜の少なくとも一端
に、該磁気抵抗膜の抵抗値を検出する回路が接続され、
前記書込み線には電流を供給する回路が接続されてなる
ことを特徴とする磁性薄膜メモリ。 - 【請求項５】 請求項１記載の磁性薄膜メモリ素子が基
板面上にマトリックス状に配列されており、該磁気抵抗
膜の端部が電界効果トランジスタもしくはダイオードか
らなる半導体素子に電気的に接続していることを特徴と
する磁性薄膜メモリ。 - 【請求項６】 請求項１記載の磁性薄膜メモリ素子にお
いて、前記書込み線に電流を流し該電流により生じる磁
界により前記第２磁性層の磁化方向を定め、前記書込み
線の電流方向を変えることにより“０”と“１”の状態
を記録することを特徴とする磁性薄膜メモリの記録方
法。 - 【請求項７】 請求項１記載の磁性薄膜メモリ素子にお
いて、再生時の書込み電流により生じる磁界により、前
記メモリ素子の第１磁性層のみの磁化方向が反転するこ
とにより生じる抵抗変化を利用して第２磁性層に記録し
た情報を読み込むことを特徴とする磁性薄膜メモリの再
生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160893A JPH11354728A (ja) | 1998-06-09 | 1998-06-09 | 磁性薄膜メモリおよびその記録再生駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160893A JPH11354728A (ja) | 1998-06-09 | 1998-06-09 | 磁性薄膜メモリおよびその記録再生駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354728A true JPH11354728A (ja) | 1999-12-24 |
Family
ID=15724650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160893A Pending JPH11354728A (ja) | 1998-06-09 | 1998-06-09 | 磁性薄膜メモリおよびその記録再生駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354728A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1172855A2 (de) * | 2000-07-13 | 2002-01-16 | Infineon Technologies AG | Integrierter Halbleiterspeicher mit Speicherzellen in mehreren Speicherzellenfeldern und Verfahren zur Reparatur eines solchen Speichers |
| JP2002124079A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2002526910A (ja) * | 1998-09-30 | 2002-08-20 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 高い障害耐性を有する磁気抵抗メモリ |
| EP1253652A2 (en) | 2001-03-29 | 2002-10-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device including memory cell portion and peripheral circuit portion |
| WO2002103798A1 (fr) * | 2001-06-19 | 2002-12-27 | Matsushita Electric Industrial Co., Ltd. | Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci |
| EP1333486A2 (en) * | 2002-02-05 | 2003-08-06 | Kabushiki Kaisha Toshiba | Semiconductor device having wiring line with hole, and manufacturing method thereof |
| US6795334B2 (en) | 2001-12-21 | 2004-09-21 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| KR100451869B1 (ko) * | 2000-03-13 | 2004-10-08 | 마쯔시다덴기산교 가부시키가이샤 | 자기저항효과소자 및 자기저항효과형 기억소자 |
| JP2005508084A (ja) * | 2001-10-30 | 2005-03-24 | マイクロン テクノロジー インコーポレイテッド | 磁気抵抗ビット構造体およびその製造方法 |
| KR100521825B1 (ko) * | 2001-12-13 | 2005-10-17 | 가부시끼가이샤 도시바 | 자기 기억 장치 및 그 제조 방법 |
| KR100523494B1 (ko) * | 2002-05-23 | 2005-10-25 | 미쓰비시덴키 가부시키가이샤 | 액세스 소자를 복수의 메모리 셀 사이에서 공유하는 박막자성체 기억 장치 |
| EP1612804A2 (en) * | 2004-06-30 | 2006-01-04 | STMicroelectronics, Inc. | Multi-bit magnetic random access memory element |
| US9330758B1 (en) | 2015-03-10 | 2016-05-03 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
1998
- 1998-06-09 JP JP10160893A patent/JPH11354728A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526910A (ja) * | 1998-09-30 | 2002-08-20 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 高い障害耐性を有する磁気抵抗メモリ |
| KR100451869B1 (ko) * | 2000-03-13 | 2004-10-08 | 마쯔시다덴기산교 가부시키가이샤 | 자기저항효과소자 및 자기저항효과형 기억소자 |
| EP1172855A3 (de) * | 2000-07-13 | 2008-09-24 | Infineon Technologies AG | Integrierter Halbleiterspeicher mit Speicherzellen in mehreren Speicherzellenfeldern und Verfahren zur Reparatur eines solchen Speichers |
| EP1172855A2 (de) * | 2000-07-13 | 2002-01-16 | Infineon Technologies AG | Integrierter Halbleiterspeicher mit Speicherzellen in mehreren Speicherzellenfeldern und Verfahren zur Reparatur eines solchen Speichers |
| JP2002124079A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| EP1253652A2 (en) | 2001-03-29 | 2002-10-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device including memory cell portion and peripheral circuit portion |
| EP1253652A3 (en) * | 2001-03-29 | 2007-06-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device including memory cell portion and peripheral circuit portion |
| US6950333B2 (en) | 2001-06-19 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | Magnetic memory and method for driving the same, and magnetic memory device using the same |
| WO2002103798A1 (fr) * | 2001-06-19 | 2002-12-27 | Matsushita Electric Industrial Co., Ltd. | Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci |
| JP2005508084A (ja) * | 2001-10-30 | 2005-03-24 | マイクロン テクノロジー インコーポレイテッド | 磁気抵抗ビット構造体およびその製造方法 |
| KR100521825B1 (ko) * | 2001-12-13 | 2005-10-17 | 가부시끼가이샤 도시바 | 자기 기억 장치 및 그 제조 방법 |
| US6795334B2 (en) | 2001-12-21 | 2004-09-21 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| EP1333486A3 (en) * | 2002-02-05 | 2008-02-20 | Kabushiki Kaisha Toshiba | Semiconductor device having wiring line with hole, and manufacturing method thereof |
| EP1333486A2 (en) * | 2002-02-05 | 2003-08-06 | Kabushiki Kaisha Toshiba | Semiconductor device having wiring line with hole, and manufacturing method thereof |
| KR100523494B1 (ko) * | 2002-05-23 | 2005-10-25 | 미쓰비시덴키 가부시키가이샤 | 액세스 소자를 복수의 메모리 셀 사이에서 공유하는 박막자성체 기억 장치 |
| EP1612804A2 (en) * | 2004-06-30 | 2006-01-04 | STMicroelectronics, Inc. | Multi-bit magnetic random access memory element |
| EP1612804A3 (en) * | 2004-06-30 | 2006-04-26 | STMicroelectronics, Inc. | Multi-bit magnetic random access memory element |
| US9330758B1 (en) | 2015-03-10 | 2016-05-03 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473336B2 (en) | Magnetic memory device | |
| US7012832B1 (en) | Magnetic memory cell with plural read transistors | |
| US9536583B2 (en) | Magnetic memory, spin element, and spin MOS transistor | |
| US6104632A (en) | Magnetic thin film memory and recording and reproducing method and apparatus using such a memory | |
| US6111784A (en) | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element | |
| JP5677347B2 (ja) | 磁気抵抗素子及び磁気メモリの書き込み方法 | |
| US6028786A (en) | Magnetic memory element having coupled magnetic layers forming closed magnetic circuit | |
| US6713830B2 (en) | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element | |
| US8339840B2 (en) | Storage element and memory | |
| US6750540B2 (en) | Magnetic random access memory using schottky diode | |
| JP2000132961A (ja) | 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法 | |
| JP2002230965A (ja) | 不揮発性メモリ装置 | |
| KR20080070597A (ko) | 자기 저항 소자 및 자기 메모리 | |
| JPH11354728A (ja) | 磁性薄膜メモリおよびその記録再生駆動方法 | |
| US11790967B2 (en) | Magnetic domain wall displacement element, magnetic recording array, and semiconductor device | |
| JP2000187976A (ja) | 磁性薄膜メモリおよびその記録再生方法 | |
| JP4040173B2 (ja) | メモリ | |
| JP2000076844A (ja) | 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置 | |
| JP3891511B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
| JP2004303837A (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JPH1186528A (ja) | 磁気記憶装置 | |
| JP4136028B2 (ja) | 磁性薄膜メモリ素子、それを用いた磁性薄膜メモリ及びその記録再生方法 | |
| JP2011253884A (ja) | 磁気記憶装置 | |
| JP3957817B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
| KR100436671B1 (ko) | 자기 메모리 장치 |