KR100451869B1 - 자기저항효과소자 및 자기저항효과형 기억소자 - Google Patents

자기저항효과소자 및 자기저항효과형 기억소자 Download PDF

Info

Publication number
KR100451869B1
KR100451869B1 KR10-2001-0012847A KR20010012847A KR100451869B1 KR 100451869 B1 KR100451869 B1 KR 100451869B1 KR 20010012847 A KR20010012847 A KR 20010012847A KR 100451869 B1 KR100451869 B1 KR 100451869B1
Authority
KR
South Korea
Prior art keywords
magnetoresistive element
magnetoresistive
conductive film
resistance
layer
Prior art date
Application number
KR10-2001-0012847A
Other languages
English (en)
Other versions
KR20010092286A (ko
Inventor
오다가와아키히로
사카키마히로시
모리타기요유키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20010092286A publication Critical patent/KR20010092286A/ko
Application granted granted Critical
Publication of KR100451869B1 publication Critical patent/KR100451869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 인가 바이어스를 제어함으로써, 선택성 및 출력신호를 개선한 자기저항효과 소자 및 자기저항효과형 기억소자를 제공한다.
2개의 저항소자(70, 71)를 직렬로 연결하여 구성하여, 적어도 한 쪽에 자기저항소자를 사용한다. 양쪽에 자기저항소자를 사용하는 경우, 서로 독립적으로 자기저항을 제어가능하게 하여, 제 1 자기저항소자의 비자성체가 전기절연체, 제 2 자기저항소자는 비자성체가 도전체로 함으로써, 제 2 자기저항소자를 바이어스 제어소자로서 동작시켜, 제 1 자기저항소자의 특성제어를 행하여, 기억소자에 걸린 전압을 제어한다. 또한, 또 한 쪽을 배리스터형 소자로서 구성한 경우에는, 비선택 기억소자로부터의 바이어스를 억제하여, 기억소자의 선택성을 향상시킨다.

Description

자기저항효과소자 및 자기저항효과형 기억소자{A magnetic resistance element and A magnetic resistance effect-type memory element}
본 발명은 자기저항효과(이하, MR이라 한다.)를 이용한 기억소자에 관한 것으로, 특히 고감도 및 고밀도의 자기저항소자 및 자기저항효과형 기억소자에 관한 것이다.
MR막을 사용한 고체 기억 디바이스는 문헌[참조: L.J.Schwee, Proc. INTERMAG Conf. IEEE Trance. on Magn. Kyoto(1972), 405]에 제안되어 있고, 기록자계발생용 전류선인 워드선과 MR막을 이용한 판독용 센스선으로 이루어지는 여러가지 타입의 MRAM(magnetic random-access memory)가 제안되어 있다[참조문헌: A.V. Pohm et al., IEEE Trance. on Magn., 28(1992), 2356]. 이들 기억 디바이스에는 MR 변화율이 2% 정도인 이방성 MR 효과(AMR)를 나타내는 NiFe막 등이 사용되어, 출력 향상이 문제이었다.
비자성막을 통해 교환결합한 자성막으로 이루어지는 인공 격자막이 거대 자기저항효과(GMR)를 나타내는 것이 발견되고(A.V.Baibich et al., Phys. Rev. Lett., 61(1988), 2472), GMR막을 사용한 MRAM이 제안되었다[참조문헌: K.T.Ranmuthu et al., IEEE Trance. on Magn., 29(1993), 2593]. 그러나, 이 반강자성 교환결합을 한 자성막으로 이루어지는 GMR막은 큰 MR 변화율을 나타내지만, AMR막에 비하여 큰 인가 자계를 필요로 하며, 큰 정보기록 및 판독 전류를 필요로 하는 문제점이 있다.
상기 교환결합형 GMR막에 대하여, 비결합형 GMR막으로는 스핀 밸브막 있고, 반강자성막을 사용한 것[참조문헌: B.Dieny et al., Journal of magnetic materials, 93.(1991), 101], 및 (반)경질자성막을 사용한 것(H. Sakakima et al., Jpn. J. Appl. Phys., 33.(1994) L1668]이 있으며, 이들은 AMR막과 동일한 저자계이면서, 또한 AMR막보다 큰 MR 변화율을 나타낸다. 이 제안은 반강자성막, 또는 경질자성막을 사용한 스핀 밸브형을 사용한 MRAM이고, 이 기억소자가 비파괴 판독특성(NDR0: Non-destructive Read-0ut)을 갖는 것을 나타내는 것이다[참조문헌: Y. Irie et al., Jpn. J. App1. Phys., 34.(1995)L415].
상기 GMR막의 비자성층은 Cu 등의 도체막이지만, 비자성층에 Al203등의 절연막을 사용한 터널형 GMR막(TMR: tunnel magneto-resistance)의 연구도 왕성해져, 이 TMR막을 사용한 MRAM도 제안되어 있다. 특히 TMR막은 임피던스가 높기 때문에, 보다 큰 출력이 기대된다.
자기저항소자를 병렬시켜 MRAM으로서 동작시키는 경우, 자기저항소자인 기억셀을 선택할 때, 직행하는 비트선과 워드선을 선출함으로써 행한다. 소자의 선택성이 우수한 TMR막을 사용한 경우에 있어서도, 선택하지 않은 소자를 통과하는 경로가 존재하여, 저항이 병렬로 연결되어 있는 것과 등가가 되어, 소자 하나의 MR이 출력으로서 충분히 활용될 수 없다는 문제가 있었다. 또한, 이 문제는 기억 용량의 증대에 따라, 출력의 S/N 저하를 초래하게 된다.
본 발명은 상기 종래의 문제를 해결하기 위해, 선택성 및 출력신호를 개선한 자기저항소자 및 자기저항효과형 기억소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 자기저항소자는 제 1 저항소자와, 제 2 저항소자가 직렬에 접속되고, 적어도 상기 제 1 및 상기 제 2 저항소자 중 어느 한 쪽이 자기저항소자인 것을 특징으로 한다.
또한 본 발명의 자기저항효과형 기억소자는 제 1 저항소자와, 제 2 저항소자가 직렬로 접속되고, 적어도 상기 제 1 및 상기 제 2 저항소자 중 어느 한 쪽의 저항소자가 자기저항소자이고, 상기 자기저항소자를 단일 기억소자로서 2차원적, 또는 3차원적으로 다수개 배치한 것을 특징으로 한다.
도 1은 본 발명의 일실시형태의 기억소자의 기본 구성도이다.
도 2는 본 발명의 일실시형태의 기억소자의 기본 구성도이다.
도 3은 본 발명의 일실시형태의 자기저항형 기억소자의 동작원리를 나타내는 도면이다.
도 4는 본 발명의 일실시형태의 기억소자의 동작원리를 나타내는 도면이다.
도 5는 본 발명의 일실시형태의 기억소자의 구성 개략도이다.
도 6은 본 발명의 일실시형태의 기억소자의 구성 개략도 및 등가회로도이다.
도 7은 본 발명의 일실시형태의 기억소자의 구성 개략도이다.
도 8은 본 발명의 일실시형태의 기억소자의 동작원리를 나타내는 도면이다.
도 9은 본 발명의 일실시형태의 기억소자의 구성 개략도이다.
도 10은 본 발명의 일실시형태의 기억소자의 기본 특성도이다.
도 11은 본 발명의 일실시형태의 기억소자의 등가회로도이다.
도 12는 본 발명의 일실시형태의 기억소자의 기본 특성도이다.
도 13은 본 발명의 일실시형태의 기억소자의 기본 특성도이다.
<도면의 주요부분에 대한 부호의 설명>
12: 비자성 절연막 13: 연질자성막(자유층)
14; 15: 도전막 16: 층간절연막
17: 도전막(워드선) 18: 반강자성막 또는 자화회전억제층
19: 강자성막 21: 자기저항효과형 기억소자
41: 선택한 기억셀 42: 비선택 기억셀
43: 선택한 기억셀을 통과하는 센스 펄스의 경로
44: 비선택 기억셀을 통과하는 센스 펄스의 경로
50: 저항소자(자기저항소자 또는 비선형 저항소자)
60: 비선형 저항소자(배리스터형 저항소자)
61: 도전막(콘택트 전극) 70: 제 1 자기저항소자
71: 제 2 자기저항소자 72: 도전막(제 2 자기저항소자의 워드선)
73: 부하저항(LR) 74: 층간절연막
본 발명은 2개의 저항소자 중 적어도 한 쪽을 자기저항소자로 하고, 또한 한 쪽에 자기저항소자 또는 비선형인 전류전압특성을 갖는 저항소자를 사용하여 구성하고, 양 소자를 직렬로 연결구성하여, 자기저항소자에 바이어스 제어성을 부가한다. 이러한 비선형인 전류전압특성을 갖는 저항소자로는 배리스터형 소자나, 동작원리로서, 밴드간 터널 효과, 공명 터널 효과, 단일 전자 터널 효과, 조지프슨 효과를 이용한 적어도 하나의 소자를 사용하는 것이 바람직하다. 2개의 저항소자에 자기저항소자를 사용하는 경우에는, 자기저항소자를 구성하는 강자성체의 자화방향에 따라, 서로 독립적으로 자기저항을 제어하는 것을 가능하게 함으로써, 한 쪽은 기억소자로서, 또 한 쪽은 바이어스 제어용 소자로서 동작시킬 수 있다. 이러한 구성의 경우, 한 쪽의 자기저항소자는 비자성체가 도전체 또는 반도체 또는 전기절연체로서 구성되고, 또 한 쪽의 자기저항소자는 비자성체가 도전체 또는 반도체로서 구성하는 것이 바람직하며, 후자의 자기저항소자를 바이어스 제어소자로서 동작시켜, 전자의 자기저항소자의 특성 제어를 행함으로써, 구성한 자기기억소자의 선택성의 개선을 가능하게 하는 것이다.
또한 한 쪽을 자기저항소자, 다른 한 쪽을 비선형인 전류전압특성을 갖는 저항소자로서 구성하는 경우, 배리스터형 소자의 배리스터 전압을 터널 효과 소자의 경우에는 갭 전압을 최적값으로 설계ㆍ제작함으로써, 구성한 자기기억소자의 선택성의 개선을 가능하게 하는 것이다. 여기에서의 배리스터 전압이나 갭 전압은 비선형 특성의 다이내믹 저항이 가장 변화율이 높은 전압점을 나타내고, 그 밖의 비선형인 전류전압특성을 갖는 저항소자를 사용하는 경우에도 이 전압점을 한계값으로서 이용한다.
또한, 후단에 배치하는 비선형인 전류전압특성을 갖는 저항소자에 또 하나의 자기저항소자를 병렬로 연결 구성하여, 배리스터 전압이나 갭 전압에 대하여, 자기저항소자의 바이어스 전압이 자기저항효과에 따라 상하시키는 것에 의해서도, 소망하는 선택적 판독 동작을 향상시킬 수 있다. 이 경우의 자기저항소자에는 비자성체가 도전체 또는 반도체 또는 전기절연체로서 구성하는 것이 바람직하다. 또한, 비자성체가 전기절연체인 것은 자기저항효과가 커서 보다 바람직하다.
이하, 도면을 사용하여 설명한다.
도 1은 반강자성막(또는 자화회전억제막) 을 사용한 스핀 밸브형 기억소자의 구성 개략도를 나타낸다. MR 소자부의 강자성막(M; 19)은 반강자성막(AF; 18)과 교환결합(exchanged-coupled)하고 있고, 강자성막(M; 19)은 고정층을 형성하고 있다. 워드선(17)의 전류 및/또는 센스선 또는 비트선(l4, 15)의 전류에 의해 발생하는 자계에 의해, 주로 연질자성막이 사용되는 자유층(13)이 자화회전되어, 강자성막(M; 19; 고정층)에 대한 자화방향에 의해 기억상태를 유지한다. 도 1에 있어서, 12는 비자성층 전기절연막(NM), 14, 15는 센스선 또는 비트선을 형성하는 도전막, 16은 층간절연막(I)이다.
이들 MR 소자를 도 2a에 도시한 바와 같이 행렬상으로 배치하면 MRAM 디바이스가 얻어진다. 즉, 자기저항효과형 기억소자(21)를 행렬상으로 배치하여,도전막(14, 15)에 의해 격자상으로 결합한다. 여기서 도전막(워드선; 17)은 도전막(14)과 겹치도록 병렬 배치되어 있지만, 도 2a에서는 생략되어 있다.
도 2b는 도 2a의 사시도이다. 도전막(워드선; 17)은 도전막(14)과 전기적으로 절연하여 병진하도록 배치되어 있다.
자기저항효과형 기억소자(21)는 도전막(14, 15)에 의해 격자점에 위치하여, 도전막(14, 15)에 의해 상하로 접하여 배치되고, 도전막(워드선; 17)은 자기저항효과형 기억소자(21)에 가장 효과적으로 자계인가가 가능하게 되도록 배치한다. 도면의 경우에는 자기저항효과형 기억소자(21)의 바로 위에 오도록 배치한 경우를 나타내고 있다.
도 2에서와 같이, 자기저항효과형 기억소자(21)의 대략 바로 위에 오도록 배치한 경우, 도전막(워드선; 17)을 사용하여, 자기저항효과형 기억소자(21)의 기억셀인 자유층(13)에 효과적으로 자계인가를 행하기 위해서는, 자유층(13)과 도전막(워드선; 17)과의 거리는 약 500㎚ 이하인 것이 바람직하다. 도전막(워드선; 17)에 인가하는 전류밀도를 1 ×107A/㎠ 이하로 하도록 한 경우에는 자유층(13)과 도전막(워드선; 17)의 거리는 약 300㎚ 이하인 것이 더욱 바람직하다.
자기저항효과형 기억소자(21)의 기억내용의 판독은 센스선, 비트선인 도전막(14, 15)을 사용하여, 자기저항효과형 기억소자(21)의 저항값의 변화를 모니터하여 행한다. 이 때, 정전류 인가하에서 저항변화를 전압변화로서 모니터하는 경우와, 저전압 인가하에서 저항변화를 전류변화로서 모니터하는 경우가 있지만, 회로 구성상의 간편함 등을 고려하여 양자를 구별지어 사용한다.
단, 소자를 단순히 병렬로 연결하는 것만으로는, 기억소자의 선택성 저하는 피할 수 없고, S/N의 열화를 초래한다. 도 3에 도시한 굵은 실선(43)은 선택한 소자를 경유하는 바이어스 라인를 나타내고, 굵은 파선(44)은 비선택 소자를 경유하는 바이어스 라인의 일례를 나타내고 있다. 이와 같이 병렬로 비선택 바이어스 라인이 연결됨으로써, 기억용량의 증대에 따라, MRAM 디바이스의 S/N의 저하는 보다 현저하게 된다.
본 발명에서는 강자성체에 비자성체를 끼워 구성하는 자기저항소자를 2개 직렬로 연결구성하여, 서로 독립적으로 소자의 자기저항을 제어함으로써 이러한 과제의 해결을 꾀하였다. 즉, 상기 자기저항소자의 한 쪽인 제 1 자기저항소자는 비자성체가 전기절연체이고, 또 한 쪽의 제 2 자기저항소자는 비자성체가 도전체인 것에 의해, 제 2 자기저항소자를 바이어스 제어소자로서 동작시켜, 제 1 자기저항소자의 특성제어를 행함으로써, MRAM 디바이스의 S/N의 개선을 가능하게 하였다.
또한, 자기저항소자와 비선형 전류전압특성을 갖는 저항소자를 직렬로 연결 구성하고, 비선형 저항소자의 강한 비선형성을 이용하여, 선택한 기억소자에 걸린 바이어스를 주위에 걸린 바이어스보다도 높게 설정함으로써, MRAM 디바이스의 S/N의 개선을 가능하게 하였다.
기억셀로서의 제 1 자기저항소자의 후단에, 제 2 자기저항소자와 비선형 저항소자를 병렬로 조합시켜 구성되는 소자를 배치하여, 비선형 소자의 강한 비선형성에 의해 생기는 스위칭 특성을 이용하여, 제 2 자기저항소자로서 얻어지는 자기저항 변화 범위내에, 상기 특성전압을 설정함으로써, 제 2 자기저항소자를 바이어스 제어소자로서 동작시켜, 제 1 자기저항소자의 특성제어를 함으로써, MRAM 디바이스의 S/N의 개선을 가능하게 하였다.
도 4a는 AF 스핀 밸브형 기억소자의 동작원리이다. 고정층인 강자성막(M; 19)은 AF층(18)과 교환결합하도록 형성되어 있고, 그 자화는 일방향으로 핀 고정되어 있다. 워드선(W; 17)에 흐르는 전류 방향을 변화시켜 자유층(13)을 다른 방향으로 자화반전하여, "1", "0"'의 기록을 행한다.
선택한 기억의 판독에는 적정한 참조저항소자와의 저항차를 측정함으로써, "1"이나 "0"을 식별한다. 즉, 도 4b의 경우는 저항차가 0이기 때문에 "0"으로 식별하고, 도 4c의 경우는 저항차가 0이 아니기 때문에 "1로 식별한다. 여기에서는 편의상, "1"과 "0"의 상태를 특정하였지만, 물론 역으로도 상관없다. 이 경우의 참조저항은 기억소자인 자기저항소자와 동일한 정도의 저항을 사용하는 것이 바람직하고, 도 4b, 도 4c와 같이 자기저항소자 그 자체를 참조저항으로서 사용하더라도 좋다.
본 실시예에서는 AF층(18)에서 강자성막(19)을 고정층으로 한 일례를 나타내고 있지만, AF층(18)을 사용하지 않고 강자성막(19)과 연자성막 층(13)의 유지력차를 사용하여 구성한 자기저항소자에 있어서, 강자성막(19)을 기억층으로서 사용해도 좋다. 이와 같은 소자의 경우, 강자성막(19)의 유지력(Hc2)은 연자성막 층(13)의 유지력(Hc1)보다도 크게 하여, 기억기입시에 H > Hc2(또는 H < -Hc2)에서 행하여, 판독시에는 Hc2> H > Hc1(또는 -Hc1> H > -Hc2)의 범위의 자계를 인가하여 행한다. 이 때에, Hc2> H > Hc1(-Hc1> H > -Hc2)의 범위에 있어서 양, 음방향으로 자계를 인가하여 연자성막(13)의 자화방향을 반전시켜, 강자성막(19)에 대한 자기저항변화값을 모니터함으로써, 기억상태를 비파괴로서 판독하는 것이 가능하므로, 이 구성을 이용하여 본 발명을 구성해도 좋다.
이상은 1 비트의 소자에 있어서의 동작원리의 설명이지만, 실제의 기억소자를 구성하는 경우는 도 2a에 도시한 바와 같이 이들 소자를 행렬상으로 배치해야 한다. 그 경우는 각 소자에 대하여, 예컨대 (N, M)번지의 소자 근방에서 직교하는 2개의 워드선이 마찬가지로 직교하는 상태로 배치된 센스선(또는 비트선)과 워드선, 또는 센스선과 비트선을 사용하여, 합성자계를 발생시켜, 정보 기입을 행하여, 기입 선택성의 향상을 꾀할 수 있다.
또한 판독에 대하여, 서로 교차하는 센스선군과 비트선군과의 교점에, 본 발명의 자기저항소자와 자기저항제어소자를 각각 병렬배치하여, 번지 지정 신호에 의해, N행의 센스선과 M열의 비트선을 선택하여, (N, M)번지의 기억셀을 선택할 수 있다. 이 때, 신호 펄스를 효율적으로 전송하기 위해, 특히 다른 경로를 통한 신호 펄스의 유입이나 신호 펄스의 고속화에 따르는 고조파 성분의 역복귀를 방지하는데 본 발명의 자기저항을 제어하는 소자가 유용하다.
도 1에 나타낸 자기저항소자의 자유층(13)으로서 일반적으로는 Ni-Co-Fe 합금이 알맞다. Ni-Co-Fe막의 원자조성비로는,
NixCoyFez
0.6 ≤x ≤0.9
0 ≤y ≤0.4
0≤z ≤0.3의 Ni가 농후한 연자성막, 또는
Nix'Coy'Fez'
0 ≤x' ≤0.4
0.2 ≤y'≤0.95
0 ≤z'≤0.5의 Co가 농후한 막을 사용하는 것이 바람직하다.
이들 조성막은 센서나 MR 헤드용으로서 요구되는 저 자기변형특성(1 ×1O-5이상)을 갖는다.
또한, 자유층의 막두께로는 1㎚ 이상 1O㎚ 이하가 좋다. 막두께가 두꺼우면션트(shunt) 효과로 MR비가 저하하지만, 지나치게 얇으면 연자기특성이 열화한다. 보다 바람직하게는 2㎚ 이상 7㎚ 이하이다.
자기저항소자를 행렬상으로 배치한 MRAM을 구성하는 때에는 도 5a에 도시한 바와 같이, 제 1 자기저항소자(70)와, 제 2 자기저항소자 또는 비선형 저항소자 또는 양자를 조합시킨 소자(50)를 직렬로 연결 구성하는 것이 바람직하다. 보다 구체적으로는, 도전막(14)과 제 1 자기저항소자(70)와, 제 2 자기저항소자 또는 비선형 저항소자 또는 양자를 조합시킨 소자(50)와, 도전막(15)을 직렬로 연결한다. 또한, 제 1 자기저항소자(70)의 저항값은 가변이다.
상술한 바와 같이, 기억셀의 선택성을 얻기 위해, 도 5b에 도시한 바와 같이 제 1 저항소자(70)와 직렬로, 소자 특성을 제어하는 제 2 저항소자(NL; 71)를 배치하는 것이 바람직하다. 도 5b에서는 TMR 소자(70)에 대하여, 하부에 NL(71)을 배치하고 있지만, 물론 상부에 배치하더라도 상관없다.
본 발명에 의하면, 소자 특성을 제어하는 저항소자(NL)는 강자성체(고정층 및 자유층)로 비자성 도전체(또는 반도체)를 끼워 구성하는 자기저항소자가 바람직하다. 이 때, 자기저항소자인 71은 비터널형 GMR(giant magneto resistance) 소자이다. 이 비자성 도전체에 적당한 로드 소자(예를들면 부하저항 등; LR; 73)를 연결하여, 도 5c와 같은 소자를 작성한다. 이 경우, NL을 구성하는 2개의 강자성체(71)의 자화방향이 평행하면, 인가 바이어스 전류는 센스선으로 흐르고, 반평행하면, 바이어스 전류의 일부는 LR 방향으로 분류된다. 이 분류는 NL의 자기저항소자와 LR 소자와의 임피던스차를 발생하는 자계 스위칭 동작으로 발생하여, 결과로서의 센스부로의 바이어스 저하분이 비선택 자기저항소자를 경유한 병렬 저항분의 영향을 억제하여, 본 발명의 자기저항소자로 구성한 자기저항형 자기기억소자를 사용함으로써 MRAM 디바이스의 S/N의 개선을 가능하게 한다.
또한 도 6a에 도시한 바와 같은 자기저항소자(70)와 비선형 저항소자(60)를 직렬로 연결구성되는 자기저항소자로 이루어지는 MRAM 디바이스에 있어서도, 기억셀의 선택성을 향상할 수 있었다.
도 6b는 도 6a의 등가회로의 일례의 단면 개략도이다. 즉, 상부에 도전막(워드선; 17)이 있고, 그 아래에 도전막(14)과, 도전막(콘택트 전극; 61)과, 상기 도전막(콘택트 전극; 61) 사이의 자기저항소자(70)와, 비선형 저항소자(60)와 도전막(15)을 직렬로 적층한다.
여기서의 비선형인 전류전압특성을 갖는 저항소자로는 배리스터형 특성을 갖는 소자나, 밴드간 터널 효과 소자, 공명 터널 효과 소자, 단일 전자 터널 효과 소자, 조지프슨 효과 소자 중 적어도 하나를 사용하는 것이 바람직하다.
즉, 도 3에 도시한 바와 같은 비선택 기억셀을 통해 선택 기억셀부에 인가되는 전압(파선부(44) 참조)을 배리스터 전압이나 터널 갭 전압 이하로, 선택 기억셀로의 인가전압을 배리스터 전압이나 터널 갭 전압 이상으로 되도록 비선형 저항소자를 제작함으로써, 기억셀의 선택성을 향상시켜, MRAM 디바이스의 S/N의 개선을 가능하게 할 수 있다.
도 7은 본 발명의 자기저항소자로 구성되는 MRAM 디바이스 구성도를, 도 10은 본 발명의 자기저항소자의 전기 특성의 일례를 나타낸다. 도 7에 도시한 바와 같이, N행의 센스선(14) 및 M열의 비트선(15)을 선택하여, 선택소자를 S점에 바이어스할 때, N행 센스선에 연결되는 M열 이외의 소자군은 U점에, M열에 연결되는 N행 이외의 소자군은 V점에, 그 이외는 0점에 각각 바이어스하는 것으로 한다. 이 때, 배리스터 전압이나 터널 갭 전압 등을 나타내는 특성전압(Vb)에 대하여, Vs > Vb, Vb> Vu, Vv, Vo로 설정되어, S점 이외에는 특성전압 이하로 되며, 관계된 과제인 선택소자만의 기억정보를 집어내는 것이 가능해진다.
또한 도 8에 도시하는 펄스 바이어스 인가의 타이밍 챠트와 같이 바이어스 레벨의 3개 값을 설정함으로써, 디바이스 동작을 안정화시키는 것에 효과가 있다.비선택시의 센스선은 L 레벨로서, 비선택시의 비트선에는 M 레벨로서 바이어스하는 것으로 하고, 또한 선택시의 센스선은 H 레벨, 선택시의 비트선은 L 레벨로서 바이어스하는 것으로 한다. 이 동작에 의해, 선택하고 싶은 소자의 판독 동작을 가능하게 한다. 또한, H 레벨와 M 레벨과의 바이어스차를 M 레벨과 L 레벨의 바이어스차에 대하여 크게 설정함으로써, 동작안정성이 향상한다. 도 8에 도시하는 예에 의하면, Vs > Vb >> Vu > Vo > Vv가 되어, 선택한 기억셀의 판독이 가능해진다.
도 11에 도시한 바와 같이, 제 1 자기저항소자(70)의 후단에, 제 2 자기저항소자(71)와 비선형 저항소자(111)를 병렬로 조합시켜 구성되는 소자를 배치하여 기억소자를 구성하였다. 이 경우, 비선형 소자의 강한 비선형성에 의해 생기는 스위칭 특성을 이용하여, 제 2 자기저항소자로서 얻어지는 자기저항 변화 범위내에, 상기 특성전압을 설정함으로써, 제 2 자기저항소자를 바이어스 제어소자로서 동작시켜, 제 1 자기저항소자로부터의 출력을 분류시킴으로써, 기억판독의 온ㆍ오프를 전환할 수 있다. 도 12에는 후단에 배치하는 저항소자의 특성도를 나타낸다. 일정전류인가하에서, 제 2 자기저항소자의 저저항 상태시의 바이어스 전압점을 P점, 고저항 상태시의 바이어스 전압점을 Q점으로 할 때, P점에 바이어스된 상태에서는 병렬로 연결된 비선형 소자는 제 2 자기저항소자에 비하여 매우 큰 저항을 갖고 있기 때문에, 전류는 센스선(15)을 통하여 출력된다. Q점에 바이어스된 상태에서는, 비선형 소자는 제 2 자기저항소자에 비하여 저항이 작기 때문에, 전류는 비선형 소자쪽을 흘러 종단되어 센스선으로의 출력은 크게 저하시킬 수 있다. 이 때, 전류분류율은 비선형 소자의 다이내믹 저항(Rd)의 변화율에 직접 의존한다. P점과 Q점에서, 비선형 소자의 Rd가 약 1O배로 변화하는 경우, 그 분류율은 1O배로 할 수 있다. 이와 같이, 다이내믹 저항(Rd)의 변화율을 크게 취하면 취할수록, 출력의 급격한 온ㆍ오프가 가능하게 되어, 기억소자의 판독 선택성을 향상시킬 수 있다.
고정층의 금속 자성막으로는 Co, Fe 또는 Co-Fe, Ni-Fe, Ni-Fe-Co 합금 등의 재료가 우수하다. 특히 Co, Fe 또는 Co-Fe 합금이 큰 MR비를 얻는데 좋기 때문에 비자성층과의 계면에 이들을 사용하는 것이 바람직하다.
또한 XMnSb(단, X는 Ni, Pt, Pd, Cu를 나타낸다.)는 높은 자성분극률을 갖기 때문에, MR 소자를 구성하였을 때, 큰 MR비가 얻어지므로 바람직하다.
고정층의 산화물 자성막으로는 MFe2O4(M은 Fe, Co, Ni 중에서 선택되는 1종 또는 2종 이상의 원소)가 바람직하다. 이들은 비교적 고온까지 강자성을 나타내고, Fe가 농후한 것에 비하여 Co, Ni가 농후한 것은 매우 저항이 높다. 또한 Co가 농후한 것은 자기이방성이 큰 장점이 있기 때문에, 이들 조성비의 조정에 의해 소망하는 특성의 것이 얻어진다.
고정층에 접하는 AF층(또는 자화회전억제층)으로는 금속막으로는 불규칙 합금계의 Ir-Mn, Rh-Mn, Ru-Mn, Cr-Pt-Mn 등이 있고, 자계 중에서 막을 형성함으로써 자성막과 교환결합시킬 수 있는 공정이 간편해지는 이점이 있다. 한편, 규칙 합금계의 Ni-Mn, Pt-(Pd)-Mn 등은 규칙화를 위한 열처리가 필요하지만, 열적 안정성이 뛰어나며, 특히 Pt-Mn이 바람직하다.
또한 산화물막으로는 α- Fe2O3이나 NiO, 또는 LTO3(L은 Ce를 제외한 희토류 원소를 나타내고, T는 Fe, Cr, Mn, Co를 나타낸다.)가 바람직하다.
자유층으로는 일반적으로는 Ni-Co-Fe 합금이 적합하다. Ni-Co-Fe막의 원자 조성비로는 NixCoyFez
0.6 ≤x ≤0.9
0 ≤y ≤0.4
0≤z ≤0.3의 Ni가 농후한 연자성막, 또는 Nix'Coy'Fez'
0 ≤x' ≤0.4
0.2 ≤y'≤0.95
0 ≤z'≤0.5의 Co가 농후한 막을 사용하는 것이 바람직하다.
자유층(13)과 고정층(19) 사이의 비자성막(12)으로서 전기절연체를 사용하는 경우에는 Al2O3또는 MgO 산화물, 탄화물, 또는 질화물이 우수하다. 특히, 질화물의 경우에는, MN(O)(여기에서, M은 Al, B, In 중 적어도 1종이 선택된다. 또한 (O)는 산소의 혼입을 나타낸다.)가 바람직하다. 또는, 에너지 갭값이 2∼6eV값을 갖는 와이드 갭 반도체도 바람직하다.
또한, 자기저항효과소자의 저항은 전기절연체인 비자성체의 두께에 의존하고 있다. 자기저항소자로서 동작시키기 위해서는 0.5㎚∼5㎚ 정도의 범위로 구성해야 한다. 즉, 자기저항소자의 저항은 비자성체의 두께를 제어함으로써, 소망하는 값을 실현할 수 있다.
자유층(13)과 고정층(19) 사이의 비자성층(12)으로서 금속을 사용하는 경우에는, Cu, Ag, Au, Ru 등이 있지만, 특히 Cu가 우수하다. 비자성층의 막두께로는 자성층간의 상호작용을 약하게 하기 때문에 적어도 0.9㎚ 이상이어야 한다. 또한, 비자성층이 두터워지면 MR비가 저하하므로 막두께는 10㎚ 이하, 바람직하게는 3㎚ 이하로 할 수 있다. 이 비자성층의 막두께가 3㎚ 이하인 경우에는 각 층의 평탄성은 중요하고, 평탄성이 양호하지 못하면, 비자성층에서 자기적으로 분리되어 있는 2개의 자성층(13)과, 11과 19 사이에 자기적 결합이 생겨 MR비의 열화와 감도의 저하가 발생한다. 따라서, 자성층/비자성층의 계면의 요철은 0.5㎚ 이하인 것이 바람직하다.
(실시예)
이하에, 더욱 구체적인 예에 관해서 설명한다.
(실시예 1)
비트선용 콘택트부로서 사용하는 도전부를 미리 형성한 기판상에, 다원 스퍼터 장치, 포토리소그래피 기술, 드라이 에칭 기술, 연마 평탄화 기술을 이용하여,도 9에 도시한 바와 같은 단면구조를 갖는 자기저항효과형 기억소자를 제작하였다.
기억소자부분은 기판(90)상에 형성된 2개의 자기저항소자(70, 71)로서 구성되어 있고, 한 쪽의 자기저항소자(71)에는 자유층에 사용하는 연질자성막(71c)으로서 Ni0.68Co0.2Fe0.12, 고정층으로서 사용하는 경질자성막(71a)으로서 Co0.75Pt0.25를 사용하여, 비자성 도전막(71b)으로서 Cu를 사용하여 구성하였다. 비자성 도전막(71b)의Cu는 전극(91)으로도 인출되고, 콘택트층(61) 또는 다른 한 쪽의 자기저항소자(70)에 대한 워드 전극체(17)와 동시에 제작되는 저항체(73)에 접속되어 있다. 또한, 콘택트 전극 또는 센스선용 도전막(61)에는 Pt나 Au나 Cu, 또는 Al, AuCr, Ti/Au, Ta/Pt, Cr/Cu/Pt/Ta 등을 사용하여, 워드선용 도전막(17, 72)에는 Al 또는 AuCr, Ti/Au, Ta/Pt, Cr/Cu/Pt/Ta 등을 사용하였다. 각 층간 절연층(74)에는 Al2O3또는 CaF2또는 SiO2또는 Si3N4등을 사용하여 전기적 절연을 도모하고 있다.
또 한 쪽의 자기저항소자(7O)는 TMR형 소자를 배치하고, Co0.9Fe0.1, A1, Co0.5Fe0.5, IrMn, Ni0.8Fe0.2로 이루어지는 타겟재로부터 스퍼터법을 이용하여(조성은 모두 원자비), NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)(괄호내는 두께(nm)를 나타낸다)의 자기저항소자를 제작하였다.
여기서의 비자성 절연막(70b)의 Al2O3는 Al를 제막한 후에 산화공정을 거쳐 제작한 것을 준비하였다. 산화공정에서는 진공조내에서의 자연산화에 의한 것, 진공조내에서의 가열하에서의 자연산화에 의한 것, 또는 진공조내에서의 플라스마 중에서의 산화에 의해 행하였다. 어느 쪽의 공정에 대해서도 양호한 비자성 절연막이 얻어지는 것을 확인하였다.
본 실시예의 경우에는, 진공조내에서의 가열하에서의 자연산화에 의한 방법에 따랐다. 또한, 이 때의 비자성 절연층(12a, 70b)의 두께는 절연성 확보때문에 0.3㎚ 이상이어야 한다. 비자성 절연층(12a, 70b)의 막두께가 지나치게 두꺼워지면터널 전류가 흐르게 되기 때문에, 막두께는 3㎚ 이하로 하는 것이 바람직하다. 이 때의 비자성 절연층(12a, 70b)의 막두께는 소자 저항에 직접 관계하므로, 소망하는 소자 저항에 따라 이 막두께를 조제하여 제작하는 것이 좋다. 단, 이 경우에 있어서도, 각 층의 평탄성이 중요하고, 평탄성이 저하하면 비자성 절연층(12a, 70b)이 깨져 터널 리크가 발생하거나, 또는 2개의 강자성막(13과 19, 70a와 70c) 간에 자성적 결합이 생겨, MR 소자부(21, 70)의 MR비의 열화와 감도의 저하가 생긴다. 따라서, 각 강자성막과 비자성 절연막의 계면의 요철은 0.5㎚ 이하, 더욱 바람직하게는 0.3㎚ 이하가 좋다.
TMR 소자 단독으로서의 MR 특성을 실온, 인가자계 400e로 측정한 바, MR비는 약 36%이었다. 이 때의 접합 면적은 세로 약 0.5㎛, 가로 약 1.5㎛로 하여 제작한 것이다.
센스선(14)으로부터 센스선(15)에 정전류 구동으로서 바이어스 전류를 인가하여, 측정을 행한 바, 제 2 자기저항소자(71)의 2개의 강자성체의 자화방향이 평행인 때에는 제 1 자기저항소자(70)의 자화방향의 평행ㆍ반평행에 따른 저항변화가 검출되었다. 즉, 평행, 반평행을 "0", "1"로 대응시킴으로써, 기억을 판독할 수 있음을 알 수 있다. 우선, 워드선(17)에 전류를 흘려 제 1 자기저항소자의 SM막을 일방향으로 자화하고, 다음에 역시 워드선(17)에 전류 펄스를 인가하여, 센스선을 통하여 측정한 기억소자의 전압변화를 모니터하였다. 워드선 인가의 전류 펄스의 양, 음에 따라 제 1 자기저항소자(70)에 기억된 정보의 출력변화를 검출할 수 있고, 배치한 자기저항소자(70)가 기억소자로서 동작하는 것이 확인되었다.
다음에, 워드선(72)에 전류를 흘려, 제 2 자기저항소자(71)의 2개의 자성막의 자화방향을 반평행으로 한 때에는, 평행시에 비하여, 검출되는 출력이 저하하였다. 이것은 반평행인 경우에는 인가전류가 LR 소자(73) 방향으로 분류된 것을 나타내고 있다. 본 실시예에서는 LR부에는 1∼10Ω의 부하저항을 사용하였다.
즉, 이 동작결과로부터, 후단의 자기저항소자의 자화방향이 평행상태인 때는, 전단의 기억소자의 판독이 가능, 후단의 자기저항소자의 자화방향이 반평행 상태인 때는, 전단의 기억소자의 판독이 곤란한 상태를 만들 수 있어, 본 발명의 자기저항효과형 기억소자를 실현할 수 있었다.
이것에 의해, 전단의 자기저항소자에 의한 기억소자의 출력을, 후단의 자기저항소자에서의 저항변화에 따라, 그 출력 패스를 분배하여, 기억소자의 정보 판독을 선택적으로 행할 수 있게 되었다.
(실시예 2)
하부 전극 콘택트로서 사용하는 도전부를 미리 형성한 기체상에 Al2O3또는 SiO2을 퇴적시켜 형성한 층간절연층에 콘택트용 홀을 형성하고, 그 위에 Ar 분위기 중에서 SiC의 직접 스퍼터에 의해, SiC 다결정막층을 형성하였다. 기판은 200∼750℃, 스퍼터 전력은 400∼500W에서 제작을 하였다. 또한 이 SiC층은 C2H2분위기 중에 의한 Si 열증착에서도 형성할 수 있다. 이 위에 절연층을 또한 형성하여, 콘택트부를 소망 위치에 형성한 후, 구리 도금을 사용하여 콘택트부를 형성하고, 평탄화 처리를 행하여, 배리스터 소자부를 형성하였다. 배리스터형 소자부는 다결정체막의입도 성장이나 입계 결합상태를 제어함으로써, 그 특성을 조정하였다.
또한 다원 스퍼터 장치를 사용하여, 자기저항소자부를 제작하였다. 자기저항소자는 TMR형 소자를 배치하고, Co0.9Fe0.1, Al, Co0.5Fe0.5, IrMn, Ni0.8Fe0.2로 이루어지는 타겟재로부터 스퍼터법을 사용하여(조성은 모두 원자비), NiFe(20)/CoFe(4)/ l2O3(1.2)/CoFe(4)/IrMn(20)(괄호내는 두께(nm)를 나타낸다)의 구성으로 제작하였다.
비자성 절연층의 Al2O3는 Al을 제막한 후에 산화공정을 거쳐 제작한 것을 준비하였다. 산화공정에서는 진공조내에서의 자연산화에 의한 것, 진공조내에서의 가열하에서의 자연산화에 의한 것, 또는 진공조내에서의 플라스마 중에 있어서의 산화에 의해 행하였다. 어느 쪽의 공정에 대해서도 양호한 비자성 절연막이 얻어지는 것을 확인하였다. 본 실시예에 있어서는 진공조내에서의 자연산화에 의한 방법에 따랐다.
소자의 MR 특성을 실온, 인가자계 400e에서 측정한 바, MR비는 약 36%, 이 때의 접합 면적은 약 0.5㎛ ×약 1.5㎛이었다.
이러한 막을 이용하여 가공제작한 자기저항소자를, 도 6에서 도시하는 개략도와 같이 단일 기억셀로서 구성ㆍ제작하여, 전압구동으로서 동작확인을 행하였다. 기억소자부분은 자기저항소자와 배리스터형 소자가직렬 접속되어 구성되어 있다. 센스선용 도전막에는 Pt 또는 Cu, Au를 사용하여, 워드선용 도전막에는 Al 또는 Cu, AuCr, Ti/Au, Ta/Pt, Cr/Cu/Pt/Ta 등을 사용하였다. 기억소자와 워드선의 절연에는 Al2O3또는 CaF2, SiO2, Si3N4등을 사용하고 있다.
도 10은 제작한 기억셀로의 전압 바이어스 인가 상태를 나타내고 있다. 선택한 기억셀인 S 타입에서는 배리스터 전압 이상의 S점에 바이어스되기 때문에, 소망하는 출력전압을 확보할 수 있었다.
그 밖의 비선택 기억셀(도 7 참조)인 U 타입, V 타입, O 타입은 각각 U점, V점, 0점에 바이어스되어, 어느 것이나 급격히 저항이 저하하는 배리스터 전압 이상으로 바이어스되지 않기 때문에, 기억셀로부터의 출력에는 영향을 주지 않는다는 것을 알았다.
이것에 의해, 본 발명의 자기저항효과형 기억소자를 사용하여 MRAM 디바이스를 구성함으로써, 기억셀의 선택성을 향상시켜, MRAM 디바이스의 S/N의 개선을 실현할 수 있다.
(실시예 3)
비트선용 콘택트부로서 사용하는 도전부를 미리 형성한 기판상에, 다원 스퍼터 장치, 포토리소그래피 기술, 드라이 에칭 기술, 연마 평탄화 기술 등을 사용하여, 도 11에 도시하는 등가회로로 나타내는 자기저항효과형 기억소자를 제작하였다.
기억소자부분은 2개의 자기저항소자로서 구성되어 있고, 하부에 배치한 한 쪽의 자기저항소자는 TMR형소자로, Co0.9Fe0.1, A1, Co0.5Fe0.5, IrMn, Ni0.8Fe0.2로 이루어지는 타겟재로부터 스퍼터법을 사용하여(조성은 모두 원자비), NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)(괄호내는 두께(nm)를 나타낸다)으로서 제작하였다.
또한, 이 자기저항소자와 병렬로 배리스터형 저항소자가 접속되도록 구성하였다. 자기저항소자의 후단에 부하저항을 배치함으로써 배리스터 전압 부근으로 승압하여, 자기저항값에 따라, 배리스터형 소자에는 배리스터 전압의 상하에 바이어스점이 걸리도록 되어 있다.
여기서, 콘택트 전극 또는 센스선용 도전막에는 Pt, Cu, Au 등을 사용하여, 워드선용 도전막에는 Al 또는 Cu, AuCr, Ti/Au, Ta/Pt, Cr/Cu/Pt/Ta 등을 사용하였다. 각 층간절연층에는 Al2O3또는 CaF2또는 SiO2또는 Si3N4등을 사용하여 절연을 도모하고 있다.
또 한 쪽의 상부에 배치한 자기저항소자도 TMR형 소자로, Co0.9Fe0.1, Al, Co0.5Fe0.5, IrMn, Ni0.8Fe0.2로 이루어지는 타겟재로부터 스퍼터법을 사용하여(조성은 모두 원자비), NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)(괄호내는 두께(nm)를 나타낸다)으로서 제작하였다.
여기서의 비자성 절연층의 Al2O3는 Al를 제막한 후에 산화공정을 거쳐 제작한 것을 준비하였다. 산화공정에서는 진공조내에서의 자연산화에 의한 것, 진공조내에서의 가열하에서의 자연산화에 의한 것, 또는 진공조내에서의 플라스마 중에서의 산화에 의해 행하였다. 어느 쪽의 공정에 대해서도 양호한 비자성 절연막이 얻어지는 것을 확인하였다.
TMR 소자 단독으로서의 MR 특성을 실온, 인가자계 400e에서 측정한 바, MR비는 약 36%이었다. 이 때의 접합면적은 세로 약 0.5㎛, 가로 약 1.5㎛로서 제작한 것이다.
본 디바이스에 있어서는, 정전류 바이어스 구동에 의해, 센스선(14)으로부터 센스선(15)에 바이어스 전류를 인가하여, 동작을 확인하였다. 동작측정을 행한 바, 하부의 자기저항소자(71)의 2개의 강자성체의 자화방향이 평행인 때에는, 상부의 자기저항소자(70)의 자화방향의 평행ㆍ반평행에 따른 저항변화가 검출되었다.
다음에, 워드선(72)에 전류를 흘려, 제 2 자기저항소자(71)의 2개의 자성막의 자화방향을 반평행으로 한 때에는, 배리스터형 소자측에 전류가 크게 분류되는 것이 확인되었다. 이것에 의해, 본 발명의 자기저항형 기억소자에 의해 기억셀에 걸린 바이어스를 제어하는 것이 확인되었다.
(실시예 4)
강한 비선형을 나타내는 저항소자로서(도 6a의 60 참조), 터널 소자(M-I-M)를 사용하여, 도 6a와 같이 단일 기억셀로서 구성ㆍ제작하여, 전압구동으로서 동작확인을 행하였다. 자기저항소자는 실시예 2에 나타낸 구성으로 작성을 행하였다. 여기서의 M-I-M 소자에는 Al-Al2O3-Au를 사용하였다.
도 13은 제작한 기억셀로의 전압 바이어스 인가하에서의 자기저항변화 상태를 나타내고 있다. 제 1 자기저항소자(70)의 고정층 및 자유층의 자화가 서로 평행(P), 반평행(AP)에 따라 생기는 자기저항차가 출력으로서 얻어지는 상태가 나타나 있다. 도 13에 있어서는, 전압구동의 경우에는 자기저항효과를 전류변화로서 얻어질 뿐만 아니라, 전류구동의 경우에는 자기저항효과를 전압변화로서 얻어지는 상태를 나타내고 있다.
이것에 의해, 본 발명의 자기저항효과형 기억소자를 사용하여 MRAM 디바이스를 구성함으로써, 기억셀의 선택성을 향상시켜, MRAM 디바이스의 S/N의 개선을 실현할 수 있다.
실시예에서 사용한 자기저항소자는 TMR형 소자로 한정되는 것이 아니라 GMR형 소자에 있어서도 이용가능하다.
또한, 이상과 같은 실시예에서 나타낸 본 발명의 자기저항효과형 기억소자로서 MRAM 디바이스를 구성함으로써, 셀 선택성이 뛰어난 MRAM 디바이스를 구축할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 자기저항소자로의 인가 디바이스를 제어할 수 있고, MRAM을 구성한 경우에 있어서도, 행렬상으로 배치한 때의 자기기억셀의 선택성이 우수하며, 기억용량의 고밀도화에 대해서도 S/N의 열화를 억제하는 효과적인 자기저항효과형 기억 디바이스를 실현할 수 있다.

Claims (32)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 제 1 자유층, 제 1 비자성층 및 제 1 고정층이 순차적으로 적층되어 이루어진 제 1 자기저항소자;
    제 2 자유층, 제 2 비자성층 및 제 2 고정층이 순차적으로 적층되어 이루어진 제 2 자기저항소자;
    상기 제 1 자유층을 자화회전시키는 자계를 발생시키는 제 1 도전막; 및
    상기 제 2 자유층을 자화회전시키는 자계를 발생시키는 제 2 도전막을 구비하고,
    제 3 도전막이 상기 제 1 자기저항소자와 상기 제 1 도전막과의 사이 및 상기 제 2 자기저항소자와 상기 제 2 도전막과의 사이에 배치됨으로써, 상기 제 1 자기저항소자 및 상기 제 2 자기저항소자가 전기적으로 직렬접속되고,
    상기 제 1 도전막 및 상기 제 2 도전막에 각각 독립적으로 전류를 인가하는 것이 가능하도록 하는 것에 의하여, 상기 제 1 자기저항소자 및 상기 제 2 저항소자의 자기저항소자 사이에서 서로 독립적으로 자기저항을 제어하는 것이 가능한 것을 특징으로 하는 자기저항효과소자.
  5. 삭제
  6. 제 1 자유층, 제 1 비자성층 및 제 1 고정층이 순차적으로 적층되어 이루어진 제 1 자기저항소자;
    제 2 자유층, 제 2 비자성층 및 제 2 고정층이 순차적으로 적층되어 이루어진 제 2 자기저항소자;
    상기 제 1 자유층을 자화회전시키는 자계를 발생시키는 제 1 도전막; 및
    상기 제 2 자유층을 자화회전시키는 자게를 발생시키는 제 2 도전막을 구비하고,
    상기 제 1 자기저항소자 및 상기 제 2 자기저항소자가 전기적으로 직렬접속되고,
    상기 제 1 자기저항소자 및 상기 제 2 자기저항소자 중 어느 한 쪽의 저항소자의 비자성층은 전기절연체이고, 다른 쪽의 저항소자의 비자성층은 도전체인 것을 특징으로 하는 자기저항효과소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 자기저항소자;
    제 2 자기저항소자;
    비선형 전류전압 특성을 갖는 저항소자를 구비하고,
    상기 제 1 자기저항소자와 상기 제 2 자기저항소자가 직렬로 접속되고,
    상기 제 1 자기저항소자와 상기 비선형 전류전압 특성을 갖는 저항소자가 직렬로 접속되고,
    상기 제 2 자기저항소자와 상기 비선형 전류전압 특성을 갖는 저항소자가 병렬로 접속되고,
    상기 제 1 자기저항소자와 상기 제 2 자기저항소자 사이에서 독립적으로 자기저항을 제어하는 것이 가능한 자기저항효과소자.
  12. 제 11 항에 있어서, 상기 비선형 전류전압특성을 갖는 저항소자가 배리스터형 소자인 것을 특징으로 하는 자기저항효과소자.
  13. 제 12 항에 있어서, 상기 배리스터형 소자가 SiC 다결정체 배리스터 소자인 것을 특징으로 하는 자기저항효과소자.
  14. 제 11 항에 있어서, 상기 비선형 전류전압특성을 갖는 저항소자가 밴드간 터널 효과 소자, 공명 터널 효과 소자, 단일 전자 터널 효과 소자 및 조지프슨 효과 소자 중에서 선택되는 적어도 하나의 소자인 것을 특징으로 하는 자기저항효과소자.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 자기저항효과소자를 단일 기억 소자로서 2차원 또는 3차원적으로 복수개 배치한 자기저항효과형 기억소자로서, 상기 자기저항효과소자는,
    제 1 자유층, 제 1 비자성층 및 제 1 고정층이 순차적으로 적층되어 이루어진 제 1 자기저항소자;
    제 2 자유층, 제 2 비자성층 및 제 2 고정층이 적층되어 이루어진 제 2 자기저항소자;
    상기 제 1 자유층을 자화회전시키는 자계를 발생시키는 제 1 도전막; 및
    상기 제 2 자유층을 자화회전시키는 자계를 발생시키는 제 2 도전막을 구비하고,
    제 3 도전막은 상기 제 1 자기저항소자와 상기 제 1 도전막의 사이 및 상기 제 2 자기저항소자와 상기 제 2 도전막 사이에 배치됨으로써, 상기 제 1 자기저항소자 및 상기 제 2 자기저항소자가 전기적으로 직렬접속되며,
    상기 제 1 도전막 및 상기 제 2 도전막에 각각 독립적으로 전류를 인가하는것이 가능하도록 함으로써, 상기 제 1 자기저항소자 및 상기 제 2 자기저항소자 간에 상호 독립적으로 자기저항이 제어되는 것을 특징으로 하는 자기저항효과형 기억소자.
  19. 자기저항효과소자를 단일 기억 소자로서 2차원 또는 3차원적으로 복수개 배치한 자기저항효과형 기억소자로서, 상기 자기저항효과소자는,
    제 1 자유층, 제 1 비자성층 및 제 1 고정층이 순차적으로 적층되어 이루어진 제 1 자기저항소자;
    제 2 자유층, 제 2 비자성층 및 제 2 고정층이 적층되어 이루어진 제 2 자기저항소자;
    상기 제 1 자유층을 자화회전시키는 자계를 발생시키는 제 1 도전막; 및
    상기 제 2 자유층을 자화회전시키는 자계를 발생시키는 제 2 도전막을 구비하고,
    상기 제 1 자기저항소자와 상기 제 2 자기저항소자는 직렬로 접속되며,
    상기 제 1 자기저항소자 및 상기 제 2 자기저항소자 중 어느 한 쪽의 저항소자의 비자성층은 전기절연체이며, 다른 한 쪽의 저항소자의 비자성층은 도전체인 것을 특징으로 하는 자기저항효과형 기억소자.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 자기저항효과소자를 단일 기억 소자로서 2차원 또는 3차원적으로 복수개 배치한 자기저항효과형 기억소자로서, 상기 자기저항효과소자는,
    제 1 자기저항소자;
    제 2 자기저항소자;
    비선형 전류전압 특성을 갖는 저항소자를 구비하고,
    상기 제 1 자기저항소자와 상기 제 2 자기저항소자가 직렬로 접속되고,
    상기 제 1 자기저항소자와 상기 비선형 전류전압 특성을 갖는 저항소자가 직렬로 접속되고,
    상기 제 2 자기저항소자와 상기 비선형 전류전압 특성을 갖는 저항소자가 병렬로 접속되고,
    상기 제 1 자기저항소자와 상기 제 2 자기저항소자 사이에서 독립적으로 자기저항을 제어하는 것이 가능한 것을 특징으로 하는 자기저항효과형 기억소자.
  25. 제 24 항에 있어서, 상기 비선형 전류전압특성을 갖는 저항소자가 배리스터형 소자인 것을 특징으로 하는 자기저항효과형 기억소자.
  26. 제 25 항에 있어서, 상기 배리스터형 소자가 SiC 다결정체 배리스터 소자인 것을 특징으로 하는 자기저항효과형 기억소자.
  27. 제 24 항에 있어서, 상기 비선형 전류전압특성을 갖는 저항소자가 밴드간 터널 효과 소자, 공명 터널 효과 소자, 단일 전자 터널 효과 소자 및 조지프슨 효과 소자 중에서 선택되는 적어도 하나의 소자인 것을 특징으로 하는 자기저항효과형 기억소자.
  28. 제 6 항에 있어서,
    상기 전기절연체는 금속산화물, 금속탄화물 또는 금속질화물로 이루어지는 것을 특징으로 하는 자기저항효과소자.
  29. 제 28 항에 있어서,
    상기 전기절연체는 금속질화물로 이루어지는 것을 특징으로 하는 자기저항효과소자.
  30. 제 29 항에 있어서,
    M 은 AL, B, In 중 적어도 어느 한 종으로부터 선택되며, (O) 는 산호의 혼입을 나타낸다고 할 때,
    상기 금속질화물은 화학식 MN (O) 으로 표시되는 것을 특징으로 하는 자기저항효과소자.
  31. 제 6 항에 있어서,
    상기 도전체는 금속으로 이루어지는 것을 특징으로 하는 자기저항효과소자.
  32. 제 31 항에 있어서,
    상기 금속은 동으로 이루어지는 것을 특징으로 하는 자기저항효과소자.
KR10-2001-0012847A 2000-03-13 2001-03-13 자기저항효과소자 및 자기저항효과형 기억소자 KR100451869B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-068310 2000-03-13
JP2000068310 2000-03-13
JP2000-330253 2000-10-30
JP2000330253 2000-10-30

Publications (2)

Publication Number Publication Date
KR20010092286A KR20010092286A (ko) 2001-10-24
KR100451869B1 true KR100451869B1 (ko) 2004-10-08

Family

ID=26587293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0012847A KR100451869B1 (ko) 2000-03-13 2001-03-13 자기저항효과소자 및 자기저항효과형 기억소자

Country Status (4)

Country Link
US (1) US6538297B2 (ko)
EP (1) EP1134743A3 (ko)
KR (1) KR100451869B1 (ko)
CN (1) CN1346155A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693247B2 (ja) * 1999-09-27 2005-09-07 松下電器産業株式会社 磁気抵抗効果記憶素子およびその製造方法
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
US6636436B2 (en) * 2001-10-25 2003-10-21 Hewlett-Packard Development Company, L.P. Isolation of memory cells in cross point arrays
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6783994B2 (en) 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
EP1687899A4 (en) * 2003-11-18 2008-10-08 Halliburton Energy Serv Inc HIGH VOLTAGE TRANSISTORS ON INSULATING SUBSTRATES
US7397098B2 (en) * 2003-12-11 2008-07-08 Samsung Electronics Co., Ltd. Using sense lines to thermally control the state of an MRAM
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
JP2005347495A (ja) * 2004-06-02 2005-12-15 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7839605B2 (en) * 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5455313B2 (ja) 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US8971977B2 (en) 2011-01-17 2015-03-03 Hypres, Inc. Superconducting devices with ferromagnetic barrier junctions
US8450722B2 (en) * 2011-07-15 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory and method of making the same
US9391119B2 (en) * 2014-06-20 2016-07-12 GlobalFoundries, Inc. Non-volatile random access memory devices with shared transistor configuration and methods of forming the same
US9356089B1 (en) 2015-02-26 2016-05-31 International Business Machines Corporation Low temperature fabrication of lateral thin film varistor
CN106559039B (zh) * 2015-09-30 2020-02-07 Tdk株式会社 磁阻效应器件
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
JP7010741B2 (ja) 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
US11181602B2 (en) 2019-06-10 2021-11-23 International Business Machines Corporation Detecting damaged TMR sensors using bias currents and outliers
US10964350B2 (en) 2019-07-09 2021-03-30 International Business Machines Corporation Setting bias currents and limiting corrosion in TMR sensors
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
KR19990072259A (ko) * 1998-02-10 1999-09-27 포만 제프리 엘 다수의자성터널접합을구비하는자기메모리소자
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
KR19990072259A (ko) * 1998-02-10 1999-09-27 포만 제프리 엘 다수의자성터널접합을구비하는자기메모리소자
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法

Also Published As

Publication number Publication date
US6538297B2 (en) 2003-03-25
EP1134743A3 (en) 2002-04-10
CN1346155A (zh) 2002-04-24
KR20010092286A (ko) 2001-10-24
US20010021124A1 (en) 2001-09-13
EP1134743A2 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
KR100451869B1 (ko) 자기저항효과소자 및 자기저항효과형 기억소자
US6831312B2 (en) Amorphous alloys for magnetic devices
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
US5734605A (en) Multi-layer magnetic tunneling junction memory cells
US7851840B2 (en) Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US6069820A (en) Spin dependent conduction device
JP3942930B2 (ja) トンネル接合メモリセル
CN100533589C (zh) 磁单元和磁存储器
KR101360991B1 (ko) 기억 소자 및 메모리
KR100408576B1 (ko) 기억 셀 어레이 및 그의 제조 방법
KR20080060143A (ko) 기억 소자 및 메모리
JP2004179183A (ja) 磁気抵抗効果素子および磁気メモリ
JP3693247B2 (ja) 磁気抵抗効果記憶素子およびその製造方法
US20120155159A1 (en) Multibit magnetic random access memory cell with improved read margin
JP3593472B2 (ja) 磁気素子とそれを用いた磁気メモリおよび磁気センサ
WO2002099906A1 (fr) Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
CN101101788A (zh) 存储装置
JP3638563B2 (ja) 磁気抵抗効果素子およびこれを用いた磁気メモリ
JP5951401B2 (ja) 磁気記録素子及び磁気メモリ
CN113314166B (zh) 控制钉扎层畴结构在巨/隧穿磁电阻结构实现多态存储的方法及多态存储器
JP4575101B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3592244B2 (ja) 磁気抵抗素子および磁気抵抗効果型記憶素子
JPH11154389A (ja) 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP3587439B2 (ja) 磁性体トンネル接合素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee