CN1346155A - 磁阻元件以及磁阻效应型存储元件 - Google Patents

磁阻元件以及磁阻效应型存储元件 Download PDF

Info

Publication number
CN1346155A
CN1346155A CN01119632A CN01119632A CN1346155A CN 1346155 A CN1346155 A CN 1346155A CN 01119632 A CN01119632 A CN 01119632A CN 01119632 A CN01119632 A CN 01119632A CN 1346155 A CN1346155 A CN 1346155A
Authority
CN
China
Prior art keywords
resistance
mentioned
magnetoresistive
effect
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01119632A
Other languages
English (en)
Inventor
小田川明弘
榊间博
森田清之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1346155A publication Critical patent/CN1346155A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁阻元件由2个阻性元件串联连接而成,至少一个是用磁阻元件。两个均为磁阻元件时,可相互独立地控制磁阻,因第1磁阻元件的非磁性体是电绝缘体、第2磁阻元件的非磁性体是导电体,使第2磁阻元件作为偏压控制元件动作,而进行第1磁阻元件的特性控制,并控制施加到存储元件上的电压。另外,将另一个用可变电阻元件构成时,可抑制来自非选择的存储元件的偏压,提高存储元件的选择性。

Description

磁阻元件以及磁阻效应型存储元件
本发明涉及一种利用磁阻效应下文称为MR的存储元件,特别是涉及高感度且高密度的磁阻元件以及磁阻效应型存储元件。
使用MR膜的固体存储器件由L.J.schwee在Proc.NTERMAG Conf.IEEETrandce.on Magn.Kyoto(1972)405.提出,并提出了各种类型的MRAM(magneticrandom-access memory)(A.V.Pohm等,IEEE Trance.on Magn 28.(1992)2356.),这种MRAM由为记录磁场发用电流线的字符线和用WR膜的读出用感应线构成。在这些存储器件上使用表示MR变化率约为2%的异方性MR效应(AMR)的NiFe膜等,而输出的增加是问题。
A.V.Baibich等(Phys.Rev.Lett.61(1988)2472)发现了由经非磁性膜交换结合的磁性膜制成的人工晶格膜可表示巨大磁阻效应(GMR),K.T.Ranmuthu等在IEEE Trance.on Magn.29.(1993)2593提出了使用GMR膜的MRAM的方案。然而,由利用该反强磁性交换结合的磁性膜构成的GMR膜虽然表明有较大的MR变化率,但相比AMR膜,存在的问题是必须较大的施加磁场、并且需要较大的信息记录以及读出电流。
相对于上述交换结合型GMR膜,具有作为非结合型的旋转电子管膜,还有使用反强磁性膜的物质(B.Dieny,杂志《磁性材料》93.(1991)101.)以及使用硬质磁性膜的物质(H.Sakakima,日本《应用物理杂志》33.(1994)L1668)。这些是与AMR膜相同的低磁场,且显示出比AMR膜大的MR变化率。本申请是使用旋转电子管型的MRAM,而其中旋转电子管型是使用反强磁性膜或硬质磁性膜,该存储元件具有非破坏读出特性(NDRO:Non-destructive Read-Out)(入江(Y.Irie),日本《应用物理杂志》34.(1995)L415。
虽然上述GMR膜的非磁性层是Cu等的导体层,但对非磁性层使用Al2O3等的绝缘膜的隧道型(tunnel)GMR膜(TMR:tunnel magneto-resistance)的研究较为盛行,也提出了使用该TMR膜的MRAM。特别因TMR膜的阻抗高。因此,可期待更大的输出。
在列举磁阻元件作为MRAM进行动作场合下,选择为磁阻元件的存储单元时,通过选择出直行的比特线和字符线进行。在使用元件的选择性较优的TMR膜时,存在通过没有选中的路径,与电阻并联连接等效,存在元件的一个MR作为输出十分不够的问题。另外,该随着存储容量的增大,会导致输出的S/N下降。
为了解决上述问题,本发明的目的在于提供一种改善了选择性及输出信号的磁阻元件及磁阻效应型存储元件。
为了完成上述目的,本发明的磁阻元件的特征在于将第1阻性元件和第2阻性元件串联连接,至少上述第1及第2阻性元件中的任何一个是磁阻元件。
另外,本发明的磁阻效应存储元件的特征在于上述第1阻性元件和第2阻性元件串联连接,至少上述第1及第2阻性元件中的任何一个是磁阻元件,把上述磁阻元件作为单一存储元件以2维或3维方式配置多个。
根据本发明,在能够控制施加给磁阻元件的偏压、即使在构成MRAM的情况下,对于呈矩阵状配置时的磁存储单元的选择性好、高密度存储容量,仍能实现抑制S/N变差的有效的磁阻效应型存储器件。
图1是本发明一实施例的存储元件的基本构成图。
图2A是本发明一实施例的存储元件的基本构成的平面图,图2B该元件的透视图。
图3是本发明一实施例的磁阻型存储元件的动作原理图。
图4A一图4C本发明一实施例的存储元件的动作原理图。
图5A-5C是本发明一实施例的存储元件的构成概略图。
图6A是本发明一实施例的存储元件的构成概略图,图6B是该存储元件的等价电路图。
图7是本发明一实施例的存储元件的构成概略图。
图8是本发明一实施例存储元件的动作原理图。
图9是本发明一实施例的存储元件的概略断面图。
图10本发明一实施例的存储元件的基本特性图。
图11是本发明一实施例的存储元件的等价电路图。
图12是本发明一实施例的存储元件的基本特性图。
图13是本发明一实施例的存储元件的基本特性图。
本发明把2个阻性元件中的至少一个作为磁阻元件、而另外一个使用磁阻元件或具有非线性电流电压特性的阻性元件而构成,并将两元件串联构成,为磁阻元件附加偏压控制特性。作为这样的非线性电流电压特性的阻性元件,最好使用可变电阻型,而作为动作原理,最好使用利用频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件、约瑟夫森效应的至少一个元件。2个阻性元件使用磁阻元件时,对应于构成磁阻元件的强磁性体的磁化方向,因可相互独立地控制磁阻,一方能够作为存储元件,而另一方可作为偏压控制元件进行动作。在这样构成的情况下,一方磁阻元件的非磁性体最好由导电体或半导体或电绝缘体构成,而另一方的磁阻元件的非磁性体由导电体或半导体构成。使后者的磁阻元件作为偏压控制元件动作,通过控制前者的磁阻元件的特性,就可改善构成的磁存储元件的选择性。
一方用磁阻元件、而另一方用具有非线性电流电压特性的阻性元件构成时,把可变电阻型元件的可变电阻电压在隧道效应元件情况下,就是把电隙电压设计制作成最佳值,就可改善构成的磁存储元件的选择性。这里的可变电阻电压或间隙电压表示非线性特性的动态电阻变化率最高的电压,而在使用此外的具有非线性电流电压特性的阻性元件时,把该电压点用作为阈值。
此外,在后段上配设的具有非线性电流电压特性的阻性元件上再并联一个磁阻元件,对于可变电阻电压或间隙电压,即使由于磁阻元件的偏电压因磁阻效应上下波动,仍可提高所期望的选择读出的动作。对于此时的磁阻元件,最好非磁性体由导电体或半导体或电绝缘体构成。此外,非磁性体为电绝缘体时,磁阻效应增大,更好。
下面,参照附图进行说明。
图1示出使用反强磁性膜(或磁化转动抑制膜)的旋转电子管型存储元件的构成概略图。MR元件部的强磁性膜(M)19是与反强磁性膜(AF)18交换结合(exchanged-coupled),强磁性膜(M)19形成固定层。因由字符线17的电流和/或感应线或比特线(14、15)的电流发生的磁场,主要用软质磁性膜的自由层13磁化转动,利用相对强磁性膜(M)19的磁化方向保持存储状态。在图1中,12是非磁性层电绝缘层(NM),14、15是形成感应线或比特线的导电膜,16是层间的绝缘膜(I)。
如果按图2A所示方式把这些MR元件配置成矩阵状,则可得到MRAM器件。即,把磁阻效应型存储元件21配置成矩阵状,由导电膜14、15呈晶格状结合,这里导电膜(字符线)17与导电膜14重合地并排配置着,在图2A中省略了。
图2B是图2A的透视图。导电膜(字符线)17与导电膜14电绝缘地并排配置。
磁阻效应型存储元件21位于导电膜14、15形成的晶格点上,上下相接导电膜14、15,导电膜(字符线)17以可最有效地施加磁场地配置在磁阻效应型存储元件21上方。图示出的情况是配置在磁阻效应型存储元件21的正上方。
如图2所示,配置在磁阻效应型存储元件21基本正上方时,为了使用导电膜(字符线)17,对为磁阻效应型存储元件21的存储单元的自由层13施加有效磁场,最好自由层13和导电膜(字符线)17的距离低于500nm.。施加到导电膜(字符线)17上的电流密度低于1X107A/cm2时,自由层13和导电膜(字符线)17的距离最好是300nm以下。
磁阻效应型存储元件21的存储内容的读出是使用感应线、比特线的导电膜14、15,监测磁阻效应型存储元件21的阻值变化而进行的。此时,存在两种情况,在施加额定电流的情况下监测阻值变化作为电压变化的情况和在施加低电流的情况下监测阻值变化作为电流变化的情况,考虑电路构成上的简便性,如何使用两者是清楚的。
但是,单独并联连接元件,免不了存储元件的选择性下降,导致S/N变差。图3所示的粗实线43示出经由选择的元件的偏压线,粗虚线44示出经由非选择的元件的偏压线的一例。通过这样并列的非选择偏压线连接,随着存储容量增大,MRAM器件的s/n下降变得更加显著。
在本发明中,把用强磁性体夹着非磁性体构成的磁阻元件以2个串联连接而构成,相互独立地控制元件的磁阻,就能解决上述问题。即,为上述磁阻元件一个的第1磁阻元件的非磁性体是电绝缘体,而另一个第2磁阻元件的非磁性体是导电体,使第2磁阻元件作为偏压控制元件动作,对第1磁阻元件的特性进行控制,就可改善MRAM器件的s/n。
另外,串联连接磁阻元件和具有非线性电流电压特性的阻性元件串联连接而构成,利用非线性阻性元件的强非线性,通过把涉及选择的存储元件的偏压设定比周围的偏压高,可改善MRAM器件的s/n。
此外,在作为存储单元的第1磁阻元件的后段,配置将第2磁阻元件和非线性阻性元件并联组合而构成的元件,利用由非线性元件的强非线性产生的转换特性,在由第2磁阻元件得到的磁阻变化范围设定上述特性电压,使第2磁阻元件作为偏压控制元件动作,对第1磁阻元件的特性进行控制,则可改善MRAM器件的s/n。
图4A是AF旋转电子管型存储元件的动作原理。为固定层的强磁性膜(M)19与AF层18交换结合地而形成,其磁化锁定于单向上。通过改变流向字符线(W)17的电流方向,使自由层13朝不同方向磁化反转,进行‘1’、‘0’的记录。
为了读出选择的存储,通过测定与适当参照阻性元件的电阻差,识别‘1’或‘0’。即,在图4B的情况下,由于电阻差为‘0’,则识别为‘0’,图4C的情况由于电阻差不是‘0’,因此,识别为‘1’。这里,为了方便,特定为‘1’和‘0’的状态,当然,反过来设定也可以。此时的参照电阻最好使用与为存储元件的磁阻元件的阻值相当的电阻,如图4B、4C所示,也可以使用磁阻元件本身作为参照电阻。
在本实施例中,虽然示出把AF层18上的强磁性膜19作为固定层的一例,但在不用AF层18、而是使用强磁性膜19和保持力差的软磁性膜13构成的磁阻元件中,也可以把强磁性膜19作用为存储层。在这种元件的情况下,强磁性膜19的保持力(Hc2)比软磁性膜层13的保持力(Hc1)大,在存储记录时,施加H>Hc2(或者H<-Hc2)的磁场进行,读取时,施加Hc2>H>Hc1(或者-Hc1>H>-Hc2)范围的磁场。此时,在Hc2>H>Hc1或者-Hc1>H>-Hc2的范围,朝正负方向施加磁场,使软磁性膜13的磁化方向反转,通过监测相对强磁性膜19的磁阻变化的值,就能够以非破坏方式读出存储状态,因此,用这种构造也能构成本发明。
以上说明了有关1比特元件的动作原理,但在构成实际存储元件的情况下,必须如图2A所示,将这些元件配置成矩阵状。此时,相对于各元件,例如使用在(N、M)座标的元件附近正交的2根字符线、或也以正交方式配置的感应线(或比特线)和字符线、或者感应线和比特线,可产生合成磁场,进行数据的写入,则能够提高数据写入的选择性。
对于读出数据,在相互交错的感应线组和比特线组的交点上分别并排地配置本发明的磁阻元件和磁阻控制元件,利用座标指定的信号,选择N行的感应线和M列的比特线,就能够选择(N、M)座标的存储单元。此时,为了更高效率地传送信号脉冲,特别是为了防止经其它路经的信号脉冲流入和伴随信号脉冲高速化的高频成分的逆返,控制本发明的磁阻元件是有用的。
作为图1所示的磁阻元件的自由层13,一般来说,合适的是Ni-Co-Fe合金。对于Ni-Co-Fe膜的原子组成比:最好使用
NixCoyFez
0.6≤x≤0.9
0≤y≤0.4
0≤z≤0.3的富Ni的软磁性膜,或者
Nix‘Coy‘Fez‘
0≤x‘≤0.4
0.2≤y‘≤0.95
0≤z‘≤0.5的富Co膜。
这些组成的膜具有作为传感器和MR头所要求的低磁歪特性(1X10-5以上)。
作为自由膜厚度,可以用1nm以上10nm以下的。当膜较厚时,对于分流效应,MR比下降,若较薄,则软磁特性变差。因此,更理想的是在2nm以上7nm以下。
呈矩阵状配置磁阻元件构成MRAM时,如图5A所示,理想的是按照串联连接第1磁阻元件70和第2磁阻元件或非线性阻性元件或者两者组合的元件50而构成。更具体地说,串联连接导电膜14和第1磁阻元件70,第2磁阻元件或非线性阻性元件或者两者组合的元件50和导电膜15。另外,第1磁阻元件70的阻值可变。
如上所述,为了得到存储单元的选择性,如图5B所示,理想的是与第1磁阻元件70串联地配置控制元件特性的第2阻性元件(NL)71。在图5B中,对于TMR元件70,虽然在下部配置NL71,当然也可配置在上部。
根据本发明,控制元件特性的阻性元件(NL)理想的是由强磁性体(固定层以及自由层)夹着非磁性导电体(或半导体)而构成的磁阻元件。此时,磁阻元件71是非隧道型GMR(giant magneto resistance)元件。合适的负载元件(例如负荷电阻)LR73连接该非磁性导电体,作成如图5C所示的元件。此时,如果构成NL的2个强磁性体71的磁化方向平行,则施加的偏压电流流向感应线,若是反平行,则偏压电流的一部分分流向LR方向。该分流因发生NL的磁阻元件和LR元件的阻抗差的磁场转换动作而发生,作为结果的对感应部的偏压降低量减少了经由非选择的磁阻元件的并列阻值的影响,使用本发明的由磁阻元件构成的磁阻型磁存储元件,可改善RAM器件的s/n。
此外,对于图6A所示、由磁阻元件(该磁阻元件是串联连接磁阻元件70和非线性阻性元件60而构成的)构成的MRAM器件,也可提高存储单元的选择性。
图6B是图6A的等价电路一例的断面概略图。即,上部有导电膜(字符线)17,其下串联连接导电膜14,导电膜(接触电极)61,位于上述导电膜(接触电极)61的磁阻元件71和非线性阻性元件60和导电膜15。
作为具有非线性电流电压特性的阻性元件,优选使用具有可变电阻型特性的元件和频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件、约瑟夫森效应元件中的至少一个。
即,按照使经非选择存储单元施加到选择存储单元上的电压(参照虚线44)成为可变电阻电压和隧道间隙电压以下,而使施加给选择存储单元的电压成为可变电阻电压和隧道间隙电压以上地制作非线性阻性元件,就能够提高存储单元的选择性,并可改善MRAM器件的的S/N。
图7示出本发明的由磁阻元件构成的MRAM器件构成,图10示出本发明磁阻元件的电气特性的一例。如图7所示,选择N行的感应线14和M列的比特线15,在S点对选择元件施加偏压时,与N行感应线连接的M列以外的元件组在U点,与M列连接的N行以外的元件组在V点,除此之外在O点分别偏压。此时相对于表示可变电阻电压和隧道间隙电压等的特性电压Vb,设定Vs>Vb、Vb>Vu、Vv、Vo,S点以外为特性电压以下,就能够取出只是所述课题的选择元件的存储信号。
如图8所示的脉冲偏压施加的时间图所示设定偏压3个级值,就有稳定器件动作的效应。对非选择时的感应线设定为L级、非选择时的比特线设定为M级偏压,而对选择时的感应线设定为H级、选择时的比特线设定为L级偏压。通过这种动作,使想选择的元件的读出动作成为可能。并设定H级和M级的偏压差比M级和L级的偏压差大,可进一步提高动作稳定性。根据图8的示例,设定Vs>Vb>>Vu>Vo>Vv,选择的存储单元的读出成为可能。
如图11所示,在第1磁阻元件70的后段配置第2磁阻元件71和非线性阻性元件111并联组合而成的元件来构成存储元件。此时,利用由非线性元件的强非线性产转换特性,把上述特性电压设定在由第2磁阻元件得到的磁阻变化范围内,使第2磁阻元件作为偏压控制元件动作,分流来自第1磁阻元件的输出,就能够切换存储读出的接通/断开。图12示出后段配置阻性元件的特性图。在施加一定电流下,使第2磁阻元件的低阻值状态时的偏压点为P点,使高阻值状态时的偏电压点成为Q点时,对P点进行偏压的状态下,因为并联连接的非线性元件的电阻比第2磁阻元件的大得多,所以电流通过感应线15输出。对Q点进行偏压的状态下,因非线性元件的电阻比第2磁阻元件的小,所以电流通过非线性元件向感应线的输出大大降低。此时,电流分流率直接依赖于非线性元件动态电阻Rd的变化率。在P点和Q点上,在非线性元件的Rd的变化约10倍的情况下,其分流率相差10倍。因此,如果能够增大动态电阻Rd的变化率,输出的陡峭的接通/断开成为可能,就可提高存储元件的读出的选择性。
作为固定层的金属磁性膜,优选Co、Fe或者Co-Fe,Ni-Fe,Ni-Fe-Co合金等的材料。特别是Co、Fe或者Co-Fe合金易于得到大的MR比,理想的是在与非磁性层的界面上使用它。
而且,因为XMnSb(X表示Ni,Pt,Pd,Cu)具有高磁性分极率,所以构成MR元件时,较好地得到大MR比。
作为固定层氧化物磁性膜,理想的是从Mfe2O4(M是从Fe,Co,Ni中选择的一种或2种以上的元素)。这些元素在较高温下仍具有强磁性,与富铁相比,富Co,Ni的电阻极高。另外富Co具有大磁异方性的特长,因此,通过调整它们的组成比,就可得到所期望特性的元件。
作为接触固定层的AF层(或磁化转动抑制层),作为金属膜,具有不规则合金Ir-Mn,Rh-Mn,Ru-Mn,Cr-Pt-Mn等,通过在磁场中成膜,与磁性膜交换结合,步骤简便。而规则合金的Ni-Mn,Pt-(Pd)-Mn等为规则化而必须进行热处理,其热稳定性好,其中优选Pt-Mn。
作为氧化物膜,优选α-Fe2O3和NiO或LTO3(L表示除Ce外的稀土元素,T表示Fe,Cr,Mn,CO)。
作为自由层,通常合适的是Ni-Co-Fe合金。作为Ni-Co-Fe膜的原子组成比,理想的是使用
NixCoyFez
0.6≤x≤0.9
0≤y≤0.4
0≤z≤0.3的富Ni的软磁性膜,或者Nix‘Coy‘Fez‘
0≤x‘≤0.4
0.2≤y‘≤0.95
0≤z‘≤0.5
的富Co膜。
在使用电绝缘体作为自由层13和固定层18间的非磁性层12时,优先用Al2O3或MgO的氧化物,碳化物,或氮化物。特别是氮化物时,最好的是MN(O)(这里,M是从Al,B,In中选择至少一种。而(O)表示混入的氧元素)。或者,具有能量间隙值为2-6eV值的宽间隙半导体也可以。
另外,磁阻效应元件的阻值依赖于电绝缘体的非磁性体的厚度。因为作为磁阻元件进行动作,所以厚度范围应该在0.5nm-5nm范围内。即,磁阻元件的阻值通过控制非磁性体的厚度而能够实现规定的值。
在使用金属作为自由层13和固定层19间的非磁性层12时,金属有Cu,Ag,Au,Ru等,但Cu更好。作为非磁性层,为了减弱磁性层间的相互作用,厚度至少是在0.9nm以上。若使非磁性层增厚,则MR比就会下降,厚度应该是在10nm以下,最好是3nm以下。该非磁性层有膜厚低于3nm时,各层的平坦性是重要的,平坦性较差时,在由非磁性层磁分离的这2个磁性层13和11或19之间产生磁结合后,导致MR比变差和感应下降。因而,磁性层/非磁性层的界面的凹凸最好在0.5nm以下。
[实施例]
下面,更详细说明实施例。
(实施例1)
在预先设计了作为比特线用的导体部用的导电部的基板上利用多元溅射装置、光平版印刷技术、干腐蚀技术、研磨平坦化技术,制作出具有如图9所示断面构造的磁阻效应型存储元件。
存储元件部分由形成在基板90上的、2个磁阻元件70、71构成,在一个磁阻元件71上构成有自由层所用的软质磁性膜71C(用Ni0.68Co0.2Fe0.12),作为固定层用的硬质磁性膜71a(用Co0.75Pt0.25)和非磁性导电膜71b(用Cu)。非磁性导电膜71b的Cu作为电极91引出,并与电阻体73连接,该电阻体73与代码电极体17同时制作的,而电极体17是对着导体层61或其中一个磁阻元件70。在导体电极或感应线用导电膜61上使用Pt,Au,Cu或者Al,AuCr,Ti/Au,Ta/Pt,Cr/Cu/Pi/Ta等,在字符线导电膜17、72上用Al或,AuCr,Ti/Au,Ta/Pt,Cr/Cu/Pt/Ta等。在各层间的绝缘层74上使用Al2O3或CaF2或SiO2或Si3N4等,实现了电绝缘。
其中一个磁阻元件70配TMR型元件,用Co0.9Fe0.1,Al,Co0.5,Fe0.5,IrMn,Ni0.8Fe0.2形成的原材料借助于喷溅法(组成完全是原子比),制作出NiFe(20)/CoFe(4)/Al2O3(1.2)/(CoFe(4)/IrMn(20)(括弧内表示厚度(nm))的磁阻元件。
这里的非磁性绝缘层70b的Al2O3准备在制Al膜过程中经氧化过程制作。在氧化过程中,可以是在真空槽内自然氧化,在真空槽内加温下自然氧化,或者在真空槽内的等离子体中氧化。已经确认任何一个过程均能得到的非磁性绝缘膜。
在本实施例中,按照真空槽内加温下自然氧化的方法进行。另外,此时的非绝缘层(12a,70b)的厚度为确保绝缘性必须在0.3nm以上。因为当非磁性绝缘层(12a,70b)的膜厚过厚时,分流电流不流动,所以最好膜厚在3nm以下。此时的非磁性绝缘层(12a,70b)的膜厚由于直接与元件的电阻有关,因此应根据期望的元件电阻调整其膜厚。但是,在此情况下,各层的平坦性仍是重要的,若平坦性降低,则非磁性绝缘层(12a,70b)破坏,产生分流泄漏,或者在2个强磁性膜(13和19,70a和70b)之间产生磁性结合,导致MR元件部(21,70)的MR劣化和感应度下降。因而,就确保各强磁性膜和非磁性绝缘膜的界面的凹凸在0.5nm以下,更好的是0.3nm以下。
在室温、施加磁场40Oe下对TMR元件单独的MR特性进行测定时,MR比约为36%。此时的接合面积应确保纵向约为0.5μm、横向约1.5μm进行制作。
若从感应线14向感应线15以额定电流驱动施加偏压电流,并进行测定,则在第2磁阻元件71的2个强磁性体的磁化方向平行时,检测出与第1磁阻元件70的磁化方向平行/逆平行对应的电阻变化。即,使平行/逆平行与‘0’,‘1’对应,就能够读取存储。首先,使电流流过字符线17,使第1磁阻元件的SM膜朝一个方向磁化,然后仍然对字符线17施加电流脉冲,对通过感线测定的存储元件电压变化进行监测。对应字符线施加的电流脉冲的正负,被第1磁阻元件70记录,能够检测信息的输出变化,确认所配的磁阻元件70作为存储元件动作。
接着,电流流过字符线72,在第2磁阻元件71的2个磁性膜的磁化方向成逆平行时,与平行时相比,检测的输出下降。这表明在逆平行时施加电流向LR元件73方向分流。在本实施形式中,LR部使用1-10Ω的负载电阻。
即,根据该动作结果,后段的磁阻元件的磁化方向呈平行状态时,前段的存储元件可读出,后段的磁阻元件的磁化方向呈逆平行状态时,前段的存储元件处于读出困难的状态,从而能够实现本发明的磁阻效应型存储元件。
因此,由前段磁阻元件构成的存储元件的输出,因后段磁阻元件的电阻变化,对其输出偏压分配,就可有选择地进行存储元件的信息读出。
(实施例2)
在预先设计作为下部电极接头使用的导电部的基板上堆积Al2O3或SiO2形成层间绝缘层,在该绝缘层上设置接头用空穴,在Ar气氛环境中向其上直接喷溅SiC,形成SiC多结晶膜层。基板在200-750℃,、溅射电力400-500W下进行制作。另外,也可以C2H2氛围中以Si热蒸发方式形成该SiC层。再在其上设置绝缘层,把接头部设在期望位置上后,用镀铜形成接头部,进行平整处理形成可变阻性元件。可变电阻型元件通过控制多结晶体膜粒成长和粒界结合状态,可调整其自身特性。
此外,用多元溅射装置,制作磁阻元件。磁阻元件配TMR型元件,用Co0.9Fe0.l、Al、Co0.5Fe0.5、IrMn、Ni0.8Fe0.2构成的原材料使用溅射法(组成全部按原子比)。
由NiFe(20)/CoFe(4)/Al2o3(1.2)/CoFe(4)/IrMn(20)(括号的厚度用(nm)表示)的构成进行制作。
非磁性绝缘层的Al2O3是在制作Al膜后经氧化过程制作准备的。对于该氧化过程,可以在真空槽内自然氧化的过程、在真空槽内加热下自然氧化过程、或者真空槽内等离子条件下的氧化过程下进行。即使任何一个过程,已确认均可得到良好的非磁性绝缘膜。在本实施例中,通过真空槽内自然氧化的方法进行制作。
在室温、施加磁场40Oe下测定元件的MR特性时,MR比约是36%,此时的接合面积为约0.5μmX约1.5μm。
如图6所示的概略图,把利用这样的膜加工制作的磁阻元件制作成为单一的存储单元,由电压驱动进行动作确认。存储元件部分是磁阻元件和可变电阻型元件串联连接构成。感应线用导电膜用Pi或Cu、Au,字符线用导电膜用Al或Cu,AuCr,Ti/Au,Ta/Pt,Cr/Cu/Pt/Ta等。存储元件和字符线的绝缘用Al2O3或CaF2,SiO2,Si3N4等。
图10示出向制作而成的存储单元施加偏电压的状态。对于所选择的存储元件的S型,对可变电阻电压以上的S点被偏压,所以能够确保所期望的输出电压。
此外的非选择的存储元件(参照图7)的U型,V型,O型分别在U点,V点,O点在被偏压,因为无论如何不会偏压到电阻急剧下降的可变电阻电压以上,所以不会给来自存储单元的输出造成影响。
因此,使用本发明的磁阻效应型存储元件构成MRAM器件,就可提高存储单元的选择性,改善MRAM器件的S/N。
(实施例3)
在预先设计了作为比特线用的导体部用的导电部的基板上利用多元溅射装置、光平版印刷技术、干腐蚀技术、研磨平坦化技术,制作出由图11所示的等效电路表示的磁阻效应型存储元件。
存储元件部分由2个磁阻元件构成,配于下部的一个磁阻元件是TMR型元件,用Co0.9Fe0.1,Al,Co0.5Fe0.5,IrMn,Ni0.8Fe0.2形成的原材料借助于喷溅法(组成完全是原子比),制作出NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)(括弧内表示厚度(nm))的磁阻元件。
此外,可变电阻型元件与该磁阻的元件并联地连接而构成。通过在磁阻元件的后段上配负荷电阻,在可变电阻电压附近升压,对应于磁阻值,可变电阻型元件承受到可变电阻电压上下的偏压。
这里,在接触电极或感应线用导电膜上使用Pt,Cu,Au等。在字符线用导电膜上使用Al或Cu,AuCr,Ti/Au,Ta/Pt,Cr/Cu/Pt/Ta等。在各层间绝缘层上使用Al2O3或CaF2或SiO2或Si3N4等产生绝缘效应。
其中一个配在上部的磁阻元件也是TMR型元件,用Co0.9Fe0.1,Al,Co0.5Fe0.5,IrMn,Ni0.8Fe0.2形成的原材料借助于喷溅法(组成完全是原子比),制作出NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)(括弧内表示厚度(nm))的磁阻元件。
这里的非磁性绝缘层的Al2O3准备在制Al膜过程中经氧化过程制作。在氧化过程中,可以是在真空槽内自然氧化,在真空槽内加温下自然氧化,或者在真空槽内的等离子体中氧化。已经确认任何一个过程均能得到良好的非磁性绝缘膜。
在室温、施加磁场40Oe下对TMR元件单独的MR特性进行测定时,MR比约为36%。此时的接合面积应确保纵向约为0.5μm、横向约1.5μm进行制作。
对于本器件,若从感应线14向感应线15以额定电流偏压驱动施加偏压电流,确认动作。通过测定动作,下部磁阻元件71的2个强磁性体的磁化方向平行时,上部磁阻元件70的与磁化方向平行/反平行对应的电阻变化被检测出。
接着,电流流过字符线72,在第2磁阻元件71的2个磁性膜的磁化方向成反平行时,确认出过大的电流流向可变电阻型元件侧。因此,能够确认利用本发明的磁阻型存储元件来控制存储单元上承受的偏压。
(实施例4)
作为强非线性阻性元件(参照图6A的60),使用隧道型元件(M-1-M),如图6A所示,作为单一的存储单元构成制作,以电压驱动进行动作确认。磁阻元件以实施例2所示的构成进行制作。这里的M-I-M元件使用Al-Al2O3-Au。
图13示出向制作而成的存储单元施加偏电压下的磁阻变化状态,示出了第1磁阻元件70的固定层以及自由层的磁化对应于相互平行(P)反平行(AP)产生的磁阻差作为输出得到的状态。在图13中,表示不仅把在电压驱动时、磁阻效应作为电流变化,而且把在电流驱动时、磁阻效应作为电压变化的状态。
因此,使用本发明的磁阻效应型存储元件来构成MRAM器件,可提高存储单的选择性,可实现MRAM器件的S/N的改善。
实施例中所用的磁阻元件并不限于TMR型元件,也可利用GMR型元件。
用以上所述的实施例表示的本发明的磁阻效应型存储元件构成MRAM器件,能够构成单元选择性好的MRAM器件。
如上所述,根据本发明,在能够控制施加到磁阻元件上的偏压、构成MRAM时,对于呈矩阵状配置时的磁存储单元的选择性好、高密度存储容量,仍能实现抑制S/N的效应磁阻型存储器件。

Claims (27)

1.一种磁阻元件,该磁阻元件由第1阻性元件和第2阻性元件串联连接而成,其中的第1及第2阻性元件中的一个是磁阻元件。
2.根据权利要求1所述的磁阻元件,其特征在于上述磁阻元件是至少2层磁性层和位于其间的非磁性层的层叠构造。
3.根据权利要求1所述的磁阻元件,其特征在于上述串联连接的第1阻性元件和第2阻性元件均是磁阻元件。
4.根据权利要求3所述的磁阻元件,其特征在于在上述第1及第2阻性元件的磁阻元件之间可以相互独立地控制磁阻。
5.根据权利要求3所述的磁阻元件,其特征在于上述第1及第2阻性元件的磁阻元件分别是为多个,上述多第1阻性元件及上述多个第2阻性元件之间可以相互独立地控制磁阻。
6.根据权利要求3所述的磁阻元件,其特征在于上述第1及第2阻性元件中的任何一个阻性元件的非磁性层是在上述非磁性层间作为旋转隧道阻挡层作用的电绝缘体,另一个阻性元件的非磁性层是导电体。
7.根据权利要求1所述的磁阻元件,其特征在于上述第1及上述第2阻性元件中的一个阻性元件是磁阻效应元件,而另一个阻性元件是具有非线性电流电压特性的阻性元件。
8.根据权利要求7所述的磁阻元件,其特征在于具有上述非线性电流电压特性的阻性元件是可变电阻元件。
9.根据权利要求8所述的磁阻元件,其特征在于上述可变电阻型元件是SiC多结晶体可变电阻元件。
10.根据权利要求7所述的磁阻元件,其特征在于上述具有非线性电流电压特性的阻性元件是从频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件以及约瑟夫森效应元件中选择的至少一个元件。
11.根据权利要求1所述的磁阻元件,其特征在于上述第1及上述第2阻性元件中的一个阻性元件是磁阻效应型元件,而另一个阻性元件是具有非线性电流电压特性的阻性元件和磁阻元件并联连接而成的元件。
12.根据权利要求11所述的磁阻元件,其特征在于具有上述非线性电流电压特性的阻性元件是可变电阻元件。
13.根据权利要求12所述的磁阻元件,其特征在于上述可变电阻型元件是SiC多结晶体可变电阻元件。
14.根据权利要求11所述的磁阻元件,其特征在于上述具有非线性电流电压特性的阻性元件是从频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件以及约瑟夫森效应元件中选择的至少一个元件。
15.一种磁阻效应型存储元件,其特征在于由第1阻性元件和第2阻性元件串联连接而成,上述第1及第2阻性元件中的任何一方是磁阻元件,把上述磁阻元件作为单一存储元件以2维或3维方式配置多个。
16.根据权利要求15所述的磁阻效应型存储元件,其特征在于上述磁阻元件是至少2层磁性层和位于其间的非磁性层的层叠构造。
17.根据权利要求15所述的磁阻效应型存储元件,其特征在于上述第1阻性元件和第2阻性元件均是磁阻元件。
18.根据权利要求17所述的磁阻效应型存储元件,其特征在于在上述第1及第2阻性元件的磁阻元件之间可以相互独立地控制磁阻。
19.根据权利要求17所述的磁阻效应型存储元件,其特征在于上述第1阻性元件及第2阻性元件是至少2层磁性层和位于其间的非磁性层的层叠构造,上述第1及第2阻性元件中的任何一个阻性元件的非磁性体是在上述非磁性层间作为旋转隧道阻挡层作用的电绝缘体,另一个阻性元件的非磁性体是导电体。
20.根据权利要求15所述的磁阻效应型存储元件,其特征在于上述第1及上述第2阻性元件中的一个阻性元件是磁阻效应型元件,而另一个阻性元件是具有非线性电流电压特性的阻性元件。
21.根据权利要求20所述的磁阻效应型存储元件,其特征在于上述具有非线性电流电压特性的阻性元件是可变电阻元件。
22.根据权利要求21所述的磁阻效应型存储元件,其特征在于上述可变电阻型元件是SiC多结晶体可变电阻元件。
23.根据权利要求20所述的磁阻效应型存储元件,其特征在于上述具有非线性电流电压特性的阻性元件是从频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件以及约瑟夫森效应元件中选择的至少一个元件。
24.根据权利要求15所述的磁阻效应型存储元件,其特征在于上述第1及上述第2阻性元件中的一个阻性元件是磁阻效应型元件,而另一个阻性元件是具有非线性电流电压特性的阻性元件和磁阻元件并联连接而成的元件,把上述元件作为单一存储元件以2维或3维方式配置多个。
25.根据权利要求24所述的磁阻效应型存储元件,其特征在于上述具有非线性电流电压特性的阻性元件是可变电阻元件。
26.根据权利要求25所述的磁阻效应型存储元件,其特征在于上述可变电阻元件是SiC多结晶体可变电阻元件。
27.根据权利要求24所述的磁阻效应型存储元件,其特征在于上述具有非线性电流电压特性的阻性元件是从频带间隧道效应元件、共鸣隧道效应元件、单一电子隧道效应元件以及约瑟夫森效应元件中选择的至少一个元件。
CN01119632A 2000-03-13 2001-03-13 磁阻元件以及磁阻效应型存储元件 Pending CN1346155A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000068310 2000-03-13
JP68310/00 2000-03-13
JP2000330253 2000-10-30
JP330253/00 2000-10-30

Publications (1)

Publication Number Publication Date
CN1346155A true CN1346155A (zh) 2002-04-24

Family

ID=26587293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01119632A Pending CN1346155A (zh) 2000-03-13 2001-03-13 磁阻元件以及磁阻效应型存储元件

Country Status (4)

Country Link
US (1) US6538297B2 (zh)
EP (1) EP1134743A3 (zh)
KR (1) KR100451869B1 (zh)
CN (1) CN1346155A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372727B2 (en) 2002-11-26 2008-05-13 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
US7826247B2 (en) 2003-12-18 2010-11-02 Panasonic Corporation Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
US7889543B2 (en) 2008-02-21 2011-02-15 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory apparatus
CN101868855B (zh) * 2007-11-29 2012-11-21 索尼公司 存储器单元
CN102881820A (zh) * 2011-07-15 2013-01-16 台湾积体电路制造股份有限公司 磁阻式随机存储器及其制造方法
CN106559039A (zh) * 2015-09-30 2017-04-05 Tdk株式会社 磁阻效应器件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024289A1 (fr) * 1999-09-27 2001-04-05 Matsushita Electric Industrial Co., Ltd. Dispositif a memoire a resistance magnetique et procede de production
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
US6636436B2 (en) * 2001-10-25 2003-10-21 Hewlett-Packard Development Company, L.P. Isolation of memory cells in cross point arrays
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6783994B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US20060091379A1 (en) * 2003-11-18 2006-05-04 Hutchens Chriswell G High-temperature devices on insulator substrates
US7397098B2 (en) * 2003-12-11 2008-07-08 Samsung Electronics Co., Ltd. Using sense lines to thermally control the state of an MRAM
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
JP2005347495A (ja) * 2004-06-02 2005-12-15 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7839605B2 (en) * 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
US8971977B2 (en) 2011-01-17 2015-03-03 Hypres, Inc. Superconducting devices with ferromagnetic barrier junctions
US9391119B2 (en) * 2014-06-20 2016-07-12 GlobalFoundries, Inc. Non-volatile random access memory devices with shared transistor configuration and methods of forming the same
US9356089B1 (en) 2015-02-26 2016-05-31 International Business Machines Corporation Low temperature fabrication of lateral thin film varistor
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
JP7010741B2 (ja) 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
US11181602B2 (en) 2019-06-10 2021-11-23 International Business Machines Corporation Detecting damaged TMR sensors using bias currents and outliers
US10964350B2 (en) 2019-07-09 2021-03-30 International Business Machines Corporation Setting bias currents and limiting corrosion in TMR sensors
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
US5936882A (en) * 1998-03-31 1999-08-10 Motorola, Inc. Magnetoresistive random access memory device and method of manufacture
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372727B2 (en) 2002-11-26 2008-05-13 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
US7826247B2 (en) 2003-12-18 2010-11-02 Panasonic Corporation Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
CN1894751B (zh) * 2003-12-18 2010-11-03 松下电器产业株式会社 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN101868855B (zh) * 2007-11-29 2012-11-21 索尼公司 存储器单元
US7889543B2 (en) 2008-02-21 2011-02-15 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory apparatus
CN102881820A (zh) * 2011-07-15 2013-01-16 台湾积体电路制造股份有限公司 磁阻式随机存储器及其制造方法
CN106559039A (zh) * 2015-09-30 2017-04-05 Tdk株式会社 磁阻效应器件
CN106559039B (zh) * 2015-09-30 2020-02-07 Tdk株式会社 磁阻效应器件

Also Published As

Publication number Publication date
KR100451869B1 (ko) 2004-10-08
KR20010092286A (ko) 2001-10-24
US20010021124A1 (en) 2001-09-13
US6538297B2 (en) 2003-03-25
EP1134743A3 (en) 2002-04-10
EP1134743A2 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
CN1346155A (zh) 磁阻元件以及磁阻效应型存储元件
JP4533837B2 (ja) 電圧制御磁化反転記録方式のmram素子及びそれを利用した情報の記録及び読み出し方法
CN1252841C (zh) 磁阻效应元件和具有该磁阻效应元件的磁存储器
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
TWI222230B (en) Magnetic memory
JP4066477B2 (ja) 不揮発性ランダムアクセスメモリー装置
JP3976231B2 (ja) トンネル磁気抵抗効果素子およびその製造方法ならびにトンネル磁気抵抗効果型ヘッドおよびその製造方法
US6347049B1 (en) Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
CN101047023A (zh) 磁存储装置及其驱动方法
CN100350495C (zh) 具有软基准层的磁阻器件
CN1379408A (zh) 用于运行中固定的软参考层的包围层读-写导体
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN1801331A (zh) 采用非晶材料作为参考与自由层的磁隧道结
US8295072B2 (en) Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
JP2001093119A (ja) トンネル磁気抵抗効果型磁気ヘッド及びその製造方法
JP3693247B2 (ja) 磁気抵抗効果記憶素子およびその製造方法
JP2006190838A (ja) 記憶素子及びメモリ
WO2002099906A1 (fr) Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
CN1190856C (zh) 磁阻效应型元件及用它制作的磁存储元件和磁头
US7298594B2 (en) Electric-field-effect magnetoresistive devices and electronic devices using the magnetoresistive devices
CN111653664A (zh) 一种磁性存储单元和数据写入方法
CN1499520A (zh) 用于磁阻元件的铁磁层
JP2006295001A (ja) 記憶素子及びメモリ
JP4304947B2 (ja) 磁気記録媒体とそれを用いた磁気メモリ装置、磁気記録方法、信号再生方法
KR101473516B1 (ko) 스핀 밸브 소자 및 기억 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication