CN1499520A - 用于磁阻元件的铁磁层 - Google Patents

用于磁阻元件的铁磁层 Download PDF

Info

Publication number
CN1499520A
CN1499520A CNA031525180A CN03152518A CN1499520A CN 1499520 A CN1499520 A CN 1499520A CN A031525180 A CNA031525180 A CN A031525180A CN 03152518 A CN03152518 A CN 03152518A CN 1499520 A CN1499520 A CN 1499520A
Authority
CN
China
Prior art keywords
layer
crystal
anchoring
sublayer
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031525180A
Other languages
English (en)
Inventor
M������ɳ
M·沙马
J·H·尼克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1499520A publication Critical patent/CN1499520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/33Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204Exchange coupling of amorphous multilayers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明披露了一种磁阻元件的铁磁层(316),其包括晶体铁磁子层(316b)和非晶体铁磁子层(316a)。

Description

用于磁阻元件的铁磁层
技术领域和背景技术
常规的磁隧道结包括被钉轧的铁磁层,检测铁磁层和夹在所述铁磁层之间的绝缘隧道阻挡层。铁磁层的自旋极化的相对取向和大小确定磁隧道结的电阻。一般地说,如果检测层的磁化和被钉轧层的磁化指向相同的方向(被称为“平行”磁化方向),则磁隧道结的电阻具有第一值(RN),如果检测层和被钉轧层的方向相反(被称为“反向平行”磁化方向),则电阻增加到第二值(RN+ΔRN)。当检测层的磁化方向从一个方向转动到另一个方向时,则磁隧道结具有中间的电阻值(RN<R<RN+ΔRN)。
磁隧道结可以用作读出磁头中的磁检测器。读出磁头的磁隧道结可以检测存储在磁存储介质例如硬磁盘驱动器上存储的数据。
磁隧道结可以在磁随机存取存储器(MRAM)装置中用作存储元件。两个磁化方向,平行的和反平行的方向,表示逻辑值“0”和“1”。通过把磁化方向设置在平行或反平行任何一个方向,可以把逻辑值写在磁隧道结上。通过对磁隧道结施加合适的磁场,可以使磁化方向从平行方向改变为反平行方向,反之亦然。通过检测磁隧道结的电阻,可以读出逻辑值。
在被钉轧层就检测层之间的FM耦合可能使磁隧道结出现问题。在读出磁头中,FM耦合可能引起读回信号失真。可以使用偏置技术校正信号失真。不过,偏置技术比较复杂,并使制造成本增加。
在磁存储元件中,FM耦合可能使磁隧道结成为不能用的。不能用的磁隧道结会减少MRAM的性能,增加制造成本,并增加读电路的复杂性。
发明内容
根据本发明的一个方面,磁阻元件的铁磁层包括晶体的铁磁子层和非晶体的铁磁子层。本发明的其它方面和优点从下面结合附图进行的详细说明中将会更加清楚地看出,所述附图用于以举例方式说明本发明的原理。
附图说明
图1表示根据本发明的第一实施例的磁阻元件;
图2表示在磁阻元件的被钉轧层的表面上的峰谷高度差;
图3表示根据本发明的第二实施例的磁阻元件;
图4表示包括根据本发明的一个实施例的磁阻读取头的硬磁盘驱动器;
图5表示在磁盘驱动器的硬磁盘上的磁化区域;
图6表示磁阻读取头的转变曲线;
图7表示用于制造根据本发明的实施例的磁阻读取头的方法;
图8表示包括根据本发明的实施例的磁阻存储元件的数据存储装置;
图9表示用于制造根据本发明的一个实施例的数据存储装置的方法;以及
图10表示磁阻存储元件的响应曲线。
具体实施方式
参见图1,其中示出了包括多层材料的堆叠体的磁阻元件110。所述堆叠体包括籽晶层112,反铁磁(AF)钉轧层114,被钉轧的铁磁(FM)层116,间隔层118,和检测铁磁层120。籽晶层112对AF钉轧层114提供正确的晶体取向。AF钉轧层114提供大的交换场,其保持被钉轧层116沿一个方向磁化。因而,被钉轧层116具有方向在一个平面内但被固定的磁化,使得在施加有关范围内的磁场时不转动。
检测层120具有未被钉轧的磁化方向。而是其磁化方向可以在两个方向的每个方向之间转动:和被钉轧层的磁化方向相同的方向,或者和被钉轧层的磁化方向相反的方向。
如果磁阻元件110是磁隧道结(MTJ),则间隔层118是绝缘的隧道阻挡层,其使得能够在被钉轧层116和检测层120之间发生量子力学隧道效应。这种隧道效应现象是电子自旋相关的,使得跨过MTJ的被钉轧层116和检测层120的电阻是检测层磁化方向的函数。
如果磁阻元件110是巨磁阻(GMR)器件,则间隔层118由导电金属例如铜制成。跨过GMR器件的检测层120的平面内电阻是检测层磁化方向的函数。
如果磁阻元件是各向异性的磁阻(AMR)器件,则间隔层120由导电材料制成,并使用一个软的相邻层代替被钉轧层。在双带AMR器件中,间隔层由绝缘材料制成。
被钉轧层116和间隔层118的面对的表面限定了界面122。这个界面122被称为“间隔界面”。在沉积被钉轧层116期间,被钉轧层116呈柱状生成,其使得晶粒在被钉轧层116的界面表面上以大的角度斜率向上弯曲。这弯曲在被钉轧层116的晶粒的边沿上产生磁极。这些磁极在检测层120内产生磁场。
参见图2,其说明在被钉轧层116的界面表面上的峰谷高度的改变。为了阻止所述弯曲引起被钉轧层116和检测层120之间的强的FM耦合,把间隔层界面122平整。间隔层界面122可以在制造期间借助于把在被钉轧层116的暴露的表面上的峰削平和把谷填满被平整。削平峰和填满谷能够减少峰谷高度的变化。在平整之后的被钉轧层表面用实线表示,其标号为352,在平整之前的被钉轧层表面用虚线表示,其标号为354。被平整的峰和谷之间的高度变化用字母X表示。图2只用来说明在被钉轧层表面被平整的前后的峰谷高度差;其并不提供被钉轧层116的表面352或354的精确的表示。
已经发现,平整表面352从而使其具有一个临界平整度,能够减少或消除FM耦合。已经发现,当峰谷高度差X仅为大约1纳米时,便达到临界平整度。
平整处理使得减少了在被钉轧层116的表面上的边沿晶粒角。据信晶粒的较浅的角度能够在边沿产生较少的磁极。理论上,从晶粒的顶部到和相邻晶粒的相交处的角度θ大约为3度到6度。
代替消除FM耦合,可以调整FM耦合的值,从而减少或消除AF耦合。当磁阻元件110变小时,AF耦合增加。一旦被钉轧层116被制成图案,便从其边沿发出去磁磁场。因为这个磁场试图完成一个回路,其便终止在检测层120上,并借以产生方向与被钉轧层的磁化方向相反的磁场。这个在检测层120的边沿最大的感生磁场引起AF耦合。当磁阻元件较小,因而AF耦合变得更严重时,调整FM耦合是尤其有价值的。
平整间隔层界面122不限于平整被钉轧层116的表面。磁阻元件110可以包括在被钉轧层116和间隔层118之间的FM界面层。所述界面层应当是间隔层界面122的一部分。可以在面向间隔层118的界面层表面上进行平整处理。这种间隔层界面122的平整可以代替平整被钉轧层表面352,或者除去进行被钉轧层表面的平整之外,还进行所述间隔层界面122的平整。平整被钉轧层116可以导致较平整的界面层以及较平整的间隔层118。
间隔层界面122还可以包括间隔层118的子层。如果间隔层118被形成在子层内(例如通过多个沉积步骤形成的绝缘隧道阻挡层),则至少一个子层可以被平整。这种间隔层界面122的平整可以代替被钉轧层表面352的平整,或者除去进行被钉轧层表面352的平整之外,还进行所述间隔层界面122的平整。平整下面的子层可以得到较平整的间隔层118。
间隔层界面122可以利用离子蚀刻工艺或者其它不破坏磁阻元件的性能的工艺被平整。利用在一定范围内的离子蚀刻时间(所述范围取决于FM材料),可以单调地减少FM耦合。一个典型的离子蚀刻速度为1nm/min的数量级。离子蚀刻时间可被调整,使得FM耦合能够精确地补偿AF耦合,而和在应用设计中心使用的器件大小无关。
间隔层界面122可以通过对磁阻元件附加一层非晶体的FM材料被进一步平整。具有非晶体的FM层的磁阻元件如图3所示。
参见图3,磁阻元件310包括籽晶层312,AF钉轧层314,被钉轧层316,间隔层318和检测层320。元件310还包括在间隔层318的相对侧上的第一和第二界面FM层324a,324b。被钉轧层316包括非晶体的铁磁材料的子层316a,其位于晶体的铁磁材料的子层316b和316c之间(界面层324a和子层316b也可以被制成一层而不制成分开的层)。对于这种应用,晶体FM材料指的是单晶的和多晶的FM材料。非晶体子层316a可以是FM材料(例如NiFe,NiFeCo合金,CoFe),对其添加非晶体化剂(例如B,Nb,Hf,Zr)。晶体子层316b和316c可以由材料例如NiFe制成。这些子层316a,316b,316c的最终的厚度可以在1和3纳米之间。
非晶体子层316a可以打破在AF钉轧层316的晶粒的边界结构。这种故意地打断晶粒结构减少在间隔层界面122形成的峰和谷的严重性。如果AF钉轧层包括可以扩散进入晶体铁磁材料中的材料(例如锰),则非晶体子层316a提供阻止所述扩散的附加的优点。
被钉轧层的晶体子层316b,316c最好具有高的磁矩和极化。增加这些晶体子层316b,316c的磁矩/极化可以增加磁阻元件310的TMR。
被钉轧层316可以改为只包括一层非晶体铁磁材料层316a,或者包括非晶体子层316c和一层晶体子层316b。不过,取消一个或两个晶体子层316b,316c,除去减少磁阻元件310的TMR之外,还减少钉轧磁场(减少晶体将减少钉轧磁场)。
非晶体子层316a的上表面和绝缘隧道阻挡层318的下表面限定了一个间隔层界面322。所述界面可以通过把以下的层中的至少一个的上表面弄平整来进行平整:非晶体子层316a,晶体子层316b,和界面层324a。间隔层界面322也可以通过弄平整绝缘隧道318的下表面来进行平整。
作为另一种方案,这些表面都不被弄平整。不过,平整非晶体子层316a的表面能够改进叠置的晶体子层316b的晶粒结构。此外,平整这些表面的任何一个能够进一步减少FM耦合或者使得能够调整FM耦合。
上述的磁阻元件不限于任何特定的应用。下面说明两个示例的应用:硬磁盘驱动器和MRAM装置。
参见图4,该图表示包括磁介质盘412的硬磁盘驱动器410。在每个盘412的表面上的同心的圆形轨迹上存储用户数据。盘驱动器410还包括用于在盘412上进行读写操作的传感器414。每个传感器414包括用于进行读操作的磁阻读取头(每个传感器414也可以包括用于进行写操作的薄膜感应磁头)。
附带参看图5。在读操作期间,磁盘的磁化区域510在传感器414的磁头的下方通过。读取头检测在磁化区域510内的变化。从晶粒边界的晶粒发出边缘磁场512。具有3个净磁化状态:当边缘磁场加到磁盘412的平面之外时(净磁场由箭头514表示);当边缘磁场加到磁盘412的平面之内时(净磁场由箭头516表示);以及当边缘磁场抵销时(没有净磁场,因此没有箭头)。加到磁盘412之外的净磁场使得检测层的磁化方向朝向一个方向转动,加到磁盘412内的净磁场516使检测层磁化方向朝向另一个方向转动。
在净磁场的检测期间,读取头产生读回信号。读回信号的幅值取决于读取头的磁阻。平整处理可被控制,从而调节转变曲线的位置,使得所述幅值和读取头电阻成线性关系。这又减少在读操作期间的读回信号的失真。
另外参看图6,其中示出了读取头的转变曲线610。转变曲线610具有在点A和点B之间的大致的线性区域。可能需要使这个线性区域以0磁场(H=0)为中心。当被钉轧层116和检测层120的磁化处于相同方向时,磁隧道结具有正常的电阻(R1=RN)。当被钉轧层116和检测层120的磁化处于相反方向时,磁隧道结具有较高的电阻(R2=RN+ΔRN)。当检测层的磁化方向从一个方向转动到另一个方向时,磁隧道结具有中间的电阻(R1<R<R2)。
FM耦合也可以被调整,以便改善转变曲线610以0磁场为中心的程度。AF耦合趋于使转变曲线610朝向图6的左方移动,使得磁阻元件110在零磁场下的电阻处于高电阻状态。
除了调节磁场耦合以外,平整可以具有许多优点,在磁隧道结的情况下,绝缘隧道阻挡层在被钉轧层上的分布更均匀。阻挡层材料的更均匀的分布使得绝缘隧道阻挡层的厚度能够被减少而不产生针孔(针孔能够大大增加磁耦合并使磁隧道结短路)。减小阻挡层的厚度又使得减少读取头的电阻,这使得减少读取头的RC常数。因而,加快读取头的响应时间。减少读取头的电阻也可以减少功率消耗。
平整间隔层界面也可以改善读取头电阻的均匀性。读取头的均匀性可以简化读取头的设计,减少为取得读取头的性能而进行的磁盘驱动器的调整。平整界面还可以减少短路的读取头的数量,因而提高产量。
非晶体FM材料可以只用于被钉轧层中。不过,对被钉轧层增加晶体的FM材料能够增加信号强度。
磁阻元件不限于如图5所示的纵向记录。可以使用磁阻元件进行垂直记录,其中测量来自晶粒的磁场。
现在参看图7,其中示出了制造多个读取头的方法。在晶片上沉积下列材料的堆叠体:屏蔽材料,籽晶层材料,AF钉轧层材料和被钉轧的FM层材料(710)。增加沉积的被钉轧层材料的厚度,以便补偿下面的离子蚀刻。
被钉轧层的暴露的上表面被离子蚀刻使得具有一个临界平整度(712)。离子蚀刻可以用氩离子或者其它非反应离子轰击被钉轧层进行。离子蚀刻可以在沉积室内原地进行。利用在一个特定范围内的离子蚀刻时间(所述范围取决于材料),可以单调地减少FM耦合。这使得能够调节磁的相互作用,使得读取头线性地操作。
然后,在蚀刻的表面上沉积界面层材料,并且界面层材料的上表面被离子蚀刻(714)。然后沉积绝缘隧道阻挡层材料(716)。通过r-f溅射,或者通过沉积铝然后例如通过等离子氧化处理对所述铝进行氧化,可以形成例如三氧化二铝的阻挡层材料。
然后沉积界面层材料,检测层材料和屏蔽层材料(718)。对于GMR和AMR器件,在检测层材料和屏蔽材料之间形成绝缘的介电层。然后,把所得的堆叠体成形使之成为多个读取头(720)。
屏蔽材料可以是导电和导磁的材料例如NiFe。籽晶层材料可以是能够建立AF钉轧层的所需的晶粒取向的任何材料。籽晶层的候选材料包括钛(Ti),钽(Ta),和铂(Pt)。用于AF钉轧层36的候选材料包括铂-锰(PtMn),锰-铁(MnFe),镍锰(NiMn),以及铱-锰(IrMn)。用于绝缘隧道阻挡层的候选材料包括氧化铝(Al2O3),二氧化硅(SiO2),氧化钽(Ta2O5),氮化硅(SiN4),其它的介电材料,以及一些半导体材料。用于被钉轧层和检测层的候选材料包括NiFe,氧化铁(Fe3O4),氧化铬(CrO2),Ni、Fe和Co的任何合金(例如CoFe,NiCoFe),以及其它的铁磁材料和亚铁磁材料。
现在参看图8,该图表示包括存储单元814的阵列812的一种示例的MRAM装置810。每个存储单元814可以包括一个或几个磁阻元件。为了简化MRAM装置810的说明,只示出了相当少量的磁阻元件814。实际上,可以使用任何尺寸的阵列812。
字线816沿着存储单元814的行延伸,位线818沿着存储单元814的列延伸。阵列812的每行可以具有一个字线816,阵列812的每个列可以具有一个位线818。每个存储单元814位于字线816和位线818的交点上。
MRAM装置810还包括读写电路820,用于进行选择的存储单元814的读写操作。读写电路820在读操作期间检测选择的存储单元814的电阻,在写操作期间,设置选择的存储单元814的磁化方向。
图9表示用于制造MRAM装置的方法。在衬底上制造读写电路和其它电路(910)。然后,在衬底上沉积导体材料,并使其成形成为位线(912)。然后在所述位线之间沉积介电材料。然后沉积用于籽晶层的材料和用于AF钉轧层的材料(914)。
然后沉积被钉轧层材料。沉积用于非晶体FM子层的材料,并对上部暴露的表面进行离子蚀刻使之具有临界平整度(916)。沉积用于晶体FM子层的材料,并对上部暴露的表面进行离子蚀刻使之具有临界平整度(918)。离子蚀刻非晶体层的上表面可以改善晶体子层的晶粒结构。增加沉积的材料的厚度,以便补偿离子蚀刻。
在蚀刻的材料上形成绝缘隧道阻挡层材料(920)。通过r-f溅射,或者通过沉积铝然后例如通过等离子氧化处理对所述铝进行氧化,可以沉积例如三氧化二铝的阻挡层材料。如果用多个阶段形成绝缘隧道阻挡层材料,则至少一个阶段可以被离子蚀刻。
然后沉积用于检测的FM层的材料(922)。然后使所得的堆叠体成形而成为位线,并利用介电材料填充位线之间的空间(924)。然后在介电层上设置导体材料,并使之成形而成为字线(924)。
然后对所得的阵列进行平面化。可以在平面化的阵列的顶上形成一个新的阵列。
图9表示一个MRAM装置的制造。不过,实际上,可以同时在一个晶片上制造许多MRAM器件。
参看图10,该图表示MRAM器件的磁阻元件的响应曲线1010。可以进行平整,以便调节响应曲线的位置并改善阵列转换的均匀性。可以使转换点A和B以零磁场为中心。改善转换的均匀性可以减少在具有足够的磁场时不转换、而即使在磁场不足时也非特意地转换的磁隧道结的数量。因而,平整能够减少不能使用的磁隧道结的数量。
平整还能通过减少由于针孔而短路的磁隧道结的数量来减少不能使用的隧道结的数量。
减少不能使用的隧道结的数量可以增加MRAM器件的存储容量。还可以减少进行错误校正的负担。因而,减少不能使用的磁隧道结的数量可以改善MRAM的性能和降低制造成本。
平整可以提高阵列的隧道结电阻的均匀性。提高所述均匀性可以减少读取存储单元的多个列当中选择的存储单元的复杂性。
非晶体的铁磁子层还可以减少界面的粗糙度。如果反铁磁钉轧层包括锰,则非晶体子层还可以阻挡锰向晶体的铁磁层的扩散。
虽然所示的每个存储单元只具有一个磁阻元件,但MRAM器件不限于此。每个存储单元可以包括一个以上的磁阻元件。
存储单元不限于磁阻器件,例如磁隧道结。可以使用其它的磁阻器件。
本发明不限于上述的磁阻元件。可以利用晶体的和非晶体的铁磁子层的组合代替磁阻元件的铁磁层(被钉轧的或者未被钉轧的,晶体的或者非晶体的)。
代替被置于堆叠体的底部,AF钉轧层可被置于堆叠体的顶部附近,借以使被钉轧层被设置在检测层之后。如果检测层材料被设置在被钉轧层材料之前,则检测层将具有包括峰和谷的界面。因而检测层的界面应当被平整。
本发明不限于上述的特定实施例,而是应当根据所附权利要求限定本发明。

Claims (9)

1.一种磁阻器件(310),包括:
被钉轧的铁磁层(316);
检测铁磁层(320);以及
在所述铁磁层(316和320)之间的间隔层(318);
所述被钉轧层(316)包括非晶体子层(316a)和晶体子层(316b),所述晶体子层(316b)在非晶体子层(316a)和间隔层(318)之间。
2.根据权利要求1所述的器件,其中所述非晶体层和晶体层(316a和316b)中的至少一个被平整。
3.根据权利要求2所述的器件,其中所述平整的子层的表面被平整到一个仅为大约1纳米的峰谷高度差。
4.根据权利要求3所述的器件,其中从晶粒的顶部到与相邻晶粒的交点的角度在大约3度和6度之间。
5.根据权利要求1所述的器件,其中被钉轧层(316)还包括第二晶体铁磁层(316c),所述非晶体铁磁层(316a)被夹在两个晶体铁磁层(316a和316c)之间。
6.根据权利要求1所述的器件,还包括含有锰的反铁磁钉轧层(314),其中被钉轧层(316)设置在所述反铁磁层上;并且其中被钉轧层的表面被平整,从而调节在所述反铁磁层和所述被钉轧层之间的反铁磁耦合。
7.一种用于数据存储装置(410)的读取头(414),所述读取头(414)包括根据权利要求1所述的器件(310)。
8.一种包括存储单元(814)的阵列(812)的数据存储装置(810),其中每个存储单元(814)包括至少一个根据权利要求1所述的器件(310)。
9.一种用于制造根据权利要求1所述的器件(310)的方法,所述方法包括:
沉积非晶体铁磁层(916);
将所述非晶体铁磁层的暴露的表面离子蚀刻到一个临界平整度(916);以及
在离子蚀刻的所述非晶体铁磁层的表面上沉积晶体铁磁层(918)。
CNA031525180A 2002-11-01 2003-08-01 用于磁阻元件的铁磁层 Pending CN1499520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/285815 2002-11-01
US10/285,815 US6903909B2 (en) 2002-11-01 2002-11-01 Magnetoresistive element including ferromagnetic sublayer having smoothed surface

Publications (1)

Publication Number Publication Date
CN1499520A true CN1499520A (zh) 2004-05-26

Family

ID=32093563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031525180A Pending CN1499520A (zh) 2002-11-01 2003-08-01 用于磁阻元件的铁磁层

Country Status (5)

Country Link
US (1) US6903909B2 (zh)
EP (1) EP1416504A3 (zh)
JP (1) JP2004158856A (zh)
CN (1) CN1499520A (zh)
TW (1) TW200408151A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571430A (zh) * 2016-09-18 2017-04-19 深圳市核高基科技有限公司 微显示器件封装结构和工艺

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030072109A1 (en) * 2000-02-28 2003-04-17 Manish Sharma Magnetoresistive element including smooth spacer interface
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
KR20040084095A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7151652B2 (en) * 2003-06-18 2006-12-19 Hewett-Packard Development Company, L.P. Top-pinned magnetoresistive device having adjusted interface property
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
WO2006006420A1 (ja) * 2004-07-12 2006-01-19 Nec Corporation 磁気抵抗効素子、磁気ランダムアクセスメモリ、磁気ヘッド及び磁気記憶装置
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP4008478B2 (ja) * 2005-07-13 2007-11-14 Tdk株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
US7599157B2 (en) * 2006-02-16 2009-10-06 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with high-resistivity amorphous ferromagnetic layers
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7672093B2 (en) * 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US9418683B2 (en) 2014-10-29 2016-08-16 International Business Machines Corporation Mass production of multichannel current perpendicular to plane head modules via preferred milling
US9449622B2 (en) 2014-10-29 2016-09-20 International Business Machines Corporation Differing magnetic read sensors on a magnetic head
US9299369B1 (en) 2014-10-29 2016-03-29 International Business Machines Corporation Multichannel data storage apparatus having abrasion resistant barrier
US9735347B2 (en) 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
JPH1041132A (ja) * 1996-07-18 1998-02-13 Sanyo Electric Co Ltd 磁気抵抗効果膜
US6181537B1 (en) 1999-03-29 2001-01-30 International Business Machines Corporation Tunnel junction structure with junction layer embedded in amorphous ferromagnetic layers
JP2001007420A (ja) * 1999-06-17 2001-01-12 Sony Corp 磁気抵抗効果膜とこれを用いた磁気読取りセンサ
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571430A (zh) * 2016-09-18 2017-04-19 深圳市核高基科技有限公司 微显示器件封装结构和工艺
CN106571430B (zh) * 2016-09-18 2019-03-01 湖畔光电科技(江苏)有限公司 微显示器件封装结构和工艺

Also Published As

Publication number Publication date
JP2004158856A (ja) 2004-06-03
US20040085687A1 (en) 2004-05-06
US6903909B2 (en) 2005-06-07
EP1416504A3 (en) 2005-09-21
TW200408151A (en) 2004-05-16
EP1416504A2 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7777261B2 (en) Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) Magnetic device having multilayered free ferromagnetic layer
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
CN100339916C (zh) 用于磁性器件的非晶形合金
CN1499520A (zh) 用于磁阻元件的铁磁层
CN100350495C (zh) 具有软基准层的磁阻器件
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
JP3988883B2 (ja) 素子のサイズ変化に関係なく小さく安定的なバイアス磁場を有する磁気抵抗素子
KR20010007428A (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법
CN1960018A (zh) 电流垂直平面型巨磁致电阻传感器
JP2001298228A (ja) Mramデバイス用スピン依存型トンネリング接合
CN1372688A (zh) 具有耦合层的磁性装置以及这种装置的制造与操作方法
CN101048825A (zh) 功率减小的磁阻随机存取存储器元件
US7245524B2 (en) Magnetic memory device and write method of magnetic memory device
WO2002103798A1 (fr) Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci
CN100336239C (zh) 修改磁性隧道结转换场特性的方法
US20030072109A1 (en) Magnetoresistive element including smooth spacer interface
US6870714B2 (en) Oxide buffer layer for improved magnetic tunnel junctions
WO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
CN1221044C (zh) 磁阻效应薄膜及使用该薄膜的存储器
US7151652B2 (en) Top-pinned magnetoresistive device having adjusted interface property
US8455968B2 (en) Storage element and memory device
US7230804B2 (en) Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter
CN1606783A (zh) 适于用作亚微米存储器的增强磁稳定性装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1064795

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: American Texas

Applicant before: Hewlett-Packard Development Corp.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20040526

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1064795

Country of ref document: HK