KR19990072259A - 다수의자성터널접합을구비하는자기메모리소자 - Google Patents

다수의자성터널접합을구비하는자기메모리소자 Download PDF

Info

Publication number
KR19990072259A
KR19990072259A KR1019990001019A KR19990001019A KR19990072259A KR 19990072259 A KR19990072259 A KR 19990072259A KR 1019990001019 A KR1019990001019 A KR 1019990001019A KR 19990001019 A KR19990001019 A KR 19990001019A KR 19990072259 A KR19990072259 A KR 19990072259A
Authority
KR
South Korea
Prior art keywords
magnetic
tunnel junctions
region
forming
magnetic tunnel
Prior art date
Application number
KR1019990001019A
Other languages
English (en)
Other versions
KR100339176B1 (ko
Inventor
애이브라함데이빗윌리엄
갤러퍼윌리엄죠셉
트로윌라우드필립루이스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990072259A publication Critical patent/KR19990072259A/ko
Application granted granted Critical
Publication of KR100339176B1 publication Critical patent/KR100339176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 명세서에는 모두 평균 상태로 변화가능한 다수의 자성 터널 접합들을 구비하는 자기 메모리 소자들이 개시된다. 예를 들어, 어레이에 걸쳐 다수의 교차 영역들을 형성하는 다수의 개별적인 제 1 및 제 2 전기적 전도성 교차 라인을 구비하는 자기 랜덤 액세스 메모리(a magnetic random access memory : "MRAM")가 개시된다. 어레이는 다수의 교차 영역들 중 개별적인 하나의 영역에 각각 배치된 다수의 자기 메모리 셀들을 포함한다. 각각의 셀은 개별적인 제 1 및 제 2 전도성 라인을 통해 인가된 전기적 자극과 이로 인해 발생된 자기 자극에 따라, 모두 평균 상태로 변화가능한 적어도 두 개의 자성 터널 접합들을 포함한다. 각각의 자기 메모리 셀에 제공된 적어도 두 개의 자성 터널 접합들은 어레이에 걸쳐 모든 셀들에 대해 예측가능한 자기 응답을 제공한다. 교차영역에서, 선택된 영역을 형성하는 각각의 제 1 및 제 2 전기적 전도성 라인을 통해 인가된 자극에 의해 선택된 셀만이 기록되고, 선택된 영역을 형성하는 제 1 및 제 2 전기적 전도성 라인을 따라 배열된 다른 셀들은 기록되지 않는다. 인가된 전기적 자극과 이로 인해 발생된 자기 자극의 동작 윈도우(an operating window)는 메모리 어레이에 걸쳐 셀 선택성을 보증하도록 정의될 수 있다.

Description

다수의 자성 터널 접합을 구비하는 자기 메모리 소자{MAGNETIC MEMORY DEVICES HAVING MULTIPLE MAGNETIC TUNNEL JUNCTIONS THEREIN}
정부 권리의 선언
미국 정부는 방위 개선 연구 프로젝트국(Defense Advanced Research Projects Agency)에 의해 제정된 계약 번호 MDA972-96-C-0030에 따라 본 발명의 권리를 소유한다.
관련 출원들에 대한 상호 참조
본 출원은,
1. "MAGNETIC MEMORY ARRAY USING MAGNETIC TUNNEL JUNCTION DEVICES IN THE MEMORY CELLS"라는 명칭으로 1997년 6월 17일자로 공고된 미국 특허 제 5,640,343 호와,
2. "MAGNETIC TUNNEL JUNCTIONS WITH CONTROLLED MAGNETIC RESPONSE"라는 명칭으로 1997년 7월 22자로 공고된 미국 특허 제 5,650,958 호와 연관되어 있다.
본 출원은,
1. "INTENTIONAL ASYMMETRY IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGNETIC TUNNEL JUNCTION DEVICES"이라는 명칭으로 출원된 제 호의 특허 출원과,
2. "LIMITING MAGNETORESISTIVE ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A CHANGEABLE ,AGNETIC REGION IN MAGNETIC DEVICES"라는 명칭으로 출원된 제 호의 특허 출원과,
3. "LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES"라는 명칭으로 출원된 제 호의 특허 출원과 연관되어 있다.
이들 미국 특허들과 미국 특허 출원들 각각은 본 명세서에서 참조로서 인용된다.
본 발명은 자성 소자들, 예를 들면 자기 자극으로 기록가능한 자성 터널 접합(magnetic tunnel junction : "MTJ") 소자들로부터 형성된 자기 랜덤 액세스 메모리(magnetic random access memory : "MRAM")에 관한 것이다.
상기 인용된 미국 특허들에 상세히 개시된 바와 같이, 적절하게 형성된 자성 터널 접합 메모리 셀의 전기적 저항은 자성 터널 접합에 인가된 자기 기록 자극에 따라 결정된다. 자성 터널 접합 메모리 셀의 응답은 히스테리적(hysteretic)이므로 이 셀은 인가된 자기 기록 자극의 소정 기억을 유지한다. 터널 접합 소자의 잔존 자화 형태, 즉 잔존 자화 형태로 인해 발생된 전기적 저항값은 그러한 전기 액세스형 MRAM 어레이들(electrically accessed MRAM arrays)에 적용하기 위한 기본적인 이론이다.
단일의 칩 상에 수 천개 혹은 수 백개의 셀들을 포함하는 액세스형 MRAM 어레이를 대용량이며 신뢰가능하게 제조하기 위해서는 각 셀의 자기 응답 특성의 균일성 및 예측가능성이 가장 중요하다. 그러나, 제조상의 불확실성 및 고유한 자기 변동성에 관련된 많은 팩터들(factors)로 인해, 셀 간의 응답 변동들이 매우 커질 수 있다. 셀 간의 자기 응답 변동성은 각각의 셀을 액세스하는 데 필요한 전기적 자극과 이로 인해 발생된 자기 기록 자극에 직접 영향을 미치므로, 바람직하게 고정된 전기적 자극과 이로 인해 발생된 자기 기록 자극값을 사용하는 어레이 전체의 선택성의 발생을 방지한다.
실시예로서 도 1a 및 도 1b를 참조하면, MRAM 어레이에 있어서, 셀들은 전기적 전도성 라인들(1-6)의 예시적인 격자형 그리드(grid)의 교차점들에 위치된다. 이 라인들(1-6)은 기판 위에 배열되어 교차하므로, 셀들 예컨대, 셀(9)이 위치되는 교차 영역들을 형성한다. 이하 상세히 설명되는 바와 같이, 각각의 셀은 통상적으로 자유 자기 영역(24)과 기준 자기 영역(22)을 포함한다. (기준 영역이라는 용어는 자유 혹은 가변 영역과 함께 하나의 소자로서 검출가능한 상태의 소자로 되는 임의 형태의 영역을 나타내기 위해 본 명세서에서 광범위하게 사용된다.) 이러한 형태의 셀이 전기적으로 액세스가능한 데이터를 저장하는 능력은 자유 자기 영역(24)과 기준 자기 영역(22) 사이의 전자 터널링에 따라 결정되므로, 이 능력은 이들 두 영역들의 상대적인 자화 방향에 따라 좌우된다. 쌍안정 방식으로 자유 영역 내의 자화 방향을 두 개 이상의 선택가능한 방향들 중 하나의 방향으로 회전시킴으로써 이진 상태가 셀에 저장된다. 셀의 자화 방향이 자화용이축("EA")과 수평이고 수직 라인을 통해 흐르는 전기적 기록 전류가 EA 자계를 인가하면, 수평 라인을 통해 흐르는 전류는 셀에 대해서 자화곤란축(a hard-axis : "HA") 자계를 인가할 것이다.
MRAM 셀들의 일실시예에 있어서, 개별적인 셀들을 기록하는 것은 스위칭(switching)에 대한 "별모양(asteroid)"으로서 지칭되는 개념으로 고정된다. 단일의 자유 영역의 스위칭 문턱값(threshold)은 인가된 EA 자계와 HA 자계의 조합에 의존한다. 도 2a에 도시된 "Stoner-Wohlfarth"의 별모양 모델은 인가된 EA 자계와 HA 자계의 평면에서 스위칭 문턱값들을 나타낸다. 셀에서 EA 자계와 HA 자계의 조합이 별모양의 바깥쪽 벡터일 때 스위칭이 발생한다. 별모양 안쪽의 벡터들은 셀을 현재의 쌍안정 상태들 중 하나의 상태로부터 다른 상태로 스위칭시키지 않을 것이다. 또한, 이 별모양 모델은 HA 바이어스 자계의 존재하에서 소자를 스위칭하는 데 필요한 EA 자계가 얼마나 감소되는지를 나타낸다. 어레이 내에서 단일의 셀을 선택적으로 스위칭하는 것은 선택된 수평 및 수직 라인의 쌍을 통해 전류들을 인가함으로써 달성된다. 이들 전류들은 수평 및 수직 라인의 교차점에 위치된 셀에만 EA 자계와 HA 자계의 조합을 발생하여, 이론적으로 선택된 셀을 스위칭하고 이에 인접한 셀들을 스위칭하지 않는다.
수평 라인을 따라 배열된 모든 셀들에는 동일한 HA 자계가 인가될 것이다. 마찬가지로, 수직 라인을 따라 배열된 모든 셀들에는 동일한 EA 자계가 인가될 것이다. 그러나, 수평 및 수직 라인의 교차점에 위치된 셀에만 스위칭에 필요한 EA 자계와 HA 자계의 조합이 인가될 것이다.
이러한 소자의 문제점은 별모양의 문턱값들이 셀 사이와 동일한 셀 내의 히스테리시스 곡선 사이에서 변동할 때 발생한다. 이러한 문제점은 도 2b에 도시된 바와 같이 문턱값들의 밴드(band) 안으로 별모양이 넓어지는 것을 초래한다. 선택적으로 셀들을 스위칭하는 능력은 단일의 인가된 HA 자계 혹은 EA 자계하에서 스위칭되지 않는 라인을 따라 배열된 셀을 제외한 모든 셀들에 좌우되기 때문에, 이 별모양의 밴드가 너무 넓어지면, 스위칭되는 라인들을 따라 배열된 다른 선택되지 않은 셀들도 또한 스위칭될 것이므로, 등가의 기록 자극으로 개별적인 셀들을 선택적으로 기록하는 것이 더 이상 불가능해진다.
도 3은 상이한 HA 바이어스 자계(Hh)에 있어서, 각각의 소자에 대해 2 개의 EA 기록 곡선들을 취하는 12 개의 인접한 MRAM 소자들에 대해 본 발명의 발명자들에 의해 실제로 측정된 자기 응답의 변동성을 도시한다. 각각의 플로트(plot)는 퍼센트 단위로 각각의 주어진 HA 바이어스 자계(He)에 대한 측정된 저항 변화 대 인가된 EA 자계를 도시한다. (또한, 이들 플로트는 셀들의 히스테리시스 응답이 인가된 HA 바이어스 자계에 얼마나 의존적인지를 나타낸다. 교차 라인들을 사용하는 전술된 셀 선택성을 제공하기 위해, 하나의 라인 상에 인가된 HA 바이어스 자계와 다른 라인상에 인가된 EA 자계, 즉 도 2에 도시된 HY1과 HX2로 셀을 동작시키는 것이 바람직하다. 그러나, 또한 소정의 히스테리시스 특성을 유지하는 것이 바람직하므로, 인가된 EA 및 HA 자계가 제거될 때 셀은 두 개의 쌍안정 상태들 중 하나의 상태를 유지한다.) 이러한 변동성은 이들 곡선들에 대한 EA 억압 자계에 대해 HA 바이어스 필드를 도시한 "별모양" 플로트(도 4)로 간략화될 수 있다. 소자들의 이러한 세트에 있어서, 너무 많이 분산되어 이러한 셀들에 대한 효과적인 인가 자극 동작 윈도우가 없는, 즉 각각의 셀에 EA 자계와 HA 자계가 인가될 때 각각의 셀을 스위칭하는 인가된 EA 자계와 HA 자계의 세트가 없고, 이들 자계들 중 하나의 자계가 분리되어 인가될 때 셀들 중 어느 것도 스위칭하지 않을 것이다.
전술된 별모양의 선택 모델을 이용하거나 혹은 임의의 다른 선택 모델을 이용하는 경우에, 효과적인 셀 선택성을 갖는 MRAM의 성공적인 구현에 있어서의 주요한 과제는 거의 동일한 전기 및 자성 특성을 갖는 많은 메모리 셀들을 제조하는 것이다. 자성 소자들의 응답이 국지 검출뿐만 아니라 에지 혹은 표면 거칠기에도 민감하기 때문에 자성 소자들에서 이러한 과제를 달성하는 것은 특히 어렵다.
공지된 자성 터널 접합 셀들의 전술된 문제점들을 극복하기 위해, 본 발명은 다수의 자성적 교환 분리형 터널 접합들을 단일의 복합 자성 소자로 결합하기 위한 것에 관한 것으로서, 단일의 복합 터널 접합 소자들을 구성하는 터널 접합 소자들 중 임의의 한 터널 접합 소자의 개별적인 응답과 대조를 이루는, 인가된 기록 자극에 대한 단일의 복합 자성 소자 응답의 품질 및 균일성에서 확실한 이점들을 제공하는 것이다.
이 점에 있어서, 본 발명의 하나의 태양은 적어도 하나의 전극을 사용하여 동작가능하고, 제 1 및 제 2 전극을 통해 인가된 자기 자극에 따라 모두 평균 상태로 기록가능한 적어도 두 개의 자성 터널 접합들을 포함하는 자성 소자, 예컨대 자기 셀에 관한 것이다.
이 자성 소자는 메모리 어레이에 걸쳐 다수의 교차 영역들을 형성하는 다수의 개별적인 제 1 및 제 2 전도성 교차 라인을 포함하는 메모리 어레이에서의 자기 메모리 셀로서 사용될 것이다. 적어도 두 개의 자성 터널 접합을 포함하며 다수의 교차 영역들 중 개별적인 하나의 교차 영역에 각각 배치된 다수의 자기 메모리 셀이 제공된다. 각각의 셀에서 적어도 두 개의 자성 터널 접합들에 의해 제공된 예측가능한 평균 응답으로 인해, 선택된 교차 영역을 형성하는 제 1 및 제 2 전도성 라인을 통해 인가된 자기 자극에 의해 선택된 영역에 위치된 셀만이 기록되고, 선택된 교차 영역을 형성하는 제 1 및 제 2 전도성 라인을 따라 배열된 다른 셀들은 기록되지 않는다.
적어도 두 개의 자성 터널 접합들은 자기 자극을 수용하도록 제 1 및 제 2 전극들 사이에 직렬로 혹은 대안적인 병렬로 배열될 수 있다.
적어도 두 개의 자성 터널 접합들 각각은 기준 자화 방향을 갖는 제 1 영역과, 제 2 영역과, 자기 자극에 따라 변화가능한 자화 방향을 갖는 자유 영역을 포함할 수 있다.
적어도 두 개의 자성 터널 접합들 각각의 제 1 기준 영역은 기준 자화 방향을 갖는 단일의 결합형 자기 영역 부분이 될 수 있다.
적어도 두 개의 자성 터널 접합들 각각의 제 2 자유 영역은 개별적인 제 2 영역을 형성하는 다수의 자화 미립자들을 가지며 자기 매체 형태 재료의 외부에 패터닝된 영역에 배치될 수 있는 자화 미립자를 포함할 수 있다.
적어도 두 개의 자성 터널 접합들 각각의 제 2 자유 영역은 인가된 전기적 자극과 이로 인해 발생된 자기 자극에 따라, 개별적인 제 1 영역에 관한 셀 터널링에 영향을 미치는 평행하지 않은 자화 방향들 중 하나의 방향으로 모두 변화가능하며, 자기 메모리 셀에서 다른 자성 터널 접합과의 상호 자성 결합을 최소화시키는 특성을 더 제공하는, 평행하지 않은 자화 방향들을 포함할 수 있다.
본 명세서에 개시된 소자마다 구비된 다수의 자성 터널 접합은 자기 메모리에 대해, 비트 라인들과 워드 라인들을 통해 인가된 자기 자극의 정의된 동작 윈도우(a defined operating window)를 사용하는 어레이 전체의 바이어스에 메모리 셀 선택성이 제공될 수 있는 이점을 제공한다. 더우기, 각각의 셀은 다수의 터널 접합으로부터 형성되기 때문에, 각각의 셀에서 터널 접합의 평균 응답이 사용될 때, 소수의 결함이 있는 터널 접합에 의해서 어레이의 동작은 크게 영향을 받지 않는다.
도 1a는 교차하는 비트 라인들과 워드 라인들의 교차 영역에 배치된 자기 메모리 셀들을 구비하는 MRAM을 도시하는 도면.
도 1b는 도 1a의 자기 메모리 셀들 중 단일의 셀을 형성하는 예시적인 층들을 나타내는 도면.
도 2a는 단일의 이상적인 터널 접합의 자기 응답의 "별모양" 모델을 나타내는 도면.
도 2b는 각각의 셀이 예측가능하지 않은 응답을 가지므로 그러한 셀들을 효과적으로 동작시키기에 가능한 전기 자극 및 자기 자극의 동작 윈도우를 협소하게 하는 단일의 자성 터널 접합 셀들의 자기 응답의 "별모양" 모델을 나타내는 도면.
도 3은 단일의 터널 접합 셀들의 변동하는 응답을 나타내는 축적된 테스트 데이터의 플로트(plot)를 도시하는 도면.
도 4는 도 3에 도시된 데이터를 간략화하는 "별모양" 플로트를 도시하는 도면.
도 5는 도 4의 평균화된 데이터의 "별모양"을 도시하는 도면.
도 6은 본 발명의 이론들을 채용하는 4 개의 자기 메모리 셀들, 즉 각 메모리 셀에서의 다수의 자성 터널 접합들 대해 축적된 테스트 데이터의 플로트들을 나타내는 도면.
도 7은 도 6에 도시된 데이터를 간략화하는 "별모양" 플로트를 도시하는 도면.
도 8은 도 7의 평균된 데이터의 "별모양"을 도시하는 도면.
도 9는 본 발명의 병렬로 배열된 다수의 자성 터널 접합 셀의 제 1 실시예를 나타내는 도면.
도 10은 본 발명의 직렬로 배열된 다수의 자성 터널 접합 셀의 제 1 실시예를 나타내는 도면.
도 11은 단일의 셀에서 다수의 터널 접합을 형성하는데 자화 미립자들이 사용된 본 발명의 다른 실시예를 나타내는 도면.
도 12는 다수의 자화 미립자 셀 형성에 대한 자기 매체 패터닝 기법을 나타내는 도면.
도 13은 자기 메모리 셀 각각은 평행하지 않은 자화 방향을 구비하는 층들을 포함하는 자유 영역을 가지며 다수의 자성 터널 접합을 포함하는 자기 메모리 셀의 본 발명의 다른 실시예를 나타내는 도면.
도 14는 다수의 연장된 자성 터널 접합을 포함하는 자기 메모리 셀의 본 발명의 다른 실시예를 나타내는 도면.
도 15a-b는 본 발명에 의해 제공된 자계 형태 맞춤(field shape customization)을 포함하는 부가적인 설계 용이성을 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
103, 105 : 전도성 라인109 : 자기 메모리 셀
108a, 108b : 자성 터널 접합
120a, 120b, 124a, 124b : 기준 영역
122a, 122b : 터널링 영역
본 발명의 발명자들은 다수의 터널 접합에 대해 자기 응답 데이터를 평균함으로써 더욱 예측가능한 자기 응답이 획득될 수 있음을 발견하였다. 예를 들면, 도 4의 분산된 데이터를 평균함으로써 더욱 예측가능한 도 5의 별모양(asteroid shape)이 얻어진다. 본 발명의 발명자들은 하나의 메모리 셀로서 병렬로 배열된 8 개의 자기 터널 접합의 응답 측정과 동일한 어레이에서 서로 분리되어 위치된 유사한 접합을 갖는 4 개의 다중 접합 셀들의 응답 측정을 수행하였다. 이 측정의 결과는 도 6에 도시된다. 측정된 분산은 데이터를 취한 곡선의 수를 20 개로 증가시키는 것에 기인한다. 이들 다중 접합 셀들의 20 개 곡선의 별모양 데이터(도 7)는 각각의 개별적인 접합들의 별모양으로 더욱 개선되어, 모든 소자들의 모든 곡선들에 대한 평균 별모양은 이상적인 별모양에 더욱 근접한다. 웨이퍼에 걸친 접합 특성들의 변동성에도 불구하고, 이들 4 개 접합의 조합에 대한 별모양은 여전히 동작 윈도우를 제공하므로 선택적 스위칭이 가능하다.
이 점에 있어서, 본 발명의 이론들에 따르면, 단일의 자성 소자, 예컨대 MRAM 어레이의 메모리 셀에 다수의 자성 터널 접합이 채용된다. 따라서, 도 1a 및 도 1b의 단일의 터널 접합("MTJ") 셀(9)은 다수의 터널 접합을 제공함으로써 개선된다. 본 발명의 다중 MTJ 셀의 대안적인 실시예들이 도 9 내지 도 14를 참조하여 이하 설명되지만, 이에 대한 설명으로서 양수인에게 양도되며 상기 인용된 미국 특허에 따른 도 1a 및 도 1b의 어레이가 상세히 설명된다.
도 1a를 참조하면, 예시적인 MRAM 어레이는 수직한 평면 내에서 병렬로 배열된 워드 라인들(1, 2, 3)로서 기능하는 전기적 전도선들의 세트와 다른 수직한 평면 내에서 병렬로 배치된 비트 라인들(4, 5, 6)로서 기능하는 전기적 도전선들의 세트를 포함한다. 비트 라인들은 워드라인에 대해 상이한 방향으로 향하는, 예를 들면 워드라인과 직각이므로, 위에서 볼 때 이 두 개의 라인들 세트는 서로 교차한다. 도 1b에 상세히 도시된 통상적인 메모리 셀(9)과 같은 메모리 셀은 워드라인들과 비트라인들 사이에 수직하게 떨어진 교차 영역 내에서 이들 라인들의 각 교차점에 위치된다. 3 개의 워드라인들과 3 개의 비트라인들이 도 1a에 도시되었지만, 라인들의 수는 통상적으로 이 보다 많다. 메모리 셀(9)은 수직한 스택(stack)으로 정렬되고, 다이오드(7)와 자기 터널 접합(a magnetic tunnel junction : "MTJ")(8)을 포함할 수 있다. MRAM 어레이가 동작하는 동안에, 전류는 메모리 셀(9)을 통해 수직 방향으로 흐른다. 메모리 셀(9)을 통과하는 수직 전류 경로는 메모리 셀(9)이 매우 작은 표면적을 갖도록 한다. 워드 라인들, MTJ, 다이오드에 대한 접점과 비트라인에 대한 접점은 모두 동일한 면적을 갖는다. 도 1a에는 도시되지 않았으나, MRAM 어레이는 다른 회로가 형성될 수 있는 실리콘 기판과 같은 기판 상에 형성될 수 있다. 또한, 절연 재료층은 교차 영역들 보다는 통상적으로 MRAM의 영역들에 있는 비트라인들과 워드라인들 사이에 위치된다.
도 1b를 참조하여 메모리 셀(9)의 구조가 상세하게 설명된다. 메모리 셀(9)은 워드 라인(3)(도 1a에 도시됨) 상에 형성되어 이 워드 라인(3)과 접촉한다. 메모리 셀(9)은 다이오드와 같은 소자의 수직한 스택, 예를 들면 실리콘 접합 다이오드(7)와 전기적으로 연속하여 접속된 MTJ(8)를 포함한다. 다이오드(7)는 n형 실리콘층(10)과 p형 실리콘층(11)을 포함하는 실리콘 접합 다이오드이다. 다이오드(7)의 p형 실리콘층(11)은 텅스텐 스터드(stud)(12)를 통해 MTJ(8)에 접속된다. 다이오드(7)의 n형 실리콘층(10)은 워드 라인(3)에 접속된다.
MTJ(8)는 다른 재료층의 상층에 쌓아올려진 재료층들의 연속으로 형성된다. 도 1b의 MTJ(8)는 Pt와 같은 형판(型板)층(a template layer)(15)과, 퍼멀로이(permalloy)(Ni-Fe)와 같은 초기 강자성체층(an initial ferromagnetic layer)(16)과, Mn-Fe와 같은 반강자성체층(an antiferromagnetic layer)(AF)(18)과, Co, Fe 혹은 퍼멀로이와 같이 자화 방향이 고착 혹은 고정된 기준 강자성체층(FMF)(20)과, 알루미나(Al2O3)의 박막 터널링 장벽층(22)과, 퍼멀로이를 포함하는 샌드위치형의 박막 Co-Fe은 같이 연질(軟質)이고 가변적인 "자유(free)" 강자성체층(FMS)(24)과, Pt와 같은 접촉층(25)을 포함한다.
자유 강자성체층(24)은 자화용이축("EA")으로 지칭되는 자화 방향에 대하여 우세한 축을 갖도록 제조된다. 자유 강자성체층(24)에는 이 자화용이축을 따라 메모리 셀의 두 개의 상태들을 정의하는 두 개의 가능한 자화 방향이 있다. 이와 반대로, 기준 강자성체층(20)은 자유 강자성체층(24)의 자화용이축에 평행한 단방향성의 이방체 방향으로 지칭되는 하나의 바람직한 자화 방향만을 갖도록 제조된다. 자유 강자성체층(24)에 있어서 소망하는 자화용이축은 MTJ의 진성 이방체, 응력변형 유도형(strain-induced) 이방체, 형태 이방체의 소정의 조합에 의해 설정된다. 도시된 MTJ(8)와 자유 강자성체층(24)은 길이가 L이고 폭이 W이며 L이 W보다 더 긴 직사각형으로 만들어질 수 있다(도 1b). 자유 강자성체층(24)의 자기 모멘트는 L 방향을 따라 더 잘 정렬된다.
단방향성의 이방체 방향의 기준 강자성체층(20)은 Pt, Cu혹은 Ta와 같은 형판층(15) 위에 성장된 초기 강자성체층(16) 상에 Fe-Mn AF층(18)을 성장시킴으로써 설치된다. 형판층(15)은 초기 강자성체층(16) 내에 111 방향의 결정 조직을 유기한다. 기준 강자성체층(20)의 소망하는 진성의 단방향성 이방체 방향을 발생하는 이러한 층들은 자유 강자성체층(24)의 소망하는 자화용이축에 평행한 자계 내에서 부착된다. 대안적으로, AF 재료의 차단 온도(blocking temperature)보다 더 높은 온도로 기판을 가열하는 동안에, 자화용이축에 평행하고 충분히 큰 자계 내에서 AF층이 형판층(15) 상에 부착될 수 있다. 이러한 대안적인 방법에 있어서, 초기 강자성체층(16)은 필요하지 않다. 또한, 부착 프로세스 동안에 인가된 자계를 따라 자화 방향을 정렬시키는 자기 이방체를 전개시키기 위해 자화 방향이 고정된 층의 자화경직(magnetostriction) 이점도 가능하다.
기준 강자성체층(20)과 AF층 사이의 결합(coupling) 교환 때문에, 이 기준 강자성체층(20)의 자화 방향을 변경시키는 것이 자유 강자성체층(24)의 자화 방향을 변경시키는 것보다 더 어렵다. 비트라인들과 워드라인들을 통해 흐르는 전류에 의해 인가된 자계의 범위에 있어서, 본 실시예의 기준 강자성체의 자화 방향은 고착 혹은 고정된다. MTJ의 형상 이방체를 따라 형성된 강자성체의 형상 이방체는 자화 방향이 고정된 층의 자화 방향에 부가적인 안정성을 제공한다. 메모리 셀을 기록하기 위해 인가된 자계들은 자유 강자성체층(24)의 자화 방향을 반전시키기에는 충분하게 크지만 기준 강자성체층(20)의 자화 방향을 반전시키기에는 충분하지 않다. 따라서, 자화 방향이 고정된 층의 자화 방향은 MRAM 내의 메모리 셀들이 동작하는 동안에 변화하지 않는다.
MRAM 어레이가 동작하는 동안에, 충분히 큰 전류가 MRAM의 워드라인과 비트라인 양쪽을 통해 흐를 때, 워드라인과 비트라인의 교차점에서 결합된 전류의 자체 자계는 전류가 흐르는 워드라인과 비트라인의 교차점에 위치된 단일의 특정 MTJ(8)의 자유 강자성체층(24)의 자화 방향을 회전시킬 것이다. 전류 레벨들은 결합된 전류의 자체 자계가 자유 강자성체층(24)의 스위칭 자계(the switching field)를 초과하도록 설계된다. 이 결합된 전류의 자체 자계는 기준 강자성체의 자화 방향을 회전시키는데 필요한 자계보다 훨씬 작게 설계된다. 셀 어레이 구조는 기록 전류들이 MTJ(8)를 통과하여 흐르지 않도록 설계된다. 메모리 셀은 터널 접합 장벽(22)을 통해 기준 강자성체층(20)으로부터 자유 강자성체층(24)으로 다이오드(7)와 MTJ(8)를 수직으로 통과하는 감지 전류를 흐르게(혹은 이와 반대로)함으로써 판독된다. Al2O3터널 장벽(22)의 저항은 Al2O3층의 두께에 매우 의존하기 때문에, 저항은 이 층의 두께에 따라 대략 지수함수적으로 변화하는데, 이것은 전류가 대부분 Al2O3터널 장벽(22)을 통해 수직하게 흐르는 것을 의미한다. 터널 장벽(22)을 가로지르는 전하 캐리어들의 터널링 확률은 Al2O3층의 두께가 증가함에 따라 급격히 감소하므로, 접합을 가로지르는 터널 전하들만이 접합층에 대하여 수직한 방향으로 횡단한다. 기록 전류들보다 매우 작은 감지 전류가 MTJ(8)를 수직으로 통과하여 흐를 때, 메모리 셀의 저항을 측정함으로써 메모리 셀의 상태가 판단된다. 이 감지 전류 혹은 판독 전류의 자체 자계는 무시될 수 있으므로, 메모리 셀의 자기 상태에 영향을 미치지 않는다. 터널 장벽(22)을 가로지르는 전하 캐리어들의 터널링 확률은 자유 강자성체층(24)과 기준 강자성체층(20)의 자기 모멘트들의 상대적인 정렬에 의존한다. 터널링 전류는 회전 분극화(spin polarized)되는데, 이것은 전류가 하나의 회전 형태(강자성체층의 자화 방향에 의존하는 회전 상승 혹은 회전 하강)의 전자들에 의해 주로 구성된 강자성체층들, 예를 들면 자화 방향이 고정된 층들 중 하나의 층으로부터 흐르는 것을 의미한다. 전류의 회전 분극화 정도는 터널 장벽과 강자성체층의 접촉면(interface)에서 강자성체층을 포함하는 자화 재료의 전자 밴드 구조에 의해 결정된다. 따라서, 제 1 강자성체층 터널 장벽은 회전 필터(a spin filter)로서 작용한다. 전하 캐리어들의 터널링 확률은 제 2 강자성체층 내의 전류의 회전 분극과 같이 동일한 회전 분극의 전자 상태들의 유용성에 영향을 받는다. 통상적으로, 제 2 강자성체층의 자기 모멘트가 제 1 강자성체층의 자기 모멘트에 대해 정렬되면, 제 2 강자성체층의 자기 모멘트가 제 1 강자성체층의 자기 모멘트에 대해 반정렬될 때보다 더 유용한 전자 상태들이 존재한다. 따라서, 전하 캐리어들의 터널링 확률은 제 1 및 제 2 강자성체층들의 자기 모멘트들이 정렬될 때 최고치를 갖고, 제 1 및 제 2 강자성체층들의 자기 모멘트들이 모두 반정렬될 때 최저치를 갖는다. 제 1 및 제 2 강자성체층들의 자기 모멘트들이 정렬 혹은 반정렬도 아닌 상태로 배열될 때, 전하 캐리어들의 터널링 확률은 중간값을 갖는다. 따라서, 자기 메모리 셀의 전기적 저항은 제 1 및 제 2 강자성체층에서 전류의 회전 분극과 전자 상태들에 모두 의존한다. 결과적으로, 자유 강자성체층의 두 개의 가능한 자화 방향들은 자기 메모리 셀의 두 개의 가능한 비트 상태들(0 혹은 1)을 정의한다.
본 발명에 따른 도 9를 참조하면, 자기 메모리 셀(109)이 전도성 라인들(103, 105)(대안적으로, 본 명에서에서 전극들로서 지칭되는 바와 같이, 전극이라는 용어는 전기 및/또는 자기 자극을 배치할 수 있는 것으로서 광범위하게 사용됨) 사이에 제공된다. 셀(109)은 적어도 두 개의 자기 터널 접합들(108a, 108b)을 포함한다. 도 9의 예시적인 실시예는 라인들(103, 105)을 통해 인가된 전기 및 이로인한 자기 자극을 수용하기 위해 병렬로 배열된 자기 터널 접합(108a, 108b)을 도시한다. 상세히 전술된 바와 같이, 각각의 자기 터널 접합은 개별적인 기준 영역(120a, 120b)과, 개별적인 터널링 영역(122a, 122b)과, 개별적인 자유 영역(124a, 124b)을 포함할 수 있다. 자기 메모리 셀의 기록은 라인들(103, 105)을 통해 인가된 전기 및 이로인한 자기 자극에 따라, 자유 영역 내에서 단일 화살표에 비례하여 대향 화살표들에 의해 기호적으로 표시된 자화 방향을 변경시키는 것에 의해 영향을 받는다.
본 발명에 따르면, 각각의 셀에서 터널 접합의 모든 평균 응답은 어레이에 걸쳐 전기 및 이로인한 자기 자극의 효과적인 동작 윈도우를 제공하는데 이용됨으로써 효과적인 셀 선택성을 제공한다. 따라서, 각 셀에서의 다중 접합은 평균 상태를 보유하는 것으로서 생각될 수 있지만, 개별적인 접합들은 사실상 각각의 셀에서 상이한 개별적인 상태에 있다.
더우기, 도 9에 점선으로 도시된 바와 같이, 기준 영역들(120a, 120b)과 터널링 영역들(122a, 122b)은 실제로 단일의 접합층들의 개별적인 부분들을 포함할 수 있는 반면에, 자기적 절연 재료에 의해 분리 가능한 자유 영역들(124a, 124b)은 분리되는 것이 필요하므로, 각각의 셀에서 적어도 두 개의 터널 접합들 각각에 대한 분리된 개별적인 터널링 동작을 효과적으로 한다. 자유 영역들(124a, 124b)자기적으로 독립적, 예컨대 교환 분할형으로 되는 것이 요구된다. 따라서, 본 발명에 따르면, 다중 터널 접합들은 다중 자유 영역들의 존재에 의해 영향을 받는다.
공동 양수인에게 양도되고 상기 인용된 미국 특허에서, 자기 메모리 셀을 형성하기 위해 채용된 동일한 기법들은 본 발명의 다중 터널 접합을 형성하는데 사용될 수 있다. 각 셀에서 다중 터널 접합들은 전자빔 리소그래피(e-beam lithography), 간섭 리소그래피, STM 리소그래피, 혹은 방지막의 스탬프(stamping into resist), 혹은 소형의 소자들을 정의하기 위한 다른 공지된 기법들을 사용하여 패터닝될 수 있다.
도 10을 참조하면, 도 10에는 자기 메모리 셀(209)이 전기 및 이로인한 자기 자극을 수용하도록 라인들(203, 205) 사이에 직렬로 배열된 분리형 터널 접합들(208a, 208b)을 포함하는 본 발명의 대안적인 실시예가 도시된다. 이 자기 메모리 셀 구조는 양수인에게 양도되고 상기 인용된 미국 특허에 개시된 기법들에 따라, 각각의 셀 내에 부가적인 자기 터널 접합을 정의하기 위한 부가적인 층들을 부가함으로써 형성될 수 있다.
본 발명의 또 다른 실시예에 있어서, 도 11을 참조하면, 도 11에는 각각이 상호 자기 분리형 자유 영역들(324a-h)(명료성을 위해 모두 도시되지 않음)을 구비하고 단일의 터널링층(322)을 포함하며, 다중 자기 터널 접합들(308a-h)을 구비하는 자기 메모리 셀(309)이 제공된다. 이러한 예시적인 실시예에 있어서, 예시적인 하부 기준 영역(320)이 단일의 점착 자기 고정형층을 포함하는 것으로 도시된다. 단일의 자기 메모리 셀을 형성하는 다중의 분리형 자화 "미립자들"은 예를 들어, 절염체의 상부에 자화 미립자들을 부착시키고 절연 및 전도 재료들 혹은 분리된 입자들의 비자화 매트릭스(a non-magnetic matrix)인 부부착층(co-deposition) 내에 자화 미립자들을 매립시킴으로써 형성될 수 있다.
본 발명의 일실시예에 있어서, 소자들의 자유층들은 적어도 두 개의 박막층, 즉 은과 같이 자화 재료와 비자화 재료로 교번하는 박막층의 연속 형태로 부착된다. 어닐링(annealing) 단계시에, 자화 재료의 박막층들은 자기적 분리형 입자들로 분리된다. 은이 자화 박막층의 입자 경계들로 확산하여 이들 사이의 교환 결합을 방해한다.
본 발명의 다른 실시예에 있어서, 각각의 자화 미립자는 고립형 터널 접합층을 갖는 구형으로 형성될 수 있으므로, 자화 미립자와 고립형 터널 접합층은 자화 방향이 고정된층 위에 부착된다.
도 12는 도 11의 미립자 기법에 대해 가능한 다른 제조 기법을 도시하는데, 셀 영역들, 예컨대 미립자들(408a-e)을 갖는 셀 영역(409)은 평면 자기 매체를 닮은 층(424)으로부터 패터닝된다. 이 점에 있어서, 자기 매체층(424)이 부착되어 패터닝될 수 있으므로, 각각이 다중 자화 미립자들을 갖는 셀 영역(409)을 형성한다.
종래의 기법들에 있어서, 메모리 셀들은 통상적으로 연속적인 금속 필름을 사용하는 터널 접합 소자들로부터 제조된다. 종종 다중결정체인 필름들이 사용되지만, 입자들에서의 자화는 강하게 결합 교환되므로, 각각의 셀은 연소적인 필름과 단일의 접합 소자로서 자기적으로 작용한다. 본 발명은 박막 매체로서 자기 기록에 사용된 것과 유사한 미립자 필름의 사용에 관한 것이다. 이 미립자 필름들은 교환 상호작용의 관점에서 볼 때 자기적으로 분리된 입자들로 만들어진다. 이 입자들은 소정의 정자기 상호작용(magnetostatic interaction)을 가질지라도 교환 결합되지 않는다.
본 발명의 메모리 셀에 있어서, 각각의 입자는 분리 접합이다. 각각의 입자가 상이하고 다르게 위치됨에 따라, 각각의 접합은 다소 상이한 점착 자계에서 스위칭될 것이다. 셀이 동작할 때, 선택된 셀 내의 모든 접합들을 스위칭하지 않고 이들 중 하나만을 스위칭하는 것이 필요하므로, 판독시에 기록 산태를 검출할 수 있다. 마찬가지로, 선택되지 않은 모든 접합들을 스위칭하지 않고 접합들 중 하나만을 기록 상태 그대로 유지시킴으로써, 기록 상태는 변경되지 않는다.
예를 들어, "0"과 "1" 사이에서 다시 원래의 상태로 스위칭하는 셀을 생각해보자. 기록 프로세스가 완전하지 않으면 기록된 상태도 안정하지 않다. 기록 자극하에서, 자계가 동요하기 때문에 적어도 접합들 중 90%가 먼저 "1" 상태로 스위칭되고 10% 이하의 접합들이 다시 "0"의 상태로 스위칭된다. 저장된 "1" 상태로부터의 판독 신호는 완전한 신호의 적어도 80%이다. 마찬가지로, 소자를 다시 "0" 상태로 스위칭할 때, 적어도 접합들 중 90%가 스위칭되고 10% 이하의 접합들이 다른 자계에 의해 나중에 변동된다. 저장된 "0" 상태로부터의 판독 신호는 많아야 완전한 신호의 20%이다.
두 개의 저장된 상태들 사이의 분리는 전체 신호의 적어야 60%일 것이다. 이러한 감소에 대한 교환에 있어서, 이러한 분리는 기록 자극하에서 모든 접합의 스위칭과 요동 자계하에서 모든 접합의 안정성을 보증하는데 더 이상 필요하지 않다.
요약하면, 메모리 셀들 내의 다중 교환 분리형 입자들은 스위칭 문턱값에서 신호 진폭과 신호 재생성 사이의 트래이드오프(tradeoff)를 허용한다.
전술된 바와 같이, 이러한 형태의 셀에서 하부 기준 영역(420) 및 하부 터널링 영역(422)은 단일의 점착층들을 포함할 수 있다. 더우기, 전술된 바와 같이, 상부 및 하부 전도성 교차 라인들(402, 403, 405, 406)은 각 셀의 영역을 기록 및 판독하기 위해 제공된다.
본 발명의 또 다른 대안적인 실시예에 있어서, 도 13을 참조하면, 분리형 터널 접합들(508a, 508b, 508c)을 포함하는 자기 메모리 셀(509)이 제공된다. 이 실시예에 있어서, 각각의 터널 접합은 자화 방향이 고정된 영역(502a)과, 개별적인 터널링 영역(522a)과, 변화가능하지만 대향 자화 방향을 갖는 두 개의 영역들을 구비하며 평행하지 않은 개별적인 자유 영역(524a)을 포함한다. 자유 영역(524a)의 하부 자기 영역은 터널링층(522a)을 통해 자화 방향이 고정된층(520a)에 관한 터널링에 영향을 미친다. 그러나, 자유 영역(524a)(및/또는 자화 방향이 고정된 혹은 기준 영역(520a)) 내에 두 개의 대향 자화 방향의 존재로 인해 전체적으로 낮은 자화를 초래하여, 자기 터널 접합(508a)이 인접한 터널 접합들(508b, 508c)에 대한 소정의 자계 결합을 감소시킨다. 평행하지 않은 배열을 사용하여, 각각의 터널 접합에서 자유 영역들(및/또는 자화 방향이 고정된 혹은 기준 영역)이 터널 접합들 사이의 자계 결합을 감소시킴으로써, 각 터널 접합의 자화 독립성을 보장한다. 평행하지 않은 영역들은 본 명세서에서 참조로서 인용되고 양수인에게 양도된 미국 특허의 이론들에 따라 구현될 수 있다.
본 발명의 또 다른 대안적인 실시예에 있어서, 도 14를 참조하면, 워드 라인(603)과 비트 라인(605) 사이에 6 개의 터널 접합들(608a-f)을 포함하는 자기 메모리 셀(609)이 제공된다. 이 실시예에 있어서, 터널 접합들은 라인(605)의 폭보다 길지 않게 설계되므로, 연장된 자유 영역들의 중심부에 대한 더 안정한 자기 특성들이 자기적으로 불안정한 종단부들 보다 셀 동작에 대해 의존한다. 이 개념은 "LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES"라는 명칭의 상기 인용된 미국 특허 출원에 상세히 개시된다.
본 발명은 각각의 자화 셀에 다중 자기 터널 접합을 제공함으로써 각각의 개별적인 셀 응답의 예측가능성을 증가시켜, 어레이 전체의 바이어스에 대한 셀 선택성을 제공한다. 상세히 전술된 바와 같이, 인가된 전기 및 이로인한 자기 자극의 동작 윈도우가 사용될 수 있어 각 셀의 평균 응답이 예측될 수 있으므로 셀 선택성이 개선된다. 따라서, 함께 인가되면 셀들을 스위칭하는 인가된 자화용이축 자계와 자화곤란축 자계의 세트가 확정될 수 있지만, 이들 자계들이 분리되어 인가된다면 셀들, 즉 삽입된 비트 라인 및 워드 라인의 교차점에 위치된 것이 아닌 삽입된 비트 라인 혹은 워드 라인 중 하나를 따라 배열된 셀들을 스위칭하지 않을 것이다.
본 발명의 또 다른 특징/이점은 각각의 셀에 다중 자기 터널 접합을 제공함으로써, 결함있는 접합들에 대해 고유한 허용치를 제공하는 것이다. 많은 접합들에 대하여 각 셀 내의 저장 상태에 영향을 미치는 것은 평균 응답이기 때문에, 결함있는 접합, 예컨대 인가된 전기/자기 자극에 응답하지 않는 접합은 어레이의 전체 응답에 영향을 주지 않을 것이다. 이와 반대로, 각 셀에 하나의 터널 접합만이 사용된 실시예에 있어서, 결함이 있는 터널 접합은 주어진 셀에 데이터를 저장하는 늘력을 완전히 제거할 것이므로, 전체 어레이의 동작을 저해한다.
본 발명의 또 다른 특징/이점은 각각의 셀에 다중 터널 접합을 제공함으로써, 이들의 배치 및 공간이 어레이의 자화 파라미터들을 효과적이게 하도록 설계될 수 있도록 한다. 예를 들어, 도 15a-b를 참조하면, 다중 접합 셀(709)은 극 미세 범위의 미세자화 레벨에서 도시된 공간과 배치로 배열된 접합들(708a-j)을 포함할 수 있다. 그러나, 극 미세 범위의 미세자화 자극 자계 형태(710)는 이 공간과 배치에 기인하므로, 특정 시스템 요건들에 따라 요구된 바와 같이 맞추어질 수 있다.
본 발명이 MRAM에 대해서 개시되었으나, 본 명세서에 개시된 개선 방안들은 터널 접합들로부터 만들어질 수 있는 다른 소자들에도 또한 적용가능하다. 특히, 이러한 개선 방안들은 통상적으로 논리 회로, 센서, 자기 기록 헤드를 포함하는 자기 소자들에 적용될 수 있다.
본 발명의 이론들은 단독으로 혹은 상기 인용된 미국 특허 및 동시 출원된 미국 특허 출원과 조합하여 사용될 수 있다. 예를 들어, 비대칭 셀 배치 기법 및 비대칭 자극 기법은 상기 인용된 "INTENTIOANL ASYMMETRY IMPOSED DURING FABRICATION AND/OR ACCESS OF MAGNETIC TUNNEL JUNCTION DEVICES"라는 명칭의 미국 특허 출원에 개시된 바와 같이 사용될 수 있다. 더우기, 자기저항성 전기적 상호작용을 가변 자기 영역(들)의 바람직한 부분으로 제한함으로써, 상기 인용된 "LIMITING MAGNETORESISTIVE ELECTRICAL INTERACTION TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES"라는 명칭의 미국 특허 출원의 이론들에 따라 개선된 히스테리시스 곡선들이 획득될 수 있다. 또한, 상기 인용된 "LIMITING MAGNETIC WRITING FIELDS TO A PREFERRED PORTION OF A CHANGEABLE MAGNETIC REGION IN MAGNETIC DEVICES"라는 명칭으로 미국 특허 출원의 이론들에 따라, 자기 기록 자계들은 각각의 다중 터널 접합의 가변 자기 영역의 바람직한 부분으로 제한될 수 있다.
본 발명은 바람직한 실시예로서 설명되었으나, 당업자라면 첨부된 특허 청구에 정의된 바와 같이 본 발명의 정신 및 범주를 벗어나지 않고 많은 변형이 이루어질 수 있음을 알 수 있다.
본 발명에 따르면 다수의 자성적 교환 분리형 터널 접합들을 단일의 복합 자성 소자로 결합하기 위한 것에 관한 것으로서, 단일의 복합 터널 접합 소자들을 구성하는 터널 접합 소자들 중 임의의 한 터널 접합 소자의 개별적인 응답과 대조를 이루는, 인가된 기록 자극에 대한 단일의 복합 자성 소자 응답의 품질 및 균일성에서 확실한 이점들을 제공된다.

Claims (34)

  1. 적어도 하나의 전극을 사용하여 동작가능한 자성 소자에 있어서,
    상기 적어도 하나의 전극을 통해 인가된 자기 자극에 따라 모두 평균 상태로 기록가능한 적어도 두 개의 자성 터널 접합들을 포함하는 자성 소자.
  2. 제 1 항에 있어서,
    메모리 어레이와 결합하여 상기 자성 소자가 상기 메모리 어레이의 자기 메모리 셀을 포함하는데 있어서,
    상기 조합은,
    ① 상기 어레이에 걸쳐 다수의 교차 영역들을 형성하는 다수의 개별적인 제 1 및 제 2 전기적 전도성 교차 라인들과,
    ② 상기 자기 메모리 셀을 포함하고, 상기 다수의 교차 영역들 중 개별적인 하나의 영역에 각각 배치되며, 다수의 각 메모리 셀들은 적어도 두 개의 자성 터널 접합들을 구비하여 실제로 균일한 자기 응답을 가짐으로써, 선택된 교차 영역을 형성하는 상기 제 1 및 제 2 전기적 전도성 라인들 각각을 통해 인가된 전기적 자극과 이로인한 자기 자극에 의해 선택된 교차 영역에 배열된 셀만이 기록되고, 상기 선택된 교차 영역을 형성하는 상기 제 1 및 제 2 전기적 전도성 라인을 따라 배열된 셀이 아닌 셀들은 기록되지 않는 다수의 자기 메모리 셀들
    을 포함하는 자성 소자.
  3. 제 1 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 제 1 및 제 2 전극 사이에 직렬로 배열되는 자성 소자.
  4. 제 1 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 제 1 및 제 2 전극 사이에 병렬로 배열되는 자성 소자.
  5. 제 1 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각은,
    ① 기준 자화 방향을 갖는 제 1 영역과,
    ② 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역
    을 포함하는 자성 소자.
  6. 제 5 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 1 영역은 상기 기준 자화 방향을 갖는 단일의 응집성 자기 영역의 부분인 자기 소자.
  7. 제 5 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합의 제 2 영역들은 서로 자성적으로 분리되도록 형성되는 자성 소자.
  8. 제 7 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 서로 공면(co-planar)에 배열되고 비자성 재료에 의해 분리된 개별적인 층들을 포함하는 자성 소자.
  9. 제 7 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 모두 자화 미립자(a magnetic granule)를 포함하는 자성 소자.
  10. 제 9 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 모두 각각의 자성 미립자가 개별적인 제 2 영역을 형성하는 다수의 자성 미립자들을 갖는 자기 매체의 바깥쪽에 패터닝된(patterned) 영역을 포함하는 자성 소자.
  11. 제 1 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각은,
    ① 기준 자화 방향을 갖는 제 1 영역과,
    ② 상기 인가된 전기적 자극과 이로 인해 발생된 자기 자극에 따라 모두 변화가능하고, 상기 자기 메모리 셀에서 다른 자성 터널 접합들과의 상호 자성 결합을 최소화시키며, 이들 중 하나는 개별적인 제 1 영역에 대한 셀 터널링(tunneling)에 영향을 미치는 평행하지 않은 자화 방향들을 갖는 제 2 영역
    을 포함하는 자성 소자.
  12. 자성 소자에서 적어도 하나의 전극을 사용하여 평균 상태를 저장하기 위한 방법에 있어서,
    상기 적어도 하나의 전극을 통해 인가된 자기 자극에 따라 모두 상기 평균 상태로 기록가능한 적어도 두 개의 자성 터널 접합들을 사용하는 단계를 포함하는 평균 상태 저장 방법.
  13. 제 12 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 제 1 및 제 2 전극 사이에 직렬로 배열되는 평균 상태 저장 방법.
  14. 제 12 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들은 상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 제 1 및 제 2 전극 사이에 병렬로 배열되는 평균 상태 저장 방법.
  15. 제 12 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각은,
    ① 기준 자화 방향을 갖는 제 1 영역과,
    ② 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역
    을 포함하는 평균 상태 저장 방법.
  16. 자성 소자를 형성하기 위한 방법에 있어서,
    ① 적어도 하나의 전극을 제공하는 단계와,
    ② 적어도 두 개의 자성 터널 접합들을 포함하고, 상기 적어도 하나의 전극을 통해 인가된 자기 자극에 따라 모두 평균 상태로 기록가능한 상기 자성 소자를 상기 적어도 하나의 전극에 인접하여 형성하는 단계
    를 포함하는 자성 소자 형성 방법.
  17. 제 16 항에 있어서,
    상기 자성 소자 형성 단계는,
    상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 개별적인 제 1 및 제 2 전극 사이에 직렬로 상기 적어도 두 개의 자성 터널 접합들을 형성하는 단계를 포함하는 자성 소자 형성 방법.
  18. 제 16 항에 있어서,
    상기 자성 소자 형성 단계는,
    상기 자기 자극을 수용하도록 상기 적어도 하나의 전극인 제 1 및 제 2 전극들 사이에 병렬로 상기 적어도 두 개의 자성 터널 접합들을 형성하는 단계를 포함하는 자성 소자 형성 방법.
  19. 제 16 항에 있어서,
    상기 자성 소자 형성 단계는,
    ① 상기 적어도 두 개의 자성 터널 접합들 각각에 기준 자화 방향을 갖는 제 1 영역을 형성하는 단계와,
    ② 상기 적어도 두 개의 자성 터널 접합들 각각에 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역을 형성하는 단계
    를 포함하는 자성 소자 형성 방법.
  20. 제 19 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 1 영역은 상기 기준 자화 방향을 갖는 단일의 응집성 자기 영역으로부터 형성되는 자성 소자 형성 방법.
  21. 제 19 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 2 영역들은 서로 자성적으로 분리되도록 형성되는 자성 소자 형성 방법.
  22. 제 21 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 서로 공면에 배열되고 자성적 절연 재료에 의해 분리된 개별적인 층들로서 형성되는 자성 소자 형성 방법.
  23. 제 21 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 2 영역은 자화 미립자로서 형성되는 자성 소자 형성 방법.
  24. 제 23 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각에 제 2 영역을 형성하는 단계는 개별적인 제 2 영역을 형성하는 다수의 자화 미립자들을 갖는 자기 매체의 바깥쪽에 상기 제 2 영역들을 패터닝하는 단계를 포함하는 자성 소자 형성 방법.
  25. 자기 메모리 어레이를 형성하기 위한 방법에 있어서,
    ① 다수의 제 1 전도성 라인들과 다수의 교차하는 제 2 전도성 라인들을 제공함으로써, 상기 자성 메모리 어레이에 걸쳐 다수의 교차 영역들을 형성하는 단계와,
    ② 하나의 교차 영역을 형성하는 상기 개별적인 제 1 및 제 2 교차 라인을 통해 인가된 자기 자극에 따라, 모두 평균 상태로 변화가능한 적어도 두 개의 자성 터널 접합들을 포함하는 자기 메모리 셀을 상기 다수의 교차 영역들 중 상기 하나의 교차 영역에 형성하는 단계
    를 포함하는 자기 메모리 어레이 형성 방법.
  26. 제 25 항에 있어서,
    상기 자기 메모리 셀 형성 단계는,
    상기 자기 자극을 수용하도록 상기 개별적인 제 1 및 제 2 교차 라인 사이에 직렬로 상기 적어도 두 개의 자성 터널 접합들을 형성하는 단계를 포함하는 자기 메모리 어레이 형성 방법.
  27. 제 25 항에 있어서,
    상기 자기 메모리 셀 형성 단계는,
    상기 자기 자극을 수용하도록 상기 개별적인 제 1 및 제 2 교차 라인 사이에 병렬로 상기 적어도 두 개의 자성 터널 접합들을 형성하는 단계를 포함하는 자기 메모리 어레이 형성 방법.
  28. 제 25 항에 있어서,
    상기 자기 메모리 셀 형성 단계는,
    ① 상기 적어도 두 개의 자성 터널 접합들 각각에 기준 자화 방향을 갖는 제 1 영역을 형성하는 단계와,
    ② 상기 적어도 두 개의 자성 터널 접합들 각각에 상기 인가된 자기 자극에 따라 변화가능한 자화 방향을 갖는 제 2 영역을 형성하는 단계
    를 포함하는 자기 메모리 어레이 형성 방법.
  29. 제 28 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 1 영역은 상기 기준 자화 방향을 갖는 단일의 응집성 자기 영역으로부터 형성되는 자기 메모리 어레이 형성 방법.
  30. 제 28 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 서로 자성적으로 분리되도록 형성되는 자기 메모리 어레이 형성 방법.
  31. 제 30 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들의 제 2 영역들은 서로 공면에 배열되고 자성적 절연 재료에 의해 분리된 개별적인 층들로서 형성되는 자기 메모리 어레이 형성 방법.
  32. 제 30 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각의 제 2 영역은 자화 미립자로서 형성되는 자기 메모리 어레이 형성 방법.
  33. 제 32 항에 있어서,
    상기 적어도 두 개의 자성 터널 접합들 각각에 제 2 영역을 형성하는 단계는 각각이 개별적인 제 2 영역을 형성하는 다수의 자화 미립자를 갖는 자기 매체 바깥쪽에 상기 제 2 영역을 패터닝하는 단계를 포함하는 자기 메모리 어레이 형성 방법.
  34. 제 25 항에 있어서,
    상기 자기 메모리 셀 형성 단계는,
    ① 상기 적어도 두 개의 자성 터널 접합들 각각에 기준 자화 방향을 갖는 제 1 영역을 형성하는 단계와,
    ② 상기 적어도 두 개의 자성 터널 접합들 각각에 상기 인가된 자기 자극에 따라 모두 변화가능하며 상기 자기 메모리 셀에서 다른 자성 터널 접합들과의 상호 자성 결합을 최소화시키고, 이들 중 하나의 자화 방향은 개별적인 제 1 영역에 대한 셀 터널링에 영향을 미치는 평행하지 않는 자화 방향들을 갖는 제 2 영역을 형성하는 단계
    를 포함하는 자기 메모리 어레이 형성 방법.
KR1019990001019A 1998-02-10 1999-01-15 복수의 자기 터널 접합을 구비하는 자기 메모리 소자 KR100339176B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/021,342 1998-02-10
US09/021,342 US6072718A (en) 1998-02-10 1998-02-10 Magnetic memory devices having multiple magnetic tunnel junctions therein
US9/021,342 1998-02-10

Publications (2)

Publication Number Publication Date
KR19990072259A true KR19990072259A (ko) 1999-09-27
KR100339176B1 KR100339176B1 (ko) 2002-05-31

Family

ID=21803670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001019A KR100339176B1 (ko) 1998-02-10 1999-01-15 복수의 자기 터널 접합을 구비하는 자기 메모리 소자

Country Status (5)

Country Link
US (1) US6072718A (ko)
EP (1) EP0936622B1 (ko)
JP (1) JP3443026B2 (ko)
KR (1) KR100339176B1 (ko)
DE (1) DE69903206T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451869B1 (ko) * 2000-03-13 2004-10-08 마쯔시다덴기산교 가부시키가이샤 자기저항효과소자 및 자기저항효과형 기억소자
US6876575B2 (en) 2001-05-16 2005-04-05 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072382A (en) * 1998-01-06 2000-06-06 Nonvolatile Electronics, Incorporated Spin dependent tunneling sensor
US20040017721A1 (en) * 1998-10-30 2004-01-29 Schwabe Nikolai Franz Gregoe Magnetic storage device
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
JP3773031B2 (ja) * 1999-01-13 2006-05-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｍｒａｍ用の読出／書込構造
DE50000924D1 (de) * 1999-03-19 2003-01-23 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
US6381171B1 (en) * 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
US6873546B2 (en) * 2000-03-09 2005-03-29 Richard M. Lienau Method and apparatus for reading data from a ferromagnetic memory cell
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
JP4020573B2 (ja) 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
US6611453B2 (en) * 2001-01-24 2003-08-26 Infineon Technologies Ag Self-aligned cross-point MRAM device with aluminum metallization layers
US6567297B2 (en) * 2001-02-01 2003-05-20 Micron Technology, Inc. Method and apparatus for sensing resistance values of memory cells
US6515341B2 (en) * 2001-02-26 2003-02-04 Motorola, Inc. Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
EP1391942A4 (en) * 2001-05-31 2007-08-15 Nat Inst Of Advanced Ind Scien TUNNEL MAGNETIC RESISTANCE ELEMENT
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6835591B2 (en) * 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6574130B2 (en) 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
US6795281B2 (en) * 2001-09-25 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto-resistive device including soft synthetic ferrimagnet reference layer
KR100402390B1 (ko) * 2001-10-05 2003-10-17 삼성전자주식회사 다층 터널접합층을 갖는 반도체 기억장치 및 그 제조방법
KR20030034500A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
US6570783B1 (en) * 2001-11-15 2003-05-27 Micron Technology, Inc. Asymmetric MRAM cell and bit design for improving bit yield
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4278325B2 (ja) 2001-12-19 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
KR100465598B1 (ko) * 2001-12-26 2005-01-13 주식회사 하이닉스반도체 쇼트키 다이오드를 이용한 마그네틱 램
US6784028B2 (en) 2001-12-28 2004-08-31 Nantero, Inc. Methods of making electromechanical three-trace junction devices
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
US6625059B1 (en) * 2002-03-06 2003-09-23 Hewlett-Packard Development Company, L.P. Synthetic ferrimagnet reference layer for a magnetic storage device
US6667897B1 (en) 2002-06-28 2003-12-23 International Business Machines Corporation Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer
JP2004111437A (ja) * 2002-09-13 2004-04-08 Toshiba Corp 磁気記憶装置
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
US6639830B1 (en) 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
US6775183B2 (en) * 2002-10-22 2004-08-10 Btg International Ltd. Magnetic memory device employing giant magnetoresistance effect
US6890767B2 (en) * 2002-10-24 2005-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce switch threshold of soft magnetic films
US6660568B1 (en) 2002-11-07 2003-12-09 International Business Machines Corporation BiLevel metallization for embedded back end of the line structures
US7023723B2 (en) * 2002-11-12 2006-04-04 Nve Corporation Magnetic memory layers thermal pulse transitions
US6909628B2 (en) * 2003-02-13 2005-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US7230804B2 (en) * 2003-05-02 2007-06-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter
US7916435B1 (en) 2003-05-02 2011-03-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor having a base structure that provides polarization of unpolarized electrons from an emitter based upon a magnetic orientation of a free layer and a self-pinned layer
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP4534441B2 (ja) * 2003-07-25 2010-09-01 Ｔｄｋ株式会社 磁気記憶セル及びこれを用いた磁気メモリデバイス
US7536612B2 (en) * 2003-08-29 2009-05-19 International Business Machines Corporation Field spike monitor for MRAM
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US7611911B2 (en) * 2003-10-08 2009-11-03 International Business Machines Corporation Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion
US20060281258A1 (en) * 2004-10-06 2006-12-14 Bernard Dieny Magnetic tunnel junction device and writing/reading method for said device
FR2860910B1 (fr) * 2003-10-10 2006-02-10 Commissariat Energie Atomique Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif
US20050105328A1 (en) * 2003-11-17 2005-05-19 Ho Chiahua Perpendicular MRAM with high magnetic transition and low programming current
US6925000B2 (en) 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7092284B2 (en) * 2004-08-20 2006-08-15 Infineon Technologies Ag MRAM with magnetic via for storage of information and field sensor
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
US7088611B2 (en) * 2004-11-30 2006-08-08 Infineon Technologies Ag MRAM with switchable ferromagnetic offset layer
US7061797B1 (en) * 2004-12-30 2006-06-13 Infineon Technologies Ag Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
US7635903B2 (en) * 2005-09-13 2009-12-22 Everspin Technologies, Inc. Oscillator and method of manufacture
JP2007081280A (ja) 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US9318248B2 (en) 2007-10-25 2016-04-19 Iii Holdings 2, Llc Spin valve element and method of manufacturing same
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7936596B2 (en) * 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7579197B1 (en) 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8659852B2 (en) * 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
DE102010055754A1 (de) * 2010-12-22 2012-06-28 Sensitec Gmbh Magnetoresistives Sensorelement
US9236561B2 (en) 2011-09-12 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing multiple self-aligned logic cells in a single stack
US9548095B2 (en) * 2014-08-20 2017-01-17 Everspin Technologies, Inc. Redundant magnetic tunnel junctions in magnetoresistive memory
US11386320B2 (en) 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
US11222920B2 (en) * 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1230363B (it) * 1989-08-01 1991-10-18 Sgs Thomson Microelectronics Cella di memoria eeprom, con protezione migliorata da errori dovuti a rottura della cella.
MY108176A (en) * 1991-02-08 1996-08-30 Hitachi Global Storage Tech Netherlands B V Magnetoresistive sensor based on oscillations in the magnetoresistance
US5408377A (en) * 1993-10-15 1995-04-18 International Business Machines Corporation Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor
JP3767930B2 (ja) * 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5920500A (en) * 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
US5768181A (en) * 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451869B1 (ko) * 2000-03-13 2004-10-08 마쯔시다덴기산교 가부시키가이샤 자기저항효과소자 및 자기저항효과형 기억소자
US6876575B2 (en) 2001-05-16 2005-04-05 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction
US7116595B2 (en) 2001-05-16 2006-10-03 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction
KR100654266B1 (ko) * 2001-05-16 2006-12-07 미쓰비시덴키 가부시키가이샤 자기 터널 접합부를 갖는 박막 자성체 기억 장치

Also Published As

Publication number Publication date
DE69903206D1 (de) 2002-11-07
JP3443026B2 (ja) 2003-09-02
DE69903206T2 (de) 2003-07-10
EP0936622A3 (en) 2000-11-08
EP0936622A2 (en) 1999-08-18
KR100339176B1 (ko) 2002-05-31
JPH11317071A (ja) 1999-11-16
US6072718A (en) 2000-06-06
EP0936622B1 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
KR100339176B1 (ko) 복수의 자기 터널 접합을 구비하는 자기 메모리 소자
US10354710B2 (en) Magnetoelectric random access memory array and methods of operating the same
KR100336240B1 (ko) 자기 소자 내의 가변 자기 영역의 바람직한 부분으로 자기 기록 자계를 한정시키기 위한 방법 및 장치
EP0936623B1 (en) Magnetic tunnel junction devices
KR100333208B1 (ko) 자기저항성 소자 및 그 형성 방법, 자기저항성 소자 액세스 방법, 자기 메모리 셀 액세스 및 형성 방법, 자기 데이터 저장 매체 액세스 방법
US5978257A (en) Multi-layer magnet tunneling junction memory cells
US5587943A (en) Nonvolatile magnetoresistive memory with fully closed flux operation
US5966323A (en) Low switching field magnetoresistive tunneling junction for high density arrays
KR100310575B1 (ko) 비휘발성 자기 메모리 어레이
US6862212B2 (en) Multi-bit magnetic memory cells
US6768152B2 (en) Magnetoresistive effect element and magnetic memory device
US20050167657A1 (en) Multi-bit magnetic memory cells
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
EP1449219A1 (en) Magnetoresistance random access memory with adjustable scalability
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee