CN110531136A - 标准单元漏电流的测试电路及测试方法 - Google Patents

Abstract

一种标准单元漏电流的测试电路及测试方法，所述测试电路包括第一电源和第二电源；多个测试模块，每一测试模块包括多个基础单元电路；多个电源切换电路，多个电源切换电路与多个测试模块一一对应，每一电源切换电路的输入端连接第一电源和第二电源，每一电源切换电路的输出端连接对应的测试模块，电源切换电路适于将对应的测试模块切换为由第一电源供电或由第二电源供电；其中，对于处于测试状态的测试模块，电源切换电路将测试模块切换为由第一电源供电；对于处于非测试状态的测试模块，电源切换电路将测试模块切换为由第二电源供电。本发明技术方案可以提升对标准单元漏电流测试电路的封装简便性。

Description

标准单元漏电流的测试电路及测试方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种标准单元漏电流的测试电路及测试方法。

背景技术

在0.18um及以上工艺节点(如0.35um)的集成电路芯片设计的时候，功耗是在速度和面积之外考虑的次要因素。随着集成电路技术的飞速发展，特别是迈入65nm/55nm工艺节点时，晶体管的数量和时钟的频率迅速增长，电路的功耗也越来越大，功耗已经成为约束芯片设计的一个主要因素，是衡量集成电路性能的重要指标，功耗问题越来越受到集成电路设计领域的关注。集成电路的功耗分可为动态功耗和静态功耗。动态功耗是指电路进行逻辑翻转的时候所消耗的功耗。静态功耗是指电路在不进行逻辑翻转的时候所消耗的功耗，是由互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)门的静态功耗产生的。在应用于移动便携式设备时，静态功耗影响移动便携式设备的待机时间，因此显得尤为重要。

现有技术中，标准单元作为集成电路设计的基础单元电路，其功耗的大小直接影响芯片的功耗。故在使用标准单元进行集成电路设计之前，需要对标准单元的动态功耗和静态功耗进行测试来评估芯片的功耗。动态功耗的数量级较大，测试相对容易，而静态功耗的测试则相对复杂。静态功耗主要体现为集成电路中器件的漏电流，理想条件下，芯片的引脚和地之间是开路的，但是实际情况中，他们之间为高阻状态，由于自由电子的存在，加上电压后可能会有微小的电流流过，这种电流就是漏电流。申请号为201410108433.9，发明名称为<一种标准单元漏电流的测试电路及测试方法>的专利申请中公开的测试电路可以对标准单元的漏电流进行测试。

但是，现有技术中为了防止芯片上其他非测试模块的漏电对测试结果的影响，每个测试模块需要独立的电源供电。在需要测试多个测试模块的时候，就需要多个供电电源，这样就会占用大量的封装键合管脚(PAD)，同时耗费人力完成电源的特殊连线。

发明内容

本发明解决的技术问题是如何提升对标准单元漏电流测试电路的封装简便性。

为解决上述技术问题，本发明实施例提供一种标准单元漏电流的测试电路，标准单元漏电流的测试电路包括：第一电源和第二电源；多个测试模块，每一测试模块包括多个基础单元电路，所述多个基础单元电路的输入端连接在一起，每一基础单元电路包括多个标准单元，所述多个标准单元的输入端连接在一起；多个电源切换电路，所述多个电源切换电路与多个测试模块一一对应，每一电源切换电路的输入端连接所述第一电源和第二电源，每一电源切换电路的输出端连接对应的测试模块，所述电源切换电路适于将对应的测试模块切换为由所述第一电源供电或由所述第二电源供电；其中，对于处于测试状态的测试模块，所述电源切换电路将所述测试模块切换为由所述第一电源供电；对于处于非测试状态的测试模块，所述电源切换电路将所述测试模块切换为由第二电源供电。

可选的，所述电源切换电路包括多个第一电源控制电路和第二电源控制电路，所述多个第一电源控制电路与所述测试模块中的多个基础单元电路一一对应；所述第一电源控制电路的输入端耦接所述第一电源，所述第一电源控制电路的输出端耦接对应的基础单元电路，所述第一电源控制电路的控制端接入使能控制信号，所述使能控制信号用于控制所述第一电源控制电路导通或关断；所述第二电源控制电路的输入端耦接所述第二电源，所述第二电源控制电路的输出端耦接所述测试模块，所述第二电源控制电路的控制端接入所述使能控制信号，所述使能控制信号用于控制所述第二电源控制电路导通或关断。

可选的，所述多个第一电源控制电路的等效电阻小于所述第二电源控制电路的等效电阻。

可选的，所述第一电源控制电路包括第一三极管；所述第一三极管的输入端耦接所述第一电源，所述第一三极管的输出端耦接所述基础单元电路，所述第一三极管的控制端接收所述使能控制信号。

可选的，所述第二电源控制电路包括第二三极管和反相器；所述第二三极管的输入端耦接所述第二电源，所述第二三极管的输出端耦接所述测试模块，所述第二三极管的控制端耦接所述反相器的输出端，所述反相器的输入端接收所述使能控制信号。

可选的，所述测试电路还包括解码器；所述解码器适于产生所述使能控制信号，所述解码器的输出端耦接所述第一电源控制电路的控制端和所述第二电源控制电路的控制端。

可选的，所述第一电源控制电路包括第一三极管和缓冲器；所述第一三极管的输入端耦接所述第一电源，所述第一三极管的输出端耦接所述基础单元电路，所述第一三极管的控制端耦接所述缓冲器的输出端，所述缓冲器的输入端接入使能控制信号。

可选的，所述多个第一电源控制电路中的缓冲器串联连接。根据权利要求1所述的标准单元漏电流的测试电路，所述基础单元电路中的多个标准单元的输出端悬空。

为解决上述技术问题，本发明实施例还公开了一种基于标准单元漏电流的测试电路的测试方法，所述测试方法包括：对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1，其中，Xi0＝E0/Y1×X1,Xi1＝E1/Y1×X1，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量。

为解决上述技术问题，本发明实施例还公开了一种基于标准单元漏电流的测试电路的测试方法，所述测试方法包括：对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；测试子测试电路的第三漏电流F0，所述子测试电路是将所述测试模块中的标准单元替换为所述第一电源控制电路形成的，所述第三漏电流F0是所述子测试电路中的各个第一电源控制电路导通时得到的；采用如下公式计算单个第一电源控制电路的漏电流值Yi：Yi＝F0/Y1×(X1+X2)，其中，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量，X2为所述测试模块中基础单元电路的数量；采用如下方程计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1：X1×Xi0+X2×Yi＝E0/Y1；X1×Xi1+X2×Yi＝E1/Y1。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案的标准单元漏电流的测试电路包括第一电源和第二电源；多个测试模块，每一测试模块包括多个基础单元电路，所述多个基础单元电路的输入端连接在一起，每一基础单元电路包括多个标准单元，所述多个标准单元的输入端连接在一起；多个电源切换电路，所述多个电源切换电路与多个测试模块一一对应，每一电源切换电路的输入端连接所述第一电源和第二电源，每一电源切换电路的输出端连接对应的测试模块，所述电源切换电路适于将对应的测试模块切换为由所述第一电源供电或由所述第二电源供电；其中，对于处于测试状态的测试模块，所述电源切换电路将所述测试模块切换为由所述第一电源供电；对于处于非测试状态的测试模块，所述电源切换电路将所述测试模块切换为由第二电源供电。本发明技术方案通过设置两个电源以及电源切换电路，并在进行漏电流测试过程中，控制处于测试状态的测试模块由所述第一电源供电，处于非测试状态的测试模块由第二电源供电，从而在对处于测试状态的测试模块进行测试时，避免处于非测试状态的测试模块的漏电流的影响；此外，还可以减少测试电路中供电电源的数量，进而减少测试模块所用的封装键合管脚(PAD)，提升测试电路的封装简便性。

附图说明

图1是本发明实施例一种标准单元漏电流的测试电路的结构示意图；

图2是本发明实施例一种测试模块的结构示意图；

图3是本发明实施例另一种标准单元漏电流的测试电路的结构示意图；

图4是本发明实施例又一种标准单元漏电流的测试电路的结构示意图；

图5是本发明实施例再一种标准单元漏电流的测试电路的结构示意图；

图6是本发明实施例一种标准单元漏电流的测试方法的流程图；

图7是本发明实施例另一种标准单元漏电流的测试方法的流程图。

具体实施方式

如背景技术中所述，现有技术中为了防止芯片上其他非测试模块的漏电对测试结果的影响，每个测试模块需要独立的电源供电。在需要测试多个测试模块的时候，就需要多个供电电源，这样就会占用大量的封装键合管脚(PAD)，同时耗费人力完成电源的特殊连线。

本发明技术方案通过设置两个电源以及电源切换电路，并控制处于测试状态的测试模块由所述第一电源供电，处于非测试状态的测试模块由第二电源供电，从而在对处于测试状态的测试模块进行测试时，避免处于非测试状态的测试模块的漏电流的影响；此外，还可以减少测试电路中供电电源的数量，进而减少测试模块所用的封装键合管脚(PAD)，提升测试电路的封装简便性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例一种标准单元漏电流的测试电路的结构示意图。

如图1所示，标准单元漏电流的测试电路可以包括第一电源VDDG1和第二电源VDDG2，多个测试模块10和多个电源切换电路20。

其中，所述多个电源切换电路20与多个测试模块10一一对应，每一电源切换电路20的输入端连接所述第一电源VDDG1和第二电源VDDG2，每一电源切换电路20的输出端连接对应的测试模块10，所述电源切换电路20适于将对应的测试模块10切换为由所述第一电源VDDG1供电或由所述第二电源VDDG2供电。

本实施例中，对于处于测试状态的测试模块10，所述电源切换电路20将所述测试模块10切换为由所述第一电源VDDG1供电；对于处于非测试状态的测试模块10，所述电源切换电路20将所述测试模块10切换为由第二电源VDDG2供电。

具体实施中，一并参照图2，每一测试模块10包括多个基础单元电路101，所述多个基础单元电路101的输入端连接在一起，每一基础单元电路101包括多个标准单元1011，所述多个标准单元1011的输入端连接在一起。

具体而言，多个基础单元电路101的输入端连接在一起是指多个基础单元电路101的输入端均接入同一输入信号IN；多个标准单元1011的输入端连接在一起是指多个标准单元1011的输入端均接入同一输入信号IN。

需要说明的是，标准单元1011可以是任意可实施的能够进行逻辑运算的单元，例如反相器、与非门、三态门等，本发明实施例对此不做限制。

本发明实施例通过设置两个电源以及电源切换电路，并控制处于测试状态的测试模块由所述第一电源供电，处于非测试状态的测试模块由第二电源供电，从而在对处于测试状态的测试模块进行测试时，避免处于非测试状态的测试模块的漏电流的影响；此外，还可以减少测试电路中供电电源的数量，进而减少测试模块所用的封装键合管脚(PAD)，提升测试电路的封装简便性。

本发明一个具体实施例中，请参照图3，所述电源切换电路20可以包括多个第一电源控制电路201和第二电源控制电路202，所述多个第一电源控制电路201与所述测试模块10中的多个基础单元电路101一一对应。

也就是说，第一电源控制电路201可以控制对应的基础单元电路101是否由第一电源VDDG1进行供电。第二电源控制电路202可以控制测试模块10是否由第二电源VDDG2进行供电。

具体地，所述第一电源控制电路201的输入端耦接所述第一电源VDDG1，所述第一电源控制电路201的输出端耦接对应的基础单元电路101，所述第一电源控制电路201的控制端接入使能控制信号EN，所述使能控制信号EN用于控制所述第一电源控制电路201导通或关断。

所述第二电源控制电路202的输入端耦接所述第二电源VDDG2，所述第二电源控制电路202的输出端耦接所述测试模块10，所述第二电源控制电路202的控制端接入所述使能控制信号EN，所述使能控制信号EN用于控制所述第二电源控制电路202导通或关断。

换言之，使能控制信号EN控制第一电源控制电路201导通时，第一电源控制电路201对应的基础单元电路101由第一电源VDDG1供电；使能控制信号EN用于控制所述第二电源控制电路202导通时，测试模块10由第二电源VDDG2供电。

具体实施中，所述基础单元电路101中的多个标准单元1011的输出端悬空。

进一步地，使能信号EN控制第一电源控制电路201导通时，使能信号EN控制所述第二电源控制电路202关闭；同理，使能信号EN控制第一电源控制电路201关闭时，使能信号EN控制所述第二电源控制电路202导通，以达到对处于测试状态的测试模块10由所述第一电源VDDG1供电，对处于非测试状态的测试模块10由第二电源VDDG2供电的目的。

更近一步地，所述多个第一电源控制电路201的等效电阻小于所述第二电源控制电路202的等效电阻。

本实施例中，由于在同一测试模块10中，第一电源控制电路201的等效电阻小于第二电源控制电路202的等效电阻，因此在测试模块10处于测试状态时，降低第一电源控制电路201对测试模块10的漏电流的影响，从而可以更准确的测试出测试模块10的漏电流。

请一并参照图3和图4，第一电源控制电路201包括第一三极管M1。第一三极管M1的输入端耦接所述第一电源VDDG1，所述第一三极管M1的输出端耦接所述基础单元电路101，所述第一三极管M1的控制端接收所述使能控制信号EN。

本实施例中，标准单元1011可以是反相器N1。根据实际的应用场景，反相器N1也可以替换为与非门、三态门等，本发明实施例对此不做限制。

本实施例中，在测试模块10处于测试状态时，由第一电源VDDG1为测试模块10提供电源电压VDD；测试模块10处于非测试状态时，由第二电源VDDG2为测试模块10提供电源电压VDD。

具体实施中，所述基础单元电路101中的多个反相器N1的输出端悬空。

具体实施中，第二电源控制电路202包括第二三极管M2和反相器N2。其中，所述第二三极管M2的输入端耦接所述第二电源VDDG2，所述第二三极管M2的输出端耦接所述测试模块10，所述第二三极管M2的控制端耦接所述反相器N2的输出端，所述反相器N2的输入端接收所述使能控制信号EN。

优选地，第一三极管M1和第二三极管M2可以是MOS管。更近一步地，第一三极管M1和第二三极管M2可以是PMOS管。

需要说明的是，第一三极管M1和第二三极管M2可以是同一类型的器件，例如均为PMOS管，由此，同一使能信号EN可以在控制第一三极管M1导通的同时控制第二三极管M2关闭，或者，同一使能信号EN可以在控制第一三极管M1关闭的同时控制第二三极管M2导通。

本发明另一个具体实施例中，请一并参照图3和图5，图5所示测试电路与图4所示测试电路不同的是，所述第一电源控制电路201可以包括第一三极管M1和缓冲器P1。

所述第一三极管M1的输入端耦接所述第一电源VDDG1，所述第一三极管M1的输出端耦接所述基础单元电路101，所述第一三极管M1的控制端耦接所述缓冲器P1的输出端，所述缓冲器P1的输入端接入使能控制信号EN。

具体地，缓冲器P1由第一电源VDDG1供电。

进一步地，所述多个第一电源控制电路201中的缓冲器P1串联连接。

本实施例中，第一电源控制电路201包括缓冲器P1，可以保证输入多个第一三极管M1的控制端的使能控制信号EN的一致性和稳定性，进而提升对标准单元进行漏电流测试的准确性，减少测试时延。

本发明又一个具体实施例中，继续参照图3，测试电路还可以包括解码器(图未示)。所述解码器适于产生所述使能控制信号EN，所述解码器的输出端耦接所述第一电源控制电路201的控制端和所述第二电源控制电路202的控制端。

解码器通过使能控制信号EN可以选择需要进行测试的测试模块10，使选中的测试模块10处于测试状态，未选中的测试模块10处于非测试状态。进一步地，解码器仅能选中单个测试模块10处于测试状态，以保证对该测试模块10的漏电流测试的准确性。

请参照图6，本发明实施例还公开了一种基于标准单元漏电流的测试电路的测试方法，所述测试方法可以包括以下步骤：

步骤S61：对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；

步骤S62：计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1，其中，Xi0＝E0/Y1×X1,Xi1＝E1/Y1×X1，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量。

本发明实施例的测试方法是基于图4所示测试电路进行的。

本实施例中的第一电源控制电路201仅包括第一三极管M1。第一三极管M1的漏电流可以忽略不计。由此，在通过步骤S61测得测试模块10在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1后；在步骤S62的具体实施中，可以直接计算得到单个标准单元的漏电流。

可以理解的是，标准单元可以是图4所示反相器，也可以是其他任意可实施的逻辑单元。

请参照图7，本发明实施例还公开了一种基于标准单元漏电流的测试电路的测试方法，所述测试方法可以包括以下步骤：

步骤S71：对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；

步骤S72：测试子测试电路的第三漏电流F0，所述子测试电路是将所述测试模块中的标准单元替换为所述第一电源控制电路形成的，所述第三漏电流F0是所述子测试电路中的各个第一电源控制电路导通时得到的；

步骤S73：采用如下公式计算单个第一电源控制电路的漏电流值Yi：Yi＝F0/Y1×(X1+X2)，其中，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量，X2为所述测试模块中基础单元电路的数量；

步骤S74：采用如下方程计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1：X1×Xi0+X2×Yi＝E0/Y1；X1×Xi1+X2×Yi＝E1/Y1。

本发明实施例的测试方法是基于图5所示测试电路进行的。

本发明实施例的第一电源控制电路201可以包括第一三极管M1和缓冲器P1。第一电源控制电路201中缓冲器P1的漏电流对于步骤S71测得的第一漏电流E0和第二漏电流E1是有影响的。为了计算得到单个标准单元的漏电流，需要先测得单个第一电源控制电路201的漏电流。

由此，在步骤S72的具体实施中，测试子测试电路的第三漏电流F0，第三漏电流F0是总数量为Y1×(X1+X2)的第一电源控制电路201的总漏电流。由此在步骤S73的具体实施中，可以计算得到单个第一电源控制电路的漏电流值Yi：Yi＝F0/Y1×(X1+X2)。

进而在步骤S74的具体实施中，可以计算得到单个标准单元在输入为0时的第一漏电流值Xi0＝(E0/Y1-X2×Yi)/X1；单个标准单元在输入为1时的第二漏电流值Xi1＝(E1/Y1-X2×Yi)/X1。

需要说明的是，标准单元可以是图5所示反相器，也可以是其他任意可实施的逻辑单元。

关于测试方法的更多技术原理请参照前述实施例，此处不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种标准单元漏电流的测试电路，其特征在于，包括：

第一电源和第二电源；

多个测试模块，每一测试模块包括多个基础单元电路，所述多个基础单元电路的输入端连接在一起，每一基础单元电路包括多个标准单元，所述多个标准单元的输入端连接在一起；

多个电源切换电路，所述多个电源切换电路与多个测试模块一一对应，每一电源切换电路的输入端连接所述第一电源和第二电源，每一电源切换电路的输出端连接对应的测试模块，所述电源切换电路适于将对应的测试模块切换为由所述第一电源供电或由所述第二电源供电；

其中，对于处于测试状态的测试模块，所述电源切换电路将所述测试模块切换为由所述第一电源供电；对于处于非测试状态的测试模块，所述电源切换电路将所述测试模块切换为由第二电源供电。

2.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于，所述电源切换电路包括多个第一电源控制电路和第二电源控制电路，所述多个第一电源控制电路与所述测试模块中的多个基础单元电路一一对应；

所述第一电源控制电路的输入端耦接所述第一电源，所述第一电源控制电路的输出端耦接对应的基础单元电路，所述第一电源控制电路的控制端接入使能控制信号，所述使能控制信号用于控制所述第一电源控制电路导通或关断；

所述第二电源控制电路的输入端耦接所述第二电源，所述第二电源控制电路的输出端耦接所述测试模块，所述第二电源控制电路的控制端接入所述使能控制信号，所述使能控制信号用于控制所述第二电源控制电路导通或关断。

3.根据权利要求2所述的标准单元漏电流的测试电路，其特征在于，所述多个第一电源控制电路的等效电阻小于所述第二电源控制电路的等效电阻。

4.根据权利要求2所述的标准单元漏电流的测试电路，其特征在于，所述第一电源控制电路包括第一三极管；

所述第一三极管的输入端耦接所述第一电源，所述第一三极管的输出端耦接所述基础单元电路，所述第一三极管的控制端接收所述使能控制信号。

5.根据权利要求4所述的标准单元漏电流的测试电路，其特征在于，所述第二电源控制电路包括第二三极管和反相器；

所述第二三极管的输入端耦接所述第二电源，所述第二三极管的输出端耦接所述测试模块，所述第二三极管的控制端耦接所述反相器的输出端，所述反相器的输入端接收所述使能控制信号。

6.根据权利要求2所述的标准单元漏电流的测试电路，其特征在于，还包括解码器；

所述解码器适于产生所述使能控制信号，所述解码器的输出端耦接所述第一电源控制电路的控制端和所述第二电源控制电路的控制端。

7.根据权利要求2所述的标准单元漏电流的测试电路，其特征在于，所述第一电源控制电路包括第一三极管和缓冲器；

所述第一三极管的输入端耦接所述第一电源，所述第一三极管的输出端耦接所述基础单元电路，所述第一三极管的控制端耦接所述缓冲器的输出端，所述缓冲器的输入端接入使能控制信号。

8.根据权利要求7所述的标准单元漏电流的测试电路，其特征在于，所述多个第一电源控制电路中的缓冲器串联连接。

9.根据权利要求1所述的标准单元漏电流的测试电路，其特征在于，所述基础单元电路中的多个标准单元的输出端悬空。

10.一种基于权利要求4或5所述的标准单元漏电流的测试电路的测试方法，其特征在于，包括：

对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；

计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1，其中，Xi0＝E0/Y1×X1,Xi1＝E1/Y1×X1，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量。

11.一种基于权利要求6或7所述的标准单元漏电流的测试电路的测试方法，其特征在于，包括：

对于处于测试状态的测试模块，测试所述测试模块在输入为0时的第一漏电流E0，和输入为1时的第二漏电流E1；

测试子测试电路的第三漏电流F0，所述子测试电路是将所述测试模块中的标准单元替换为所述第一电源控制电路形成的，所述第三漏电流F0是所述子测试电路中的各个第一电源控制电路导通时得到的；

采用如下公式计算单个第一电源控制电路的漏电流值Yi：Yi＝F0/Y1×(X1+X2)，其中，Y1为所述测试模块中基础单元电路的数量，X1为每一基础单元电路中标准单元的数量，X2为所述测试模块中基础单元电路的数量；

采用如下方程计算单个标准单元在输入为0时的第一漏电流值Xi0，和输入为1时的第二漏电流值Xi1：X1×Xi0+X2×Yi＝E0/Y1；X1×Xi1+X2×Yi＝E1/Y1。