CN104730448B - 自动测试设备资源配置方法与自动测试通道配置装置 - Google Patents
自动测试设备资源配置方法与自动测试通道配置装置 Download PDFInfo
- Publication number
- CN104730448B CN104730448B CN201310712440.5A CN201310712440A CN104730448B CN 104730448 B CN104730448 B CN 104730448B CN 201310712440 A CN201310712440 A CN 201310712440A CN 104730448 B CN104730448 B CN 104730448B
- Authority
- CN
- China
- Prior art keywords
- test
- passage
- channel
- state
- tch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提出一种自动测试设备资源配置方法以及应用此自动测试设备资源配置方法的自动测试通道配置装置。自动测试设备资源配置方法包含设定关系表,以纪录多个通道对应多个测试环境的操作关联性。由前述多个测试环境中,选择一个第一测试环境。依据前述关系表计算对应第一测试环境的第一通道状态。由前述多个测试环境中,选择一个第二测试环境。依据前述关系表计算对应第二测试环境的第二通道状态。依据第一通道状态与第二通道状态,计算前述多个通道中的一个第一通道是否需要被导通,以产生一个第一通道控制信号。
Description
技术领域
本发明关于一种资源配置方法与通道配置装置,特别关于一种应用于自动测试设备的自动测试设备资源配置方法与自动测试通道配置装置。
背景技术
在集成电路的领域中,测试是一个很重要的步骤。测试的目的在于确认被测试的集成电路(或称芯片)的运作符合预期,并且将通过测试与未通过测试的集成电路分门别类。避免将未通过测试的集成电路贩售给客户从而造成巨大的损失。
在测试时,自动测试设备(automated test equipment,ATE)被广泛地运用。自动测试设备可以用来对受测的集成电路送出信号,并接收、分析从受测集成电路反馈的信号,来决定受测的集成电路有没有发生功能错误(malfunction)的状况。
在自动测试设备的领域中,如何同时测试多个待测物(device under test,DUT)一直是重要的课题。同一时间能测试的待测物的数量越多,代表产品的测试成本越低。
发明内容
有鉴于以上的课题,本发明提出一种自动测试设备资源配置方法以及应用此方法的自动测试通道配置装置,应用此方法,可以依据多个测试环境中每个测试环境被选择的状态与多个测试通道中每个测试通道在多个测试环境中是否被致能以供测试的状态,来决定在一个批次的测试中前述多个通道中每个通道是否该导通。
为达到上述目的,依据本发明的一种自动测试设备资源配置方法,包含设定关系表,该关系表用以纪录多个通道对应多个测试环境的操作关联性。并且,由前述多个测试环境中,选择其中一个第一测试环境。并且,依据前述关系表计算对应第一测试环境的第一通道状态。并且,由前述多个测试环境中,选择其中一个第二测试环境。并且,依据前述关系表计算对应第二测试环境的第二通道状态。并且,依据第一通道状态与第二通道状态,计算前述多个通道中的一个第一通道是否需要被导通,以产生一个第一通道控制信号。
上述的自动测试设备资源配置方法,其中在计算该第一通道状态的步骤中,依据该关系表中所记录的该第一通道对应于该第一测试环境是否被导通来决定该第一通道状态。
上述的自动测试设备资源配置方法,其中在计算这些通道中的该第一通道是否需要被导通的步骤中,依据该第一通道状态与该第二通道状态进行一逻辑或(logic or)计算,以决定这些通道中的该第一通道是否需要被导通。
上述的自动测试设备资源配置方法,其中还包含依据一启动信号以从这些通道中选择该第一通道。
上述的自动测试设备资源配置方法,其中还包含依据该第一通道状态与该第二通道状态,计算这些通道中的一第二通道是否需要被导通,以产生一第二通道控制信号。
上述的自动测试设备资源配置方法,其中还包含输出该第一通道控制信号以控制该第一通道。
为达到上述目的,依据本发明的一种自动测试设备,包含多个测试通道、记忆模块与逻辑运算模块。多个测试通道中的每个测试通道用以依据一个测试通道控制信号而选择性地被导通。记忆模块包含对应于前述多个测试通道的多行记忆区块,这些记忆区块中每一行记忆区块关于前述多个测试通道中一个测试通道,每一行记忆区块中包含多个导通状态值。逻辑运算模块电性连接至前述多个测试通道与前述记忆模块,用以依据前述一行记忆区块中的被记录的多个导通状态值与测试环境选择数据以产生一个测试通道控制信号,其中前述测试环境选择数据用以纪录多个选择状态值,这些选择状态值对应于前述多个测试环境。
上述的自动测试通道配置装置,其中该逻辑运算模块包含:一控制单元,电性连接至该记忆模块,用以从这些记忆区块中读取一第一记忆区块中的多个导通状态值;多个第一逻辑单元,电性连接至该记忆模块,每一该第一逻辑单元用以依据被读取的这些导通状态值其中之一导通状态值与该测试环境选择数据中的一选择状态值决定一测试环境致能信号;以及一第二逻辑单元,电性连接至这些第一逻辑单元与这些测试通道,用以依据这些测试环境致能信号以产生该测试通道控制信号。
上述的自动测试通道配置装置,其中该控制单元有顺序地从这些记忆区块中读取这些导通状态值,以依序产生这些测试通道控制信号。
上述的自动测试通道配置装置,其中该控制单元在这些测试通道控制信号都被产生后,输出这些测试通道控制信号。
应用本发明所提供的自动测试设备资源配置方法以及对应的自动测试通道配置装置,可以依据多个测试环境中每个测试环境被选择的状态与多个测试通道中每个测试通道在多个测试环境中是否被致能以供测试的状态,来决定在一个批次的测试中前述多个通道中每个通道是否该被致能。
以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理,并且提供本发明的权利要求书更进一步的解释。
附图说明
图1依据本发明一实施例的自动测试系统功能方块图;
图2依据本发明一实施例的自动测试通道配置装置功能方块图;
图3用以说明依据本发明一实施例的逻辑运算模块中的电路示意图;
图4依据本发明一实施例的有限状态机运作模式示意图;
图5依据本发明一实施例中第一逻辑单元与第二逻辑单元的电路示意图;
图6依据本发明一实施例的自动测试设备资源配置方法流程图。
其中附图标记:
1自动测试系统 11自动测试设备
13自动测试通道配置装置 131通道模块
133记忆模块 135逻辑运算模块
1351控制单元 1353、1353a第一逻辑单元
1355、1355a第二逻辑单元 1357缓冲器
15待测装置 F1有限状态机
M1多工器 Q1、Q2电晶体
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求书及附图,任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。
鉴于公知技术已存在的问题,本发明提出一种自动测试设备资源配置方法及使用此方法的自动测试通道配置装置(automatic test equipment,ATE)。自动测试设备可应用于集成电路的功能测试。
于本发明一实施例中的自动测试系统,请参照图1,其依据本发明一实施例的自动测试系统功能方块图。如图1所示,自动测试系统1包含自动测试设备(automated testequipment,ATE)11、自动测试通道配置装置13以及一个或多个待测装置(device undertest,DUT)15。其中自动测试通道配置装置13分别电性连接至自动测试设备11与一个或多个待测装置15。于本发明中所述的“测试环境”可以是对一个待测物的多种测试,也可以是对多个待测物的不同测试。
自动测试设备11用以将一组或多组测试信号提供给一个或多个待测装置15,并分析来自前述待测装置15的一个或多个信号的特性,以决定前述待测装置15的功能是否正常。举例来说,自动测试设备11可用以测量并纪录(甚至分析)待测装置15中电源引脚及/或接地引脚的电压特性、电流特性、阻抗特性。自动测试设备11也可用以测量并纪录待测装置15中一个或多个信号输入/输出引脚的阻抗特性。自动测试设备11更可以用以对待测装置15供电后,对待测装置15的特定输入引脚输入具有特定模式的信号,并测量与记录待测装置15的特定输出引脚所输出的信号的模式。
自动测试通道配置装置13用以桥接自动测试设备11与待测装置15。举例来说,请参照图2,其依据本发明一实施例的自动测试通道配置装置功能方块图。如图2所示,自动测试通道配置装置13包含一个通道模块131、一个记忆模块133与一个逻辑运算模块135。其中逻辑运算模块135分别电性连接至通道模块131与记忆模块133。
通道模块131中包含M个测试通道,每个测试通道受一个对应的测试通道控制信号控制而选择性地被导通,以在自动测试设备11与待测物15之间传送信号。更明确地说,当通道模块131中的第一个测试通道受对应的第一测试通道控制信号控制而在自动测试设备11与待测物15之间形成通路时,信号可经由第一测试通道往来于自动测试设备11与待测物15之间。当通道模块131中的第一个测试通道受对应的第一测试通道控制信号控制而在自动测试设备11与待测物15之间形成断路时,信号无法经由第一测试通道往来于自动测试设备11与待测物15之间。为便于描述与理解,本发明以下实施例中以通道模块131包含八个通道为例子加以解释。
记忆模块133可以包含八行记忆区块,其中第一行记忆区块用以纪录前述八个测试通道中第一个测试通道对应于多个测试环境的多个导通状态值。举例来说,假如通道模块131中包含8个测试通道,则记忆模块133可以用8行记忆区块来记录对应于8个测试通道中每个通道在多个测试环境中的每个预射测试环境下是否被导通,一个测试通道被导通表示可以让信号通过,反之一个测试通道不被导通表示不可以让信号通过。因此,每一行记忆区块可以记录多个导通状态值。
逻辑运算模块135用以依据一行记忆区块中被记录的多个致能状态与一笔测试环境选择数据以产生一个对应的测试通道控制信号,以选择性地致能通道模块131的八个测试通道中的一个对应的测试通道。其中,测试环境选择数据用以描述多个测试环境中,哪一个或哪几个测试环境被选择。以第一测试通道举例来说,请参照下行第1表。
测试环境 | 1st | 2nd | 3rd | 4th | 5th | 6th | 7th | 8th |
导通状态值 | 是 | 是 | 否 | 是 | 否 | 否 | 否 | 是 |
测试环境选择数据 | 否 | 是 | 是 | 否 | 是 | 是 | 否 | 是 |
测试环境致能信号 | 否 | 是 | 否 | 否 | 否 | 否 | 否 | 是 |
第1表
第1表中的第二行用以说明第一测试通道在第一至第八共八个测试环境的每个测试环境中是否必须被导通以供测试。第1表中的第三行则用以说明共计八个测试环境中每个测试环境是否被选择用来测试。而第1表的第四行是依据第二行与第三行经过逻辑运算得到的结果。具体而言,以对应到第一测试环境的数据为例,在第一测试环境中第一测试通道被预期被致能以提供测试之用,然而如果依据测试环境选择数据第一测试环境并没有被选择来做测试,则对应到第一测试环境的测试环境致能信号的布林代数值会被设为假(否)。更明确地说,对应于每一个测试环境,只有当导通状态值的布林代数值为真,且依据测试环境选择数据此测试环境的选择状态值的布林代数值为真,测试环境致能信号的布林代数值才会被设定为真(是),否则测试环境致能信号的布林代数值就会被设定为假(否)。
再依据八个测试环境致能信号,逻辑运算模块135就可以决定用来控制第一测试通道的第一测试通道控制信号。举例来说,当八个测试环境致能信号中有任何一个的布林代数值为真(是),则第一测试通道控制信号的布林代数值就为真,表示第一测试通道要被导通来提供测试之用。反之,如果八个测试环境致能信号的布林代数值都为假(否),则第一测试通道控制信号的布林代数值就为假,表示第一测试通道不会被导通来提供测试之用。
更明确地说,逻辑运算模块135可以如图3所示,图3用以说明依据本发明一实施例的逻辑运算模块中的电路示意图。如图3所示,逻辑运算模块135包含控制单元1351、多个第一逻辑单元1353以及一个第二逻辑单元1355。其中控制单元1351电性连接至自动测试设备11与记忆模块133。多个第一逻辑单元1353电性连接至记忆模块133,而第二逻辑单元1355电性连接至第一逻辑单元1353与通道模块131。
控制单元1351用以从记忆模块133的多行记忆区块中读取一行记忆区块中关于对应的一个通道与多个测试环境的被记录的多个导通状态值。实作上,控制单元1351可以包含一个状态机F1与一个多工器M1。其中,状态机F1电性连接至自动测试设备11,而多工器M1电性连接至有限状态机F1与记忆模块133。
有限状态机F1用以依据自动测试设备11所送来的指令选择性地将对应于多个通道的多笔通道状态数据写入记忆模块133或依序读出记忆模块133中所储存的M笔通道状态数据。而多工器M1受到有限状态机F1的控制而将通道状态数据写入记忆模块133或是从记忆模块133中读取特定地址范围中所储存的通道状态数据。
当自动测试设备11并未指示要准备开始进行自动测试时,有限状态机F1可以接收来自于自动测试设备11的通道状态数据,并控制多工器M1与记忆模块133,以将所接收到的通道状态数据写入记忆模块133。反之,当自动测试设备11准备开始进行自动测试时,自动测试设备会发出一个启动信号,有限状态机F1接收到这个启动信号后会准备开始从记忆模块133中的第1行记忆区块开始读取。每一个运算周期(可包含多个时脉周期)读取一行记忆区块中所储存的多个导通状态值提供给第一逻辑单元1353进行逻辑运算。
于某些实施例中,逻辑运算模块135更包含一个缓冲器。每一个测试通道控制信号被产生后先被储存在此缓冲器中,而当多个测试通道控制信号都被产生后,有限状态机F1控制缓冲器1357将所收集到的多个测试通道控制信号一次性地输出至通道模块131,以控制多个测试通道。并且有限状态机F1将状态设定为待机。
简单来说,请参照图4,其依据本发明一实施例的有限状态机运作模式示意图。如图4所示,有限状态机F1在四个状态间切换,在没有接收到启动信号时,有限状态机F1设定在待机的状态,并控制多工器M1来将所接收到来自于自动测试设备11的导通状态值写入记忆模块133中。收到启动信号后,有限状态机F1先将状态设定至读取,以从记忆模块133中第一行记忆区块开始读取其中所储存的多个导通状态值。而后当读取完成后,例如一个或多个时脉周期后,有限状态机F1将状态设定为运算,此时多个第一逻辑单元1353与一个第二逻辑单元1355依据多个导通状态值与多个选择状态值来产生一个测试通道控制信号。当测试通道控制信号被产生之后,有限状态机F1将状态设定至判断,若对应于多个测试通道的多个测试通道控制信号都被产生了,则随后将状态设定至待机,否则将状态设定至读取以依序从第二行记忆区块、第三行记忆区块读取其中所储存的多个导通状态值。
多个第一逻辑单元1353中的每个第一逻辑单元用以依据一个导通状态值与该测试环境选择数据中的一个选择状态值,产生一个测试环境致能信号。于一个实施例中,依据前述第1表,每个第一逻辑单元1353可以是一个与门(and gate),则只有当其所接收到的导通状态值与选择状态值的布林代数值都为真,逻辑单元1353所产生的测试环境致能信号的布林代数值才为真。相对地,只要所接收到的导通状态值或是选择状态值其中之一的布林代数值为假,逻辑单元1353所产生的测试环境致能信号的布林代数值就为假。
第二逻辑单元1355依据前述多个第一逻辑单元1353所输出的多个测试环境致能信号产生一个测试通道控制信号。于一个实施例中,第二逻辑单元1355可以是一个或门(orgate),因此只要其所接收到的多个测试环境致能信号中有任意一个测试环境致能信号的布林代数值为真,测试通道控制信号的布林代数值就为真。相对地,只有在多个测试环境致能信号的布林代数值都为假,测试通道控制信号的布林代数值才为假。测试通道控制信号的布林代数值为真表示所对应的测试通道应该被导通,反之则代表对应的测试通道应该不导通。
综上所述,逻辑运算模块135可以是一个可编程逻辑装置,以实现前述的控制单元1351、多个第一逻辑单元1353与第二逻辑单元1355。因此,举例来说,逻辑运算模块135可以是可编程阵行逻辑(programmable array logic,PAL)、通用阵行逻辑(general arraylogic,GAL)、可编程逻辑装置(programmable logic device,PLD)、复杂可编程逻辑装置(complex programmable logic device,CPLD)、现场可编程逻辑门阵行(fieldprogrammable gate array,FPGA)或其他具有可编程功能的电子装置,本发明不以此为限。
于另外一个关于逻辑运算模块135中第一逻辑单元与第二逻辑单元的实施例中,请参照图5,其依据本发明一实施例中第一逻辑单元与第二逻辑单元的电路示意图。如图5所示,逻辑运算模块135中除了控制单元(于本图未绘示)外,还包含多个第一逻辑单元1353a与一个第二逻辑单元1355a。
更明确地说,每个第一逻辑单元1353a可以包含两个N通道金属氧化物半导体场效电晶体(N-channel metal-oxide semiconductor field-effect transistor,NMOSFET orNMOS),也就是NMOS Q1与NMOS Q2,NMOS Q1的栅极电性连接至记忆模块133以接收一个对应的导通状态值、NMOS Q2的栅极电性连接至自动测试设备11以接收一个对应的选择状态值。因此,如图5所示,当导通状态值与选择状态值的布林代数值都为真时,NMOS Q1的漏极(也就是第一逻辑单元1353a的输出端)与整个电路的接地端之间形成通路,由是在NMOS Q1的漏极的电压值会被拉低。
而第二逻辑单元1355a则可以是一个反向器,因此只要第二逻辑单元1355a的输入端所接的多个第一逻辑单元1353a之中,有一个第一逻辑单元1353a的输出端与接地端之间形成通路,则第二逻辑单元1355a所输出的测试通道控制信号的布林代数值就会为真。此外,于此实施例中,第一逻辑单元1351a的数量可以多于测试环境的数量,也就是如果测试环境的数量是8个,第一逻辑单元1351的数量可以是16个、20个甚至100个。并且,只有其中8个第一逻辑单元1351a的NMOS Q2的栅极会被连接到自动测试设备,其他多个第一逻辑单元1351a的NMOS Q2的栅极会被接地。
因此,自动测试设备通道配置装置13中的逻辑运算模块135可以包含一个用来实现控制单元1351的芯片,例如8051单芯片,以及一个包含前述多个第一逻辑单元1351a与第二逻辑单元1353a的一个芯片。
关于本发明一实施例中的自动测试设备资源配置方法,请一并参照图1、图2与图6,图6依据本发明一实施例的自动测试设备资源配置方法流程图。如步骤S610所示,自动测试设备11设定关系表并将关系表写入自动测试通道配置装置13中的记忆模块133,关系表用以纪录多个通道对应多个测试环境的操作关联性。举例来说,关系表可以用来记录多行数据,每一行数据如第1表中第二行所示,记录了一个测试通道在多个测试环境下是否应该被致能来提供测试的多个布林代数值(导通状态值)。
如步骤S620所示,自动测试设备11由多个测试环境中,选择其中一个第一测试环境。如步骤S630所示,自动测试通道配置装置13依据关系表计算出对应第一测试环境的第一通道状态。如步骤S640所示,自动测试设备11由多个测试环境中,选择其中一个第二测试环境。如步骤S650所示,自动测试通道配置装置13依据关系表计算出对应第二测试环境的第二通道状态。换句话说,自动测试设备11可以从多个测试环境中,选择部份的测试环境来进行测试。而在进行测试前,这个选择的结果可以先产生为对应于多个测试环境的多个布林代数值(测试环境选择数据)。而后把对应于这些测试环境的这些布林代数值(测试环境选择数据)与前述关系表拿来进行逻辑运算,以得到多个通道状态(测试环境致能信号)。
而后如步骤S660所示,自动测试通道配置装置13依据第一通道状态与第二通道状态,计算多个通道中的一个第一通道是否需要被导通,以产生一个第一通道控制信号。
在步骤S630及步骤S650中,当要计算第一通道状态与第二通道状态时,自动测试通道配置装置13依据关系表中所记录的第一通道对应于第一测试环境是否被导通来决定该第一通道状态。自动测试通道配置装置13依据关系表中所记录的第一通道对应于第二测试环境是否被导通来决定该第二通道状态。而在步骤S660中,当要计算第一通道是否需要被导通时,自动测试通道配置装置13依据前述第一通道状态与前述第二通道状态进行逻辑或(logic or)计算,以决定第一通道是否需要被导通。换句话说,当第一通道状态与第二通道状态其中之一的布林代数值为真时,表示第一通道需要被导通。
综上所述,应用本发明所提供的自动测试设备资源配置方法以及对应的自动测试通道配置装置,可以依据多个测试环境中每个测试环境被选择的状态与多个测试通道中每个测试通道在多个测试环境中是否被致能以供测试的状态,来决定在一个批次的测试中前述多个通道中每个通道是否该被致能。
Claims (9)
1.一种自动测试设备资源配置方法,其特征在于,包含:
设定一关系表,该关系表用以纪录多个通道对应多个测试环境的操作关联性,其中这些通道包括一第一通道与一第二通道;
由这些测试环境中,选择这些测试环境其中一第一测试环境;
依据该关系表,计算对应该第一测试环境的一第一通道状态;
由这些测试环境中,选择这些测试环境其中一第二测试环境;
依据该关系表,计算对应该第二测试环境的一第二通道状态;
读取该第一通道状态与该第二通道状态;
依据被读取的该第一通状态值与该第一测试环境决定第一测试环境致能信号,并依据被读取的该第二通状态值与该第二测试环境决定第二测试环境致能信号;以及
依据该第一测试环境致能信号与该第二测试环境致能信号,以产生一第一通道控制信号或一第二通道控制信号。
2.如权利要求1所述的自动测试设备资源配置方法,其特征在于,在计算该第一通道状态的步骤中,依据该关系表中所记录的该第一通道对应于该第一测试环境是否被导通来决定该第一通道状态。
3.如权利要求1所述的自动测试设备资源配置方法,其特征在于,在产生该第一通道控制信号的步骤中,依据该第一通道状态与该第二通道状态进行一逻辑或计算,以决定这些通道中的该第一通道是否需要被导通。
4.如权利要求1所述的自动测试设备资源配置方法,其特征在于,还包含依据一启动信号以从这些通道中选择该第一通道。
5.如权利要求1所述的自动测试设备资源配置方法,其特征在于,在产生该第二通道控制信号的步骤中,依据该第一通道状态与该第二通道状态进行一逻辑或计算,以决定这些通道中的该第二通道是否需要被导通。
6.如权利要求1所述的自动测试设备资源配置方法,其特征在于,还包含输出该第一通道控制信号以控制该第一通道。
7.一种自动测试通道配置装置,适于连接一自动测试设备与至少一待测物,其特征在于,该自动测试通道配置装置包含:
多个测试通道;
一记忆模块,包含对应于这些测试通道的多行记忆区块,每一该记忆区块关于这些测试通道其中之一,每一该记忆区块中包含多个导通状态值;以及
一逻辑运算模块,电性连接至这些测试通道与该记忆模块,用以依据这些记忆区块其中之一中的被记录的这些导通状态值与一测试环境选择数据以产生一测试通道控制信号以选择性的导通这些测试通道其中之一,其中该测试环境选择数据用以纪录多个选择状态值,这些选择状态值对应于这些测试环境;
其中,该逻辑运算模块包含:
一控制单元,电性连接至该记忆模块,用以从这些记忆区块中读取一第一记忆区块中的多个导通状态值;
多个第一逻辑单元,电性连接至该记忆模块,每一该第一逻辑单元用以依据被读取的这些导通状态值其中之一导通状态值与该测试环境选择数据中的一选择状态值决定一测试环境致能信号;以及
一第二逻辑单元,电性连接至这些第一逻辑单元与这些测试通道,用以依据这些测试环境致能信号以产生该测试通道控制信号。
8.如权利要求7所述的自动测试通道配置装置,其特征在于,该控制单元有顺序地从这些记忆区块中读取这些导通状态值,以依序产生这些测试通道控制信号。
9.如权利要求8所述的自动测试通道配置装置,其特征在于,该控制单元在这些测试通道控制信号都被产生后,输出这些测试通道控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310712440.5A CN104730448B (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备资源配置方法与自动测试通道配置装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310712440.5A CN104730448B (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备资源配置方法与自动测试通道配置装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104730448A CN104730448A (zh) | 2015-06-24 |
CN104730448B true CN104730448B (zh) | 2017-07-28 |
Family
ID=53454529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310712440.5A Active CN104730448B (zh) | 2013-12-20 | 2013-12-20 | 自动测试设备资源配置方法与自动测试通道配置装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104730448B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI586979B (zh) * | 2015-12-23 | 2017-06-11 | 致茂電子股份有限公司 | 自動測試設備的群組化時間量測模組及其方法 |
TWI588504B (zh) * | 2015-12-23 | 2017-06-21 | 致茂電子股份有限公司 | 自動測試通道配置裝置及其控制方法 |
CN112595912B (zh) * | 2020-12-09 | 2022-09-02 | 华域麦格纳电驱动系统有限公司 | 一种新能源电驱动系统的测试数据分析系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1399138A (zh) * | 2001-07-20 | 2003-02-26 | 上海大唐移动通信设备有限公司 | 射频自动切换批量测试方法 |
CN1712976A (zh) * | 2004-06-24 | 2005-12-28 | 致茂电子股份有限公司 | 具故障侦测功能的电子讯号传递装置 |
CN1761885A (zh) * | 2003-03-19 | 2006-04-19 | 爱德万测试株式会社 | 测试装置及其设置方法 |
CN101464491A (zh) * | 2009-01-21 | 2009-06-24 | 北京创毅视讯科技有限公司 | 一种测试方法和系统 |
CN201340445Y (zh) * | 2008-09-12 | 2009-11-04 | 惠州华阳通用电子有限公司 | 电子产品的自动测试系统 |
CN102944831A (zh) * | 2012-11-22 | 2013-02-27 | 复旦大学 | 自动化测试中扩展输入输出通道的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004500712A (ja) * | 2000-01-18 | 2004-01-08 | ケイデンス・デザイン・システムズ・インコーポレーテッド | 多数の回路ブロックを有するチップ用階層試験回路構造 |
-
2013
- 2013-12-20 CN CN201310712440.5A patent/CN104730448B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1399138A (zh) * | 2001-07-20 | 2003-02-26 | 上海大唐移动通信设备有限公司 | 射频自动切换批量测试方法 |
CN1761885A (zh) * | 2003-03-19 | 2006-04-19 | 爱德万测试株式会社 | 测试装置及其设置方法 |
CN1712976A (zh) * | 2004-06-24 | 2005-12-28 | 致茂电子股份有限公司 | 具故障侦测功能的电子讯号传递装置 |
CN201340445Y (zh) * | 2008-09-12 | 2009-11-04 | 惠州华阳通用电子有限公司 | 电子产品的自动测试系统 |
CN101464491A (zh) * | 2009-01-21 | 2009-06-24 | 北京创毅视讯科技有限公司 | 一种测试方法和系统 |
CN102944831A (zh) * | 2012-11-22 | 2013-02-27 | 复旦大学 | 自动化测试中扩展输入输出通道的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104730448A (zh) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101370728B1 (ko) | 테스트 장치 | |
CN101821642B (zh) | 仿真传统测试系统的行为 | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
CN108627721B (zh) | 扫描组的确定和渲染 | |
KR102364055B1 (ko) | 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법 | |
US8310264B2 (en) | Method for configuring combinational switching matrix and testing system for semiconductor devices using the same | |
KR102481257B1 (ko) | 시험 프로그램 흐름 제어 기법 | |
WO2014116408A1 (en) | Embedded tester | |
CN101416067A (zh) | 使用标准可重新配置逻辑器件对ic或电模块的低成本测试 | |
CN102156255A (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
CN101996991A (zh) | 可快速测试的圆片以及圆片测试方法 | |
CN109564261A (zh) | 结合由自动测试设备的通道所流出的电流 | |
CN104730448B (zh) | 自动测试设备资源配置方法与自动测试通道配置装置 | |
US20210270888A1 (en) | Eye diagram capture test during production | |
CN105989900B (zh) | 片上系统芯片及其嵌入式存储器最低工作电压的测量 | |
US6747473B2 (en) | Device under interface card with on-board testing | |
KR102412330B1 (ko) | 테스트 기기 보호 회로 | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
CN109407655B (zh) | 一种调试芯片的方法及装置 | |
JP4317338B2 (ja) | 高機能化された後デコードを有するメモリテスタ | |
US20150293828A1 (en) | Testing apparatus, testing system and testing method thereof | |
CN101165502B (zh) | 测试仪同测方法 | |
CN107643476A (zh) | 一种基于虚拟仪器技术的Profibus总线绝缘性能测试方法 | |
CN110544505B (zh) | 用于筛选Wafer中不良Die的测试系统和方法 | |
CN108051767B (zh) | 一种用于集成电路测试仪的自动诊断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |